一種制備Si基碲鎘汞芯片位錯(cuò)觀察樣品的襯底腐蝕工藝的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體芯片襯底選擇腐蝕工藝，具體是指一種用于制備Si基碲鎘汞芯片位錯(cuò)觀察樣品的襯底腐蝕工藝。
【背景技術(shù)】
[0002]Si基HgCdTe (碲鎘汞)探測(cè)器是第三代紅外焦平面探測(cè)器發(fā)展的主流之一。依托于成熟的Si晶元制備工藝和分子束外延生長(zhǎng)工藝的發(fā)展，Si基HgCdTe材料具備更大的使用面積、更高平整度和較高機(jī)械強(qiáng)度，從而能夠制備出超大像素規(guī)模，超高分辨率、更遠(yuǎn)探測(cè)距離的紅外探測(cè)器，并提高了探測(cè)器的成品率降低了成本。除此之外，Si基HgCdTe材料還具有與Si電路相似的熱膨脹系數(shù)，避免了高低溫循環(huán)過(guò)程中因形變差異造成的銦柱脫開(kāi)，提高了器件的可靠性。
[0003]由于襯底Si和外延層HgCdTe之間具有較大的晶格失配(-19% )和熱失配，會(huì)使材料在生長(zhǎng)和應(yīng)用的過(guò)程中產(chǎn)生大量的失配位錯(cuò)，因此Si基HgCdTe探測(cè)器制備最大的挑戰(zhàn)在于低位錯(cuò)密度的HgCdTe外延材料的生長(zhǎng)和如何抑制位錯(cuò)對(duì)器件性能的影響。為了減少Si基HgCdTe材料中的失配位錯(cuò)往往在HgCdTe生長(zhǎng)之前生長(zhǎng)一層6?10 μ m的CdTe緩沖層，再通過(guò)退火等方法減少CdTe緩沖層中位錯(cuò)，進(jìn)而減少HgCdTe外延薄膜中位錯(cuò)密度。研究CdTe緩沖層與HgCdTe外延層中位錯(cuò)的產(chǎn)生原因、位置和產(chǎn)生煙滅過(guò)程對(duì)于降低材料的位錯(cuò)密度非常重要，特別是對(duì)于長(zhǎng)波Si基HgCdTe材料。通常對(duì)HgCdTe材料中位錯(cuò)的分析都是從HgCdTe表面一側(cè)，通過(guò)位錯(cuò)腐蝕液進(jìn)行逐層腐蝕，對(duì)位錯(cuò)密度、位置、形狀進(jìn)行逐層分析，但當(dāng)器件已經(jīng)加工成型后，研究位錯(cuò)對(duì)器件性能的影響或研究器件工藝對(duì)HgCdTe芯片中位錯(cuò)的影響時(shí)，從HgCdTe界面進(jìn)行分析就存在困難。本發(fā)明針對(duì)這一問(wèn)題，提供了一種襯底腐蝕工藝，通過(guò)襯底的去除，能夠獲得完整的外延薄膜材料和清晰的觀察界面，為從緩沖層CdTe界面入手對(duì)芯片位錯(cuò)進(jìn)行觀察提供了很好的工藝手段。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于保證HgCdTe芯片特性穩(wěn)定的基礎(chǔ)上，提供一種高選擇性、低損傷的Si襯底腐蝕方法，獲得襯底完全去除的CdTe/HgCdTe薄膜樣品，從而為Si基HgCdTe芯片材料中位錯(cuò)的研究提供有效工藝手段。
[0005]本發(fā)明的腐蝕工藝步驟如下:
[0006](I)探測(cè)器芯片的襯底減薄拋光和清洗:將Si基碲鎘汞芯片襯底減薄拋光至50um，依次利用有機(jī)溶劑(三氯乙烯、乙醚、丙酮、酒精)將芯片表面、背面清洗干凈。
[0007](2)芯片保護(hù):利用環(huán)氧樹(shù)脂將芯片襯底向上貼于寶石片上，充分固化。
[0008](3)襯底氧化層腐蝕:將貼于寶石片的Si基碲鎘汞芯片放于HF酸中腐蝕，去掉襯底表面氧化層，取出后置于去離子水中沖洗。
[0009](4)襯底選擇性濕法腐蝕:將貼于寶石片的Si基碲鎘汞芯片放入高選擇性Si晶體腐蝕液中進(jìn)行腐蝕，襯底完全去除后取出用氮?dú)獯蹈伞?br>[0010]所述的高選擇性Si晶體腐蝕液為四甲基氫氧化銨、去離子水和過(guò)硫酸銨的混合腐蝕液。
[0011]此時(shí)再將襯底去除的CdTe/HgCdTe薄膜芯片放入位錯(cuò)腐蝕液中進(jìn)行腐蝕觀察即可得到不同深度和不同位置處的位錯(cuò)信息。
[0012]本發(fā)明的優(yōu)點(diǎn)在于:
[0013]能獲得襯底完全去除的CdTe/HgCdTe外延薄膜材料和光亮的CdTe界面，為從CdTe界面入手研究探測(cè)器芯片中位錯(cuò)提供了方便。
【附圖說(shuō)明】
[0014]圖1為襯底部分去除后材料的EDAX測(cè)試結(jié)果。圖⑴為襯底去除位置的EDAX測(cè)試結(jié)果；圖(2)為襯底殘留位置的EDAX測(cè)試結(jié)果。
[0015]圖2為襯底完全去除后材料表面的EDAX測(cè)試結(jié)果。
[0016]圖3為位錯(cuò)腐蝕后CdTe界面的位錯(cuò)顯微鏡照片。
[0017]圖4本發(fā)明使用工藝流程圖。
【具體實(shí)施方式】
[0018]下面結(jié)合附圖，對(duì)本發(fā)明的具體工藝步驟作進(jìn)一步的詳細(xì)說(shuō)明。
[0019](I)將Si基HgCdTe芯片襯底朝上利用石蠟固定在玻璃板上，利用化學(xué)機(jī)械減薄拋光設(shè)備和粒徑分別為9 μ m、3 μ m的Al2O3拋光液，將Si基HgCdTe芯片襯底初步磨拋至50um后從玻璃盤(pán)上取下，室溫下利用有機(jī)溶劑(三氯乙烯、乙醚、丙酮、酒精)浸泡5min，再將芯片表面、背面清洗干凈。
[0020](2)利用環(huán)氧樹(shù)脂將芯片襯底向上貼于寶石片上，襯底背面露出，65°C溫度下固化24小時(shí)。
[0021](3)利用濃度為25%的TMAH(四甲基氫氧化銨)溶液和去離子水H2O按照2:3的比例配制成濃度為10%的腐蝕液，根據(jù)體積加入2g/l的APODS (過(guò)硫酸銨)，放在溫度90°C的水浴中加熱一小時(shí)。
[0022](4)將保護(hù)好的樣品放于HF酸中腐蝕5s，去掉襯底表面氧化層，取出后置于去離子水中沖洗。
[0023](5)將樣品迅速放入60°C的腐蝕液中進(jìn)行腐蝕；此時(shí)會(huì)有大量氣泡從襯底表面產(chǎn)生并脫離襯底表面，表明反應(yīng)開(kāi)始。
[0024](6)當(dāng)用肉眼觀察襯底完全去除后將芯片置于去離子水中清洗并取出，用氮?dú)獯蹈?，并利用顯微鏡觀察芯片表面，露出光亮的銀灰色碲化鎘表面說(shuō)明襯底已完全去除，利用EDAX測(cè)試驗(yàn)證了襯底的完全去除。圖1為襯底部分去除后材料的EDAX測(cè)試結(jié)果。通過(guò)對(duì)比兩個(gè)位置處的成分可知，位置(2)處的Si襯底被腐蝕后露出了位置(I)的CdTe緩沖層。圖2為襯底完全去除后材料的EDAX測(cè)試結(jié)果，可以看出襯底腐蝕后CdTe表面光亮，可見(jiàn)此腐蝕液能夠完全去除Si襯底且對(duì)CdTe具有很好的選擇性。此時(shí)將襯底去除的CdTe/HgCdTe薄膜樣品利用位錯(cuò)腐蝕液進(jìn)行腐蝕，通過(guò)觀察即可統(tǒng)計(jì)得到不同深度和位置處的位錯(cuò)信息，如圖3所示。
【主權(quán)項(xiàng)】
1.一種制備Si基碲鎘汞芯片位錯(cuò)觀察樣品的襯底腐蝕工藝，其特征在于包括以下步驟: 1)探測(cè)器芯片的襯底減薄拋光和清洗:將Si基碲鎘汞芯片襯底減薄拋光至50um，依次利用三氯乙烯、乙醚、丙酮和酒精將芯片表面、背面清洗干凈； 2)芯片保護(hù):利用環(huán)氧樹(shù)脂將芯片襯底向上貼于寶石片上，充分固化； 3)襯底氧化層腐蝕:將貼于寶石片的Si基碲鎘汞芯片放于HF酸中腐蝕，去掉襯底表面氧化層，取出后置于去離子水中沖洗； 4)襯底選擇性濕法腐蝕:將貼于寶石片的Si基碲鎘汞芯片放入高選擇性Si晶體腐蝕液中進(jìn)行腐蝕，襯底完全去除后取出用氮?dú)獯蹈伞?br>【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種制備Si基碲鎘汞芯片位錯(cuò)觀察樣品的襯底腐蝕工藝。工藝包括探測(cè)器芯片的襯底減薄拋光和清洗、芯片保護(hù)、襯底氧化層腐蝕、襯底選擇性濕法腐蝕四個(gè)步驟，本發(fā)明的特征在于：將化學(xué)機(jī)械減薄拋光后的Si基碲鎘汞芯片襯底朝上貼于寶石片上并固化，將制好的樣品放入氫氟酸中去氧化層，再將其放入高選擇比腐蝕液中進(jìn)行腐蝕。本發(fā)明的特點(diǎn)在于：能獲得襯底完全去除的碲化鎘/碲鎘汞外延薄膜材料和光亮的碲化鎘界面，為從碲化鎘界面入手研究探測(cè)器芯片中位錯(cuò)提供了方便。
【IPC分類(lèi)】H01L21/02, H01L21/66, G01N1/34, G01N1/28, G01N1/32
【公開(kāi)號(hào)】CN105047530
【申請(qǐng)?zhí)枴緾N201510295709
【發(fā)明人】張姍, 林春, 廖清君, 胡曉寧, 葉振華
【申請(qǐng)人】中國(guó)科學(xué)院上海技術(shù)物理研究所
【公開(kāi)日】2015年11月11日
【申請(qǐng)日】2015年6月2日