專利名稱：嵌制電源熱插拔所造成電壓突波的電路及相關(guān)芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是指一種用于一電子裝置的電壓突波嵌制電路及其相關(guān)芯片，尤指一 種可嵌制因電源熱拔插所產(chǎn)生的電壓突波的電壓突波嵌制電路及其相關(guān)芯片。
背景技術(shù)：
一般來說，集成電路芯片是通過外接電源供應(yīng)器來提供其操作所需的電源。
請參考圖1，圖1為一集成電路芯片100的熱拔插等效電路的示意圖。集成電路芯 片100通過一電源供應(yīng)器102提供一供應(yīng)電源至集成電路芯片IOO的一電源輸入端 104。如圖1所示，當(dāng)電源供應(yīng)器102所提供的供應(yīng)電源瞬間傳送到電源輸入端104 時，線電感Lwire、線電阻Rwire及電源電容CVCC會發(fā)生RLC震蕩而產(chǎn)生電壓 突波，造成過電壓的情形。過電壓的情形將會降低集成電路的可靠度，并且減短其 壽命；更嚴(yán)重的情況，甚至?xí)乖查g發(fā)生崩潰效應(yīng)，使得集成電路及外部元件 瞬間燒毀。
為了改善上述問題，現(xiàn)有技術(shù)提供了不同的解決方式，請參考圖2圖2及圖3。 在圖2圖2中，為了降低電壓突波，加入了電源電容CVCC的一等效串聯(lián)電阻 RCVCC;而在圖3中，則于電源輸入端104及接地端之間并聯(lián)加入一齊納二極管 ZVCC。然而，使用前述的現(xiàn)有方法雖能降低因熱插拔所造成的電壓突波，但會因 而增加電路的成本或降低電路的效能。例如，如圖2所示的現(xiàn)有技術(shù)，加入電源電 容CVCC的等效串聯(lián)電阻RCVCC僅能夠降低電壓突波而不能有效嵌制住電壓， 且會嚴(yán)重增加電路正常操作時的電源噪聲；而如圖3所示的現(xiàn)有技術(shù)，需加入齊納
二極管，以產(chǎn)生電壓嵌制的作用，如此一來，將耗費極大的生產(chǎn)成本及印刷電路板 的面積。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的即在于提供用于一電子裝置的電壓突波嵌制電路及其 相關(guān)芯片。本發(fā)明揭露一種用于一電子裝置的電壓突波嵌制電路，用以嵌制電源熱插拔所 造成的一電壓突波，該電壓突波嵌制電路包含有一緩沖單元及一嵌制單元。該緩沖 單元耦接于一輸入電源端，用來接收該電壓突波的一突波電流。以及該嵌制單元耦 接于輸入電源端與該緩沖單元，用來根據(jù)該輸入電源端的一輸入電壓，控制該緩沖 單元接收該突波電流。
本發(fā)明另揭露一種可嵌制電壓突波的芯片，該芯片包含有一輸入電源端、 一運 算電路及一電壓突波嵌制電路。該輸入電源端用來接收一輸入電壓。該運算電路耦 接于該輸入電源端，用來由該輸入電壓驅(qū)動，以執(zhí)行一運算功能；以及該電壓突波 嵌制電路，用以嵌制電源熱插拔所造成的一電壓突波，包含有一緩沖單元及一嵌制 單元。該緩沖單元耦接于該輸入電源端，用來接收該電壓突波的一突波電流；以及 該嵌制單元耦接于輸入電源端與該緩沖單元，用來根據(jù)該輸入電源端的該輸入電 壓，控制該緩沖單元接收該突波電流。


圖1為一集成電路芯片的熱拔插等效電路的示意圖。
圖2為現(xiàn)有的一降低電源熱拔插的突波電壓的示意圖。
圖3為現(xiàn)有的另一降低電源熱拔插的突波電壓的示意圖。
圖4為本發(fā)明實施例一芯片的示意圖。
圖5為圖4中電壓突波嵌制電路的示意圖。
圖6為本發(fā)明實施例另一芯片的示意圖。
圖7為本發(fā)明實施例產(chǎn)生電壓突波時的電流路徑示意圖。
圖8為圖6中的電壓突波嵌制電路的相關(guān)信號的時序示意圖，
具體實施例方式
請參考圖4，圖4為本發(fā)明實施例一芯片400的示意圖。芯片400可用以嵌制 電源熱插拔所造成的一電壓突波。芯片400包含一輸入電源端404、一運算電路402 及一電壓突波嵌制電路406。輸入電源端404是用來接收一輸入電壓Vcc。運算電 路402耦接于輸入電源端404，用來由輸入電壓Vcc驅(qū)動，以執(zhí)行一運算功能。電 壓突波嵌制電路406包含有一緩沖單元408及一嵌制單元410。緩沖單元408耦接 于輸入電源端404，用來接收該電壓突波的一突波電流Icc。嵌制單元410耦接于 輸入電源端404與緩沖單元408，用來根據(jù)輸入電源端404的輸入電壓Vcc，控制 緩沖單元408接收突波電流Icc。換句話說，芯片400可透過輸入電源端404，由 芯片400中的電壓突波嵌制電路406將突波電流Icc接收導(dǎo)引掉，以適時完成電壓 突波的嵌制功能。
現(xiàn)進一步說明電壓突波嵌制電路406，請參考圖5，圖5為圖4中電壓突波嵌制電路406的示意圖。在電壓突波嵌制電路406中，緩沖單元408包含有一高端控 制單元502、 一低端控制單元504及緩沖電路BC,、 BC2、 BC3。高端控制單元502 用來產(chǎn)生高端控制信號SHc,、 SHC2、 SHC3。低端控制單元504用來產(chǎn)生低端控制信 號Sw,、 Su:2、 Su;3。緩沖電路BC卜BC2、 BC3中的每一緩沖電路包含有一高端開 關(guān)SWH及一低端開關(guān)SV^。其中，高端開關(guān)SWH較佳地是P型金屬氧化物半導(dǎo)體
晶體管，用來根據(jù)高端控制信號Shc,、 SHC2、 Shc3中的一高端控制信號，將輸入電
源端404的電流導(dǎo)通至低端開關(guān)SWl。低端開關(guān)SWl絞佳地是一 N型金屬氧化物
半導(dǎo)體晶體管，用來根據(jù)低端控制信號Slc,、 SlC2、 SlC3中一低端控制信號，將高 端開關(guān)SWH所傳送的電流導(dǎo)通至地端。
繼續(xù)說明電壓突波嵌制電路406，電壓突波嵌制電路406中的嵌制單元410包 含有一參考電壓產(chǎn)生器506、 一分壓電路508、 一運算放大器510、 一補償電容Cc、 高端驅(qū)動單元M1、 M2、 M3及一低端驅(qū)動單元512。參考電壓產(chǎn)生器506用來提 供一參考電壓Vbg。分壓電路508耦接于輸入電源端404與地端，包含兩個分壓電 阻R,、 R2，用來提供輸入電壓Vcc的一分壓VFB。運算放大器510包含有正、負(fù)輸 入端及一輸出端，用來接收輸入電壓Vcc的分壓Vra及參考電壓Vbg，并據(jù)以輸出 一第一嵌制控制信號Vcxa。補償電容CC耦接于輸入電源端404與運算放大器510 的輸出端。高端驅(qū)動單元M1、 M2、 M3中的每一高端驅(qū)動單元較佳地是-一N型金 屬氧化物半導(dǎo)體晶體管，分別耦接于高端開關(guān)SWh的柵扱、地端及運算放大器510 的輸出端，用來根據(jù)第一嵌制控制信號VcljA，控制高端開關(guān)SWH導(dǎo)通來接收突波 電流1 >低端驅(qū)動單元512耦接于運算放大器510的輸出端，用來根據(jù)第一嵌制
控制信號Vcxa，輸出一第二嵌制控制信號VcxD至低端控制單元504，以控制低端
開關(guān)SWL的導(dǎo)通狀態(tài)。較佳地，低端驅(qū)動單元512包含有一第三分壓電阻R3、 一 轉(zhuǎn)換單元M4及一緩沖器514。第三分壓電阻R3耦接于輸入電源端404。轉(zhuǎn)換單 元M4較佳地是一 N型金屬氧化物半導(dǎo)體晶體管，用來根據(jù)第一嵌制控制信號 Vcla，輸出一第二嵌制控制信號VCU3，以控制低端開關(guān)SW^的導(dǎo)通狀態(tài)。緩沖器 514耦接于轉(zhuǎn)換單元M4與低端控制單元SWl，用來接收第二嵌制控制信號VCLD， 并將第二嵌制控制信號VcLD輸出至低端控制單元504。
值得注意的是，圖4所示僅為本發(fā)明實施例示意圖，本領(lǐng)域具通常知識者當(dāng)可 據(jù)以做不同的修飾。舉例來說，請參考圖6。圖6為本發(fā)明實施例另一芯片600的 示意圖。由于圖6的芯片600與圖4及圖5的芯片400中具有相同名稱的元件具有 類似的運作方式與功能，因此為求說明書內(nèi)容簡潔起見，詳細(xì)說明便在此省略，這 些元件的連結(jié)關(guān)如圖6所示，在此不再贅述。此外，緩沖電路及高端驅(qū)動單元在本 實施例中使用3個為例，但不限于此，其應(yīng)用的數(shù)量可視系統(tǒng)設(shè)計而定。較佳地， 高端控制單元502及低端控制單元504可依據(jù)驅(qū)動電路的數(shù)量，來產(chǎn)生高端及低端 控制信號，此外，緩沖單元可以是芯片內(nèi)部原本設(shè)計的可流大電流的電路，例如輸 出級電路或緩沖電路等，因而，可不需額外增加芯片內(nèi)部面積。嵌制單元410的各部份元件可分別于芯片內(nèi)部或外部實現(xiàn)，只要能確實達到嵌制的功能即可。另一方
面，在芯片600中，嵌制單元410進一步可包含有一電源電平檢測單元602及一設(shè) 定單元604。電源電平檢測單元602用來檢測輸入電源端404的電壓電平，以輸出 一電源檢測信號P。設(shè)定單元604耦接于電源電平檢測單元602、低端驅(qū)動單元510、 高端控制單元502及低端控制單元504，用來根據(jù)電源檢測信號P及第二嵌制控制 信號Vcu3，輸出一設(shè)定信號S至高端控制單元502與低端控制單元504。較佳地， 高端控制單元502于接收到設(shè)定信號S時，將緩沖電路BC,、 BC2、 BQ中的每一 高端開關(guān)SWH轉(zhuǎn)換至一關(guān)閉狀態(tài)，及低端控制單元504于接收到設(shè)定信號S時， 將緩沖電路BC,、 BC2、 BC3中的每一低端開關(guān)SWL轉(zhuǎn)換至一導(dǎo)通狀態(tài)。
因此，相較于現(xiàn)有技術(shù)，透過本發(fā)明實施例具有電壓突波嵌制電路的芯片，可 由電壓突波嵌制電路將因電源熱拔插所產(chǎn)生的突波電流接收導(dǎo)引掉，而有效嵌制住 電源的電壓突波，以適時完成電壓突波的嵌制功能，且本發(fā)明實施例不需于芯片外 部增加額外的元件，且可運用現(xiàn)有的電路設(shè)計，將大幅降低成本及節(jié)省印刷電路板 及芯片內(nèi)的面積而提高競爭力。
進一步說明電壓突波嵌制電路406的詳細(xì)運作方式，請參考圖6至圖8，圖7 為本發(fā)明實施例產(chǎn)生電壓突波時的電流路徑示意圖，圖8為圖6的電壓突波嵌制電 路406的相關(guān)信號的時序示意圖。電源電容CVCC因熱插拔的關(guān)系，會產(chǎn)生一線
電感電流IPOWEK對電源電容CVCC充電，使輸入電壓Vcc過高。透過本發(fā)明實施
例，借助打開電壓突波嵌制電路406的緩沖單元408的高端及低端開關(guān)來適時導(dǎo)引 掉過多的線電感電流IPOWER。因此，如圖7所示，本發(fā)明實施例增加一電流路 徑Icc來將過多的線電感電流IpowER導(dǎo)引掉，而流經(jīng)緩沖單元408的電流Il、 12、 13等于過多的線電感電流，使輸入電壓Vcc被嵌制在一個平穩(wěn)的電壓電平，相關(guān) 的電路動作時序示意圖如圖8所示。由圖8可知，當(dāng)過多的線電感電流IpowER由于 RLC震蕩結(jié)束后而回歸至零時，電壓突波嵌制電路406電路即會自動關(guān)掉，不影 響到原來電路的操作。
在圖6中，當(dāng)時間tl時， 一電源供應(yīng)器606開始對電源電容充電，當(dāng)輸入電 壓Vcc過高時，分壓Vre及參考電壓Vbg會產(chǎn)生一誤差量，通過運算放大器510放 大后產(chǎn)生第一嵌制控制信號VcLA，隨著輸入電壓Vcc的逐漸升高，當(dāng)?shù)谝磺吨瓶?制信號V(XA大到使得高端驅(qū)動單元M1、 M2、 M3導(dǎo)通后(時間t2時)，便送出
模擬信號去控制各緩沖電路的高端開關(guān)SWH導(dǎo)通來接收突波電流Icc。同時，低端
驅(qū)動單元512根據(jù)第一嵌制控制信號VCLA，通過緩沖器514輸出第二嵌制控制信 號V(XD至低端控制單元504，以控制低端開關(guān)SW^導(dǎo)通。此時，突波電流Icc可 于緩沖單元408中由各緩沖電路的高端開關(guān)SWH流至低端開關(guān)SWL。由于突波電 流Icc流向芯片600，輸入電壓Vcc的電位會持續(xù)往下拉低，當(dāng)輸入電壓Vcc拉低 使得分壓Vre小于參考電壓Vbg時，高端開關(guān)SW的受控端電位又會拉高，輸入電 壓Vcc的電位因外來的電流充電而使電位又拉高。此反饋機制使分壓VFB與參考電
10壓Vbg平衡在相同的電位，于是當(dāng)時間t4時，輸入電壓Vcc會平?jīng)_在VbgX R2/(R1+R2)。當(dāng)外部電流不再對電源電容CVCC充電時(時間t5)，輸入電壓VCC 會下降至電源供應(yīng)器606的供應(yīng)電壓VjN，于是分壓VpB小于參考電壓Vbg，高端 驅(qū)動單元Ml、 M2、 M3關(guān)閉后，第一嵌制控制信號Vcla與第二嵌制控制信號Vcxd 皆為OV，回到芯片600的正常操作。換句話說，借助運算放大器510對于高端開 關(guān)的反饋機制及送出第二嵌制控制信號VcLD的動作，可以有效導(dǎo)掉輸入電壓Vcc 過多的電流而達到嵌制輸入電壓Vcc的目的。
值得注意的是，補償電容Cc除了當(dāng)作小信號的頻率響應(yīng)外，在時間U時，當(dāng) 輸入電壓Vcc以一快速的回轉(zhuǎn)率(Slewrate)上升時，會將輸入電壓Vc耦合至高 端驅(qū)動單元M1、 M2、 M3使高端驅(qū)動單元M1、 M2、 M3導(dǎo)通，亦即激活電壓突 波嵌制電路406。如此一來，當(dāng)輸入電壓V(x上升得愈快，愈能快速激活電壓突波 嵌制電路406，否則， 一般負(fù)反饋機制無法快速動作而正確的嵌制住輸入電壓Vcc 的電位。此外，分壓電阻RA、 RB可以用來設(shè)定輸入電壓Vcc耦合至高端驅(qū)動單 元M1、 M2、 M3的大小，讓電路的效能最佳化。此外，較佳地，當(dāng)輸入電壓Vcc 逐漸上升時，由設(shè)定單元604送出設(shè)定信號S，強制使驅(qū)動電路BQ、 BC2、 BC3
中的每一高端開關(guān)SWH為關(guān)掉狀態(tài)，每一低端開關(guān)SWL為導(dǎo)通狀態(tài)，如此一來，
能避免當(dāng)?shù)诙吨瓶刂菩盘朧a.d為高態(tài)時，高端開關(guān)SWH確保為關(guān)掉，以避免過 大電流瞬間流過緩沖電路BC" BC2、 BC3。在時間tl時，輸入電壓Vcc會由OV 往上爬升，此時電源電平檢測單元602送出低態(tài)的電源檢測信號P，使設(shè)定單元 604送出高態(tài)的設(shè)定信號S，當(dāng)輸入電壓Vcc到達某一設(shè)定的電位后，電源檢測信 號P由低態(tài)轉(zhuǎn)高態(tài)，較佳地可于IO毫秒后設(shè)定信號S才會轉(zhuǎn)成低態(tài)，使芯片600 回到正常操作。另外，第二嵌制控制信號VcLD亦送信號至設(shè)定單元604，以確保 輸入電壓Vcc在IO毫秒后內(nèi)不會再有第二次的電壓突波。
綜上所述，相較于現(xiàn)有技術(shù)，透過本發(fā)明實施例具有電壓突波嵌制電路的芯片， 可由電壓突波嵌制電路將因電源熱拔插所產(chǎn)生的突波電流接收導(dǎo)引掉，而有效嵌制 住電源的電壓突波，以適時完成電壓突波的嵌制功能，且本發(fā)明實施例不需于芯片 外部增加額外的元件，且可運用現(xiàn)有的電路設(shè)計，將大幅降低成本及節(jié)省印刷電路 板及芯片內(nèi)的面積。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化 與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種用于一電子裝置的電壓突波嵌制電路，用以嵌制電源熱插拔所造成的一電壓突波，其特征在于包含有一緩沖單元，耦接于一輸入電源端，用來接收該電壓突波的一突波電流；以及一嵌制單元，耦接于輸入電源端與該緩沖單元，用來根據(jù)該輸入電源端的一輸入電壓，控制該緩沖單元接收該突波電流。
2. 根據(jù)權(quán)利要求1所述的電壓突波嵌制電路，其特征在于該緩沖單元包含有 一高端控制單元，用來產(chǎn)生多個高端控制信號；-低端控制單元，用來產(chǎn)生多個低端控制信號；以及 多個緩沖電路，每一緩沖電路包含有一高端開關(guān)，包含有一輸入端，耦接于該輸入電源端， 一輸出端，以及一受 控端，耦接于該高端控制單元，用來根據(jù)該多個高端控制信號中一高端控制信號， 將該輸入端所接收的電流導(dǎo)通至該輸出端；以及一低端開關(guān)，包含有-輸入端，耦接于該高端開關(guān)的該輸出端， 一輸出端， 耦接于一地端，以及-一受控端，耦接于該低端控制單元，用來根據(jù)該多個低端控制 信號中一低端控制信號，將該輸入端所接收的電流導(dǎo)通至該輸出端。
3. 根據(jù)權(quán)利要求2所述的電壓突波嵌制電路，其特征在于該高端開關(guān)是一 P 型金屬氧化物半導(dǎo)體晶體管，該高端開關(guān)的該輸入端是一源極，該高端開關(guān)的該輸 出端是一漏極，以及該高端開關(guān)的該受控端是一柵極。
4. 根據(jù)權(quán)利要求2所述的電壓突波嵌制電路，其特征在于該低端開關(guān)是一 N 型金屬氧化物半導(dǎo)體晶體管，該低端開關(guān)的該輸入端是一漏極，該低端開關(guān)的該輸 出端是一源極，以及該低端開關(guān)的該受控端是一柵極。
5. 根據(jù)權(quán)利要求1所述的電壓突波嵌制電路，其特征在于該嵌制單元包含有: 一參考電壓產(chǎn)生器，用來提供一參考電壓信號；一分壓電路，耦接于該輸入電源端與該地端，用來提供該輸入電壓的一分壓； 一運算放大器，包含有一正輸入端，用來接收該輸入電壓的該分壓， 一負(fù)輸入端，用來接收該參考電壓信號，及一輸出端，用來根據(jù)該正輸入端與該負(fù)輸入端的信號，輸出一第一嵌制控制信號；一補償電容，耦接于該輸入電源端與運算放大器的該輸出端； 多個高端驅(qū)動單元，每一高端驅(qū)動單元包含有一第一端，耦接于該高端開關(guān)的該受控端， 一第二端耦接于該地端，以及一第三端，耦接于該運算放大器的該輸出端，用來根據(jù)該第一嵌制控制信號，控制該高端開關(guān)導(dǎo)通來接收該突波電流；以及一低端驅(qū)動單元，耦接于該運算放大器的該輸出端，用來根據(jù)該第一嵌制控 制信號，輸出一第二嵌制控制信號至該低端控制單元，以控制該低端開關(guān)的導(dǎo)通狀 態(tài)。
6. 根據(jù)權(quán)利要求5所述的電壓突波嵌制電路，其特征在于該多個高端驅(qū)動單 元的每一高端驅(qū)動單元是一 N型金屬氧化物半導(dǎo)體晶體管，該第一端是一漏極， 該第二端是一源極，以及該第三端是一柵極。
7. 根據(jù)權(quán)利要求5所述的電壓突波嵌制電路，其特征在于該低端驅(qū)動單元包 含有一第三分壓電阻，耦接于該輸入電源端；一轉(zhuǎn)換單元，包含有一第一端，耦接于該第三分壓電阻， 一第二端耦接于該 地端，以及一第三端，耦接于該運算放大器的該輸出端，用來根據(jù)該第一嵌制控制 信號，輸出一第二嵌制控制信號，以控制該低端開關(guān)的導(dǎo)通狀態(tài)；以及一緩沖器，耦接于該轉(zhuǎn)換單元與該低端控制單元，用來接收該第二嵌制控制 信號，并將該第二嵌制控制信號輸出至該低端控制單元。
8. 根據(jù)權(quán)利要求7所述的電壓突波嵌制電路，其特征在于該轉(zhuǎn)換單元是一 N 型金屬氧化物半導(dǎo)體晶體管，該第一端是一漏極，該第二端是一源極，以及該第三 端是一柵極。
9. 根據(jù)權(quán)利要求5所述的電壓突波嵌制電路，其特征在于該嵌制單元另包含有一電源電平檢測單元，用來檢測該輸入電源端的電壓電平，以輸出一電源檢 測信號；以及一設(shè)定單元，耦接于該電源電平檢測單元、該低端驅(qū)動單元、該高端控制單 元及該低端控制單元，用來根據(jù)該電源檢測信號及該第二嵌制控制信號，輸出一設(shè) 定信號至該高端控制單元與該低端控制單元。
10. 根據(jù)權(quán)利要求9所述的電壓突波嵌制電路，其特征在于該高端控制單元于 接收到該設(shè)定信號時，將該多個緩沖電路中的每一高端開關(guān)轉(zhuǎn)換至一關(guān)閉狀態(tài)，及 該低端控制單元于接收到該設(shè)定信號時，將該多個緩沖電路中的每一低端開關(guān)轉(zhuǎn)換 至一導(dǎo)通狀態(tài)。
11. 根據(jù)權(quán)利要求1所述的電壓突波嵌制電路，其特征在于該突波電流是--供 應(yīng)電源經(jīng)熱拔插至該輸入電源端時所產(chǎn)生的一線電感電流。
12. —種可嵌制電壓突波的芯片，其特征在于包含有 - 一輸入電源端，用來接收一輸入電壓；一運算電路，耦接于該輸入電源端，用來由該輸入電壓驅(qū)動，以執(zhí)行一運算 功能；以及一電壓突波嵌制電路，用來嵌制電源熱插拔所造成的一電壓突波，包含有 一緩沖單元，耦接于該輸入電源端，用來接收該電壓突波的一突波電流；以及一嵌制單元，耦接于輸入電源端與該緩沖單元，用來根據(jù)該輸入電源端 的該輸入電壓，控制該緩沖單元接收該突波電流。
13. 根據(jù)權(quán)利要求12所述的芯片，其特征在于該緩沖單元包含有 一高端控制單元，用來產(chǎn)生多個高端控制信號； 一低端控制單元，用來產(chǎn)生多個低端控制信號；以及 多個緩沖電路，每一緩沖電路包含有一高端開關(guān)，包含有一輸入端，耦接于該輸入電源端， 一輸出端，以及 一受控端，耦接于該高端控制單元，用來根據(jù)該多個高端控制信號中一高端控制信號將該輸入端所接收的電流導(dǎo)通至該輸出端；以及一低端開關(guān)，包含有一輸入端，耦接于該高端開關(guān)的該輸出端， 一輸出 端，耦接于一地端，以及一受控端，耦接于該低端控制單元，用來根據(jù)該多個低端 控制信號中一低端控制信號將該輸入端所接收的電流導(dǎo)通至該輸出端。
14. 根據(jù)權(quán)利要求13所述的芯片，其特征在于該高端開關(guān)是一 P型金屬氧化物半導(dǎo)體晶體管，該高端開關(guān)的該輸入端是一源極，該高端開關(guān)的該輸出端是一漏極， 以及該高端開關(guān)的該受控端是一柵極。
15. 根據(jù)權(quán)利要求13所述的芯片，其特征在于該低端開關(guān)是-- N型金屬氧化 物半導(dǎo)體晶體管，該低端開關(guān)的該輸入端是一漏極，該低端開關(guān)的該輸出端是一源 極，以及該低端開關(guān)的該受控端是一柵極。
16. 根據(jù)權(quán)利要求12所述的芯片，其特征在于該嵌制單元包含有 一參考電壓產(chǎn)生器，用來提供一參考電壓信號；一分壓電路，耦接于該輸入電源端與該地端，用來提供該輸入電壓的一分壓； 一運算放大器，包含有一正輸入端，用來接收該輸入電壓的該分壓， 一負(fù)輸入端，用來接收該參考電壓信號，及一輸出端，用來根據(jù)該正輸入端與該負(fù)輸入端的信號，輸出一第一嵌制控制信號；一補償電容，耦接于該輸入電源端與運算放大器的該輸出端；多個高端驅(qū)動單元，每一高端驅(qū)動單元包含有一第一端，耦接于該高端開關(guān) 的該受控端， 一第二端耦接于該地端，以及一第三端，耦接于該運算放大器的該輸 出端，用來根據(jù)該第一嵌制控制信號，控制該高端開關(guān)導(dǎo)通來接收該突波電流；以 及一低端驅(qū)動單元，耦接于該運算放大器的該輸出端，用來根據(jù)該第一嵌制控 制信號，輸出一第二嵌制控制信號至該低端控制單元，以控制該低端開關(guān)的導(dǎo)通狀 態(tài)。
17. 根據(jù)權(quán)利要求16所述的芯片，其特征在于該多個高端驅(qū)動單元的每一高端 驅(qū)動單元是一 N型金屬氧化物半導(dǎo)體晶體管，該第一端是一漏極，該第二端是一 源極，以及該第三端是一柵極。
18. 根據(jù)權(quán)利要求16所述的芯片，其特征在于該低端驅(qū)動單元包含有 一第三分壓電阻，耦接于該輸入電源端；一轉(zhuǎn)換單元，包含有一第一端，耦接于該第三分壓電阻， 一第二端耦接于該 地端，以及一第三端，耦接于該運算放大器的該輸出端，用來根據(jù)該第一嵌制控制 信號，輸出一第二嵌制控制信號，以控制該低端開關(guān)的導(dǎo)通狀態(tài)；以及一緩沖器，耦接于該轉(zhuǎn)換單元與該低端控制單元，用來接收該第二嵌制控制 信號，并將該第二嵌制控制信號輸出至該低端控制單元。
19. 根據(jù)權(quán)利要求18所述的芯片，其特征在于該轉(zhuǎn)換單元是一 N型金屬氧化 物半導(dǎo)體晶體管，該第一端是一漏極，該第二端是一源極，以及該第三端是一柵極。
20. 根據(jù)權(quán)利要求16所述的芯片，其特征在于該嵌制單元另包含有 一電源電平檢測單元，用來檢測該輸入電源端的電壓電平，以輸出一電源檢測信號；以及一設(shè)定單元，耦接于該電源電平檢測單元、該低端驅(qū)動單元、該高端控制單 元及該低端控制單元，用來根據(jù)該電源檢測信號及該第二嵌制控制信號輸出一設(shè)定 信號至該高端控制單元與該低端控制單元。
21. 根據(jù)權(quán)利要求20所述的芯片，其特征在于該高端控制單元于接收到該設(shè)定 信號時，將該多個緩沖電路中的每一高端開關(guān)轉(zhuǎn)換至一關(guān)閉狀態(tài)，及該低端控制單 元于接收到該設(shè)定信號時，將該多個緩沖電路中的每一低端開關(guān)轉(zhuǎn)換至一導(dǎo)通狀 態(tài)。
全文摘要
本發(fā)明是一種嵌制電源熱插拔所造成電壓突波的電路及相關(guān)芯片，用于一電子裝置，該電壓突波嵌制電路，用以嵌制熱插拔所造成的一電壓突波，包含有一緩沖單元，耦接于一輸入電源端，用來接收該電壓突波的一突波電流；以及一嵌制單元，耦接于輸入電源端與該緩沖單元，用來根據(jù)該輸入電源端的一輸入電壓，控制該緩沖單元接收該突波電流。
文檔編號H02H9/04GK101656416SQ20081018396
公開日2010年2月24日 申請日期2008年12月16日 優(yōu)先權(quán)日2008年8月19日
發(fā)明者蔡明融, 鄧子正, 陳昆民, 黎清勝 申請人:茂達電子股份有限公司