專利名稱：雙電源選擇電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬集成電路領(lǐng)域，特別是指一種雙電源選擇電路。
背景技術(shù)：
在電路設(shè)計(jì)中，當(dāng)兩路電源同時(shí)供電時(shí)，需要對電源進(jìn)行選擇。如果不能
正常選4奪電源，則可能會(huì)損害元器件。以鋰離子(Li-ion)電池充電器為例。 隨著鋰離子電池的線性充電芯片越來越集成化，充電功率管(PMOS)也被集 成進(jìn)線性充電器。為了縮小充電器的體積，并且降低生產(chǎn)成本，首選CMOS 工藝。當(dāng)給鋰離子電池充電時(shí)，充電功率管同時(shí)連接兩路電源，即充電電源和 負(fù)載(待充電的電池)。充電器在上電時(shí)可能會(huì)由于上電順序的誤動(dòng)作，使得 充電電池的電壓給PMOS管供電。當(dāng)電池電壓小于電源電壓時(shí)，PMOS管的 物理器件結(jié)構(gòu)中應(yīng)該反偏的二極管(Diode)正向?qū)?，這樣會(huì)損壞充電器芯 片，從而導(dǎo)致充電器不能正常工作。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種雙電源選擇電路，能夠在同時(shí)連接兩 路電源的情況下，選擇電壓值高的電源進(jìn)行供電。
為解決上述技術(shù)問題，本發(fā)明的實(shí)施例提供技術(shù)方案如下 一種雙電源選擇電路包括偏置電路、雙電源電壓比較電路、及功率選擇 電路；
所述偏置電路，其輸入為第一電源電壓和第二電源電壓，輸出為偏置電壓；
所述雙電源電壓比較電路，其輸入為所述第一電源電壓、所述第二電源電
壓及所述偏置電壓，輸出為一比較信號，所述比較信號為所述第一電源電壓與
所述第二電源電壓的比較信號；
所述功率選擇電路，其輸入為所述第一電源電壓、第二電源電壓以及所述比較信號，輸出一選擇電壓，所述選擇電壓為所述第一電源電壓和所述第二電 源電壓中電壓值高的電源電壓。
所述偏置電路包括第一PMOS管、第二NMOS管及第三NMOS管； 所述第一 PMOS管的源極和所述第一 PMOS管的襯底均與所述第一電源
電壓連接，所述第一PMOS管的柵極接地，所述第一PMOS管的漏極連接所
述第二NMOS管的源極；
所述第二 NMOS管的源極連接所述第三NMOS管的漏極，所述第二
NMOS管的襯底接地，所述第二 NMOS管的柵極和所述第二 NMOS管的漏極
均與所述第二電源電壓連接；
所述第三NMOS管的源極和所述第三NMOS管的襯底均接地，所述第三
NMOS管的柵極和所述第三NMOS管的漏極短接，并且輸出所述偏置電壓。 優(yōu)選的，所述第一PMOS管為倒比管；和/或所述第二NMOS管為倒比管。 可選的，所述偏置電路包括第一電阻、第二電阻以及第十四NMOS管； 所述第 一電阻的一端連接所述第 一電源電壓，所述第 一 電阻的另 一端連接
所述第十四NMOS管的漏極；
所述第二電阻的 一端連接所述第二電源電壓，所述第二電阻的另 一端連接
所述第十四NMOS管的漏極；
所述第十四NMOS管的源極和所述第十四NMOS管的襯底分別接地，所 述第十四NMOS管的斥冊極和所述第十四NMOS管的漏極短接，并且輸出所述 偏置電壓。
所述雙電源電壓比較電路包括第六PMOS管、第七PMOS管、第八NMOS 管、第九NMOS管、第十PMOS管、第十一NMOS管以及第三反相器；
所述第六PMOS管的源極和所述第六PMOS管的襯底均與所述第二電源 電壓連接，所述第六PMOS管的柵極和所述第六PMOS管的漏極均與所述第 七PMOS管的柵極連接；
所述第七PMOS管的源極和所述第七PMOS管的村底均與所述第一電源 電壓連接，所述第七PMOS管的漏極連接所述第九NMOS管的漏極；
所述第八NMOS管的源極和所述第八NMOS管的襯底均接地，所述第八 NMOS管的柵極連接所述偏置電路輸出的偏置電壓，所述第八NMOS管的漏極連接所述第六PMOS管的漏極；
所述第九NMOS管的源極和所述第九NMOS管的襯底均接地，所述第九 NMOS管的柵極連接所述偏置電路輸出的偏置電壓，所述第九NMOS管的漏 極連接所述第七PMOS管的漏極；
所述第三反相器的輸入端分別與所述第七PMOS管的漏極和第九NMOS 管的漏極連接，所述第三反相器的輸出端連接所述第十PMOS管的柵極，所 述第三反相器的電源端連接所述第 一 電源電壓，所述第三反相器的地端接地；
所述第十PMOS管的源極和所述第十PMOS管的襯底均與所述第一電源 電壓連接，所述第十PMOS管的漏極連接所述第十一 NMOS管的漏極，并且 輸出所述比較信號；
所述第十一NMOS管的源極和所述第十一NMOS管的襯底均接地，所述 第十一 NMOS管的柵極連接所述偏置電路輸出的偏置電壓。
正反饋電路，輸入所述偏置電壓和所述比較信號，輸出拉電流到所述雙電 源電壓比較電路。
所述正反饋電路包括第四NMOS管和第五NMOS管；
所述第四NMOS管的源極連接所述第五NMOS管的漏極，所述第四 NMOS管的襯底接地，所述第四NMOS管的柵極的輸入為所述比較信號，所 述第四NMOS管的漏極連接所述第六PMOS管的漏極；
所述第五NMOS管的源極和所述第五NMOS管的襯底接地，所述第五 NMOS管的柵極連接所述偏置電路輸出的偏置電壓。
進(jìn)一步，所述正反饋電路還包括第一反相器和第二反相器；
所述第四NMOS管的柵極通過所述第一反相器和所述第二反相器連接所 述雙電源電壓比較電路輸出的所述比較信號；
所述第一反相器的輸入端的輸入為所述比較信號，所述第一反相器的輸出 端連接所述第二反相器的輸入端，所述第 一反相器的電源端的輸入為所述選擇 電壓，所述第一反相器的地端接地；
所述第二反相器的輸出端連接所述第四NMOS管的柵極，所述第二反相 器的電源端的輸入為所述選擇電壓，所述第二反相器的地端接地。
所述功率選擇電路包括第四反相器、第十二 PMOS管以及第十三PMOS所述第四反相器的輸入端連接所述比較信號，所述第四反相器的輸出端連
接所述第十二 PMOS管的柵極，所述第四反相器的電源端的輸入為所述選擇 電壓，所述第四反相器的地端接地；
所述第十二 PMOS管的源極連接所述第一電源電壓，所述第十二 PMOS 管的襯底分別與所述第十二 PMOS管的漏才及、所述第十三PMOS管的襯底和 所述第十三PMOS管的漏極連接，并且輸出所述選擇電壓；
所述第十三PMOS管的源極連接所述第二電源電壓，所述第十三PMOS 管的柵極連接所述雙電源電壓比較電路輸出的所述比較信號。
本發(fā)明的實(shí)施例具有以下有益效果
上述方案中，偏置電路輸入第一電源電壓和第二電源電壓，給雙電源電壓 比較電路提供偏置電壓；雙電源電壓比較電路輸入所述第一電源電壓和所述第 二電源電壓以及所述偏置電壓，給功率選擇電路提供所述第一電源電壓與所述 第二電源電壓的比較信號；功率選擇電路，輸入所述第一電源電壓、第二電源 電壓以及所述第一電源電壓與所述第二電源電壓的比較信號，輸出選擇電壓， 所述選擇電壓為所述第 一 電源電壓和所述第二電源電壓中電壓值高的電源電 壓，因此，能夠在兩路電源供電的情況下，選擇電壓高的電源為電路提供電壓。


圖1是本發(fā)明所述的雙電源選擇電路第一實(shí)施例的結(jié)構(gòu)示意圖； 圖2是本發(fā)明所述的雙電源選擇電路第二實(shí)施例的結(jié)構(gòu)示意圖； 圖3是本發(fā)明所述的雙電源選擇電路第三實(shí)施例的電路結(jié)構(gòu)圖； 圖4是本發(fā)明所述的雙電源選擇電路第四實(shí)施例的電路結(jié)構(gòu)圖； 圖5是本發(fā)明所述的雙電源選擇電路第五實(shí)施例的電路結(jié)構(gòu)圖； 圖6為上述實(shí)施例中反相器的電路結(jié)構(gòu)圖7為本發(fā)明實(shí)施例所述的雙電源選擇電路從上電到電源切換過程中選 擇電壓的輸出波形示意圖。
具體實(shí)施方式
為使本發(fā)明的實(shí)施例要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面 將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。
本發(fā)明的實(shí)施例針對現(xiàn)有技術(shù)中當(dāng)兩路電源同時(shí)供電時(shí)，需要選擇電壓高 的電源進(jìn)行供電的問題，提供一種雙電源選擇電路。
如圖l所示，為本發(fā)明所述的雙電源選擇電路第一實(shí)施例的結(jié)構(gòu)示意圖。
雙電源選擇電路10包括偏置電路1、雙電源電壓比較電路3、功率選擇電路 4;
所述偏置電路l,輸入第一電源電壓和第二電源電壓，輸出偏置電壓；偏 置電路1在任何一路電源供電時(shí)都可以工作。
所迷雙電源電壓比較電路3，輸入所迷第一電源電壓和所述第二電源電壓 以及所述偏置電壓，輸出為一比較信號，所述比較信號為所述第一電源電壓與 所述第二電源電壓的比較信號；
所述功率選4奪電路4，輸入所述第一電源電壓、第二電源電壓以及所述第 一電源電壓與所述第二電源電壓的比較信號，輸出選擇電壓，所述選擇電壓為 所述第一電源電壓和所述第二電源電壓中電壓值高的電源電壓。
上迷方案中，偏置電路l輸入第一電源電壓和第二電源電壓，給雙電源電 壓比較電路3提供偏置電壓；雙電源電壓比較電路3輸入所述第一電源電壓和 所述第二電源電壓以及所述偏置電壓，給功率選擇電路4提供所述第一電源電 壓與所述第二電源電壓的比較信號；功率選擇電路4輸入所述第一電源電壓、 第二電源電壓以及所述第一電源電壓與所述第二電源電壓的比較信號，輸出選 擇電壓，所述選擇電壓為所述第一電源電壓和所述第二電源電壓中電壓值高的 電源電壓，因此，能夠在兩路電源供電的情況下，選擇電壓高的電源為電路提 供電壓。
如圖2所示，所述雙電源選擇電路10還包括正反饋電路2，輸入所述 偏置電壓和所述第一電源電壓與所述第二電源電壓的比較信號，輸出拉電流 (sink)到所述雙電源電壓比較電路3。正反饋電路2用來使雙電源電壓比較 電路3加速翻轉(zhuǎn)，通過反饋，進(jìn)一步使雙電源電壓比較電路3向先前的方向變 化，使其電路響應(yīng)速度更快。
如圖3所示，是本發(fā)明所述的雙電源選擇電路第三實(shí)施例的電路示意圖。所述偏置電路1包括第一PMOS管Ml、第二NMOS管M2以及第三NMOS 管M3;
所述第一 PMOS管Ml的源才及和所述第一 PMOS管Ml的襯底連4妻所述 第一電源電壓VINl,所述第一PMOS管Ml的柵極接地，所述第一PMOS管 Ml的漏極連接所述第二NMOS管M2的源極；優(yōu)選的，在物理尺寸上所述第 一PMOS管Ml為倒比管，相當(dāng)于大電阻，有利于降低靜態(tài)功耗；
所述第二 NMOS管M2的源極連接所述第三NMOS管M3的漏極，所述 第二 NMOS管M2的襯底接地，所述第二 NMOS管M2的柵極和所述第二 NMOS管M2的漏極連接所述第二電源電壓VIN2;優(yōu)選的，所述第二 NMOS 管M2為倒比管，有利于降低靜態(tài)功耗。
所述第三NMOS管M3的源極和所述第三NMOS管M3的襯底接地，所 述第三NMOS管M3的柵極和所述第三NMOS管M3的漏極短接，并且輸出 所述偏置電壓。
所述雙電源電壓比較電路3采用源極輸入兩路待比較電壓，進(jìn)行電壓比 較，經(jīng)雙端到單端變換后輸出到反相器，進(jìn)行整形以驅(qū)動(dòng)輸出驅(qū)動(dòng)電路。包括 第六PMOS管M6、第七PMOS管M7、第八NMOS管M8、第九NMOS管 M9、第十PMOS管MIO、第十一NMOS管Mll管以及第三反相器I3;
所述第六PMOS管M6的源極和所述第六PMOS管M6的襯底連接所述 第二電源電壓VIN2，所述第六PMOS管M6的柵極和所述第六PMOS管M6 的漏極連接所述第七PMOS管M7的柵極；
所述第七PMOS管M7的源極和所述第七PMOS管M7的襯底連接所述 第一電源電壓VIN1，所述第七PMOS管M7的漏才及連接所述第九NMOS管 M9的漏才及；
所述第八NMOS管M8的源極和所述第八NMOS管M8的襯底接地，所 述第八NMOS管M8的柵極連接所述偏置電路1輸出的偏置電壓，所述第八 NMOS管M8的漏極連接所述第六PMOS管M6的漏極；
所述第九NMOS管M9的源極和所述第九NMOS管M9的襯底接地，所 述第九NMOS管M9的柵極連接所述偏置電路1輸出的偏置電壓，所述第九 NMOS管M9的漏極連接所述第七PMOS管M7的漏極；所述第三反相器13的輸入端連接所述第七PMOS管M7的漏^L和第九 NMOS管M9的漏極，所述第三反相器13的輸出端連接所述第十PMOS管 M10的柵極，所述第三反相器I3的電源端連接所述第一電源電壓VIN1,所述 第三反相器13的地端接地；
所述第十PMOS管M10的源極和所述第十PMOS管M10的村底連接所 述第一電源電壓VIN1,所述第十PMOS管M10的漏極連接所述第十一NMOS 管Ml 1管的漏極，并且輸出所述第 一電源電壓VIN1與所述第二電源電壓VIN2 的比較信號；
所述第十一NMOS管Mil管的源極和所述第十一NMOS管Mil管的襯 底接地，所述第十一NMOS管Mil管的柵極連接所述偏置電路1輸出的偏置 電壓。
以下描述所述雙電源電壓比較電路3的工作過程。當(dāng)?shù)谝浑娫措妷篤IN1> 第二電源電壓VIN2時(shí)，第七PMOS管M7的漏極變?yōu)楦唠娖剑?jīng)第三反相器 13反相為低電平，驅(qū)動(dòng)第十PMOS管M10,使第十PMOS管M10的漏極輸出 為高電平。當(dāng)?shù)谝浑娫措妷篤INK第二電源電壓VIN2時(shí)，則第七PMOS管 M7的漏極變?yōu)榈碗娖?，?jīng)第三反相器13反相為高電平，使第十PMOS管M10 關(guān)斷，由于第十一 NMOS管Mil管柵極偏置電壓的存在，使第十PMOS管 M10和第十一 NMOS管Mil管的漏極輸出為4氐電平。
所述正反饋電路2包括第四NMOS管M4和第五NMOS管M5;
所述第四NMOS管M4的源極連接所述第五NMOS管M5的漏極，所述 第四NMOS管M4的襯底接地，所述第四NMOS管M4的柵極連接所述雙電 源電壓比較電路3輸出的所述第一電源電壓VIN1與所述第二電源電壓VIN2 的比較信號，所述第四NMOS管M4的漏極連接所述第六PMOS管M6的漏 極；
所述第五NMOS管M5的源極和所述第五NMOS管M5的襯底接地，所 述第五NMOS管M5的柵極連接所述偏置電路1輸出的偏置電壓。
所述功率選擇電路4接收雙電源電壓比較電路3的輸出，來選擇控制功率
管的打開或關(guān)斷，將相應(yīng)的電源電壓傳輸?shù)捷敵龆耍撾娐吠瓿呻妷旱那袚Q功 能，將所需要的電壓切換到輸出端。所述功率選擇電路4包括第四反相器I4、第十二 PMOS管M12以及第十三PMOS管M13;
所述第四反相器14的輸入端連接所述雙電源電壓比較電路3輸出的所述 第一電源電壓VIN1與所述第二電源電壓VIN2的比較信號，所述第四反相器 14的輸出端連接所述第十二 PMOS管M12的柵極，所述第四反相器14的電源 端連接所述選擇電壓VINT,所述第四反相器14的地端接地；
所述第十二 PMOS管M12的源極連接所述第一電源電壓VIN1,所述第 十二 PMOS管M12的4t底和所述第十二 PMOS管M12的漏才及短接，同時(shí)連 接所述第十三PMOS管M13的襯底和所述第十三PMOS管M13的漏極，并 且輸出所述選4奪電壓VINT;
所述第十三PMOS管M13的源極連接所述第二電源電壓VIN2，所述第 十三PMOS管M13的柵極連接所述雙電源電壓比較電路3輸出的所述第一電 源電壓VIN1與所述第二電源電壓VIN2的比較信號。
以下描述所述功率選擇電路4的工作過程
當(dāng)?shù)谝浑娫措妷篤INP第二電源電壓VIN2時(shí)，第十PMOS管M10的漏 極輸出為高電平，第四反相器I4的輸出為低電平，使第十二PMOS管M12打 開，第十三PMOS管M13關(guān)斷，將第一電源電壓VIN1傳到VINT。
反之，當(dāng)?shù)谝浑娫措妷篤INK第二電源電壓VIN2時(shí)，第十PMOS管MIO 的漏極輸出為低電平，使第十二 PMOS管M12關(guān)斷，第十三PMOS管M13 打開，將第二電源電壓VIN2傳到VINT。
如圖4所示，所述正反饋電路2還包括第一反相器(Inverter) II和第二 反相器I2;其作用是使雙電源電壓比較電路3能夠更迅速地翻轉(zhuǎn)，使其電路響 應(yīng)速度更快，使雙電源電壓比較電路3朝先前的方向變化，同時(shí)能夠減少功耗。
所述第四NMOS管M4的柵極通過所述第一反相器II和所述第二反相器 12連接所述雙電源電壓比較電路3輸出的所述第 一電源電壓VIN1與所述第二 電源電壓VIN2的比較信號；
所述第一反相器II的輸入端連接所述雙電源電壓比較電路3輸出的所述 第一電源電壓VIN1與所述第二電源電壓VIN2的比較信號，所述第一反相器 II的輸出端連接所述第二反相器I2的輸入端，所述第一反相器Il的電源端連 接所述功率選4,電i 各4輸出的所述選擇電壓VINT，所述第一反相器II的地端接地；
所述第二反相器12的輸出端連接所述第四NMOS管M4的柵極，所述第 二反相器I2的電源端連接所述功率選擇電路4輸出的所述選擇電壓VINT，所 述第二反相器12的地端接地。
如圖5所示，為本發(fā)明所述的雙電源選擇電路的變形。所述偏置電路1 包括第一電阻R1、第二電阻R2以及第十四NMOS管M14;
所述第一電阻R1的一端連接所述第一電源電壓VIN1,所述第一電阻R1 的另 一端連接所述第十四NMOS管M14的漏才及；
所述第二電阻R2的一端連4^所述第二電源電壓VIN2，所述第二電阻R2 的另一端連接所述第十四NMOS管M14的漏極；
所述第十四NMOS管M14的源極和所述第十四NMOS管M14的襯底接 地，所述第十四NMOS管M14的柵極和所述第十四NMOS管M14的漏極短 接，并且輸出所述偏置電壓。
其中，所述第一電阻R1、第二電阻R2為大電阻，阻值可以為300K-400K 之間。
如圖6所示，為上述實(shí)施例中反相器的電路結(jié)構(gòu)如圖7所示，為本發(fā)明實(shí)施例所述的雙電源選擇電^各10^v上電到電源切 換過程中選擇電壓VINT的輸出波形。在雙電源電壓開始上電時(shí)，雙電源電壓 還沒有使邏輯控制電路和部分模擬電路工作，由于第十二 PMOS管M12和第 十三PMOS管M13的襯底和源極存在寄生二極管(Diode ),該二極管的陽極 (PMOS管的源極)接電源，該二極管的陰極(PMOS管的襯底)接M12、 M13的漏極(VINT)。當(dāng)?shù)谑?PMOS管M12和第十三PMOS管M13沒有 導(dǎo)通時(shí)，則寄生的二極管將導(dǎo)通，使VINT的電壓為ravi,2-J^,V1N1，2為V1N1
和V1N2中電壓值高的電壓，VD為二極管的壓降(通常為0.7V),這樣VINT 就可以給雙電源選擇電路10的邏輯部分供電。當(dāng)電源電壓上升到K， + r， (VTHP為PMOS管的閾值電壓，VTHN為NMOS管的閾值電壓，)時(shí)，模擬 電路和邏輯控制電路將工作，第十二 PMOS管M12和第十三PMOS管M13 中的其中一個(gè)將會(huì)打開，這樣打開的PMOS管的源極和漏極的電壓可以認(rèn)為 一樣，使寄生的二極管處于零偏，該二級管將關(guān)斷，這樣就實(shí)現(xiàn)了從上電到雙電源電壓切換的過程。
本發(fā)明能夠?yàn)楹罄m(xù)電路提供所需的適當(dāng)?shù)碾娫措妷?，以滿足后續(xù)電路穩(wěn)定 可靠地工作?？蓱?yīng)用于鋰離子電池充電器內(nèi)部的電源選擇、襯底偏置選^^、雙
電源供電選擇電路、鋰離子電池充電中采用AC (交流)和USB電源充電的電 源選擇等。以下簡單描述本發(fā)明實(shí)施例在鋰離子電池充電器的應(yīng)用。充電功率 管的襯底的偏置電壓在電源和負(fù)載(待充電的電池)之間進(jìn)行選擇時(shí)，當(dāng)電源 電壓高于電池電壓時(shí)，充電功率管的襯底偏置接電源；當(dāng)電源電壓低于電池電 壓時(shí)，充電功率管的襯底偏置接電池，這樣確保了充電功率管的襯底偏置始終 連接最高電位，不會(huì)對芯片和電池產(chǎn)生損害。
以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技 術(shù)人員來說，在不脫離本發(fā)明所述原理的前^^是下，還可以作出若千改進(jìn)和潤飾， 這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種雙電源選擇電路，其特征在于，包括偏置電路、雙電源電壓比較電路、及功率選擇電路；所述偏置電路，其輸入為第一電源電壓和第二電源電壓，輸出為偏置電壓；所述雙電源電壓比較電路，其輸入為所述第一電源電壓、所述第二電源電壓及所述偏置電壓，輸出為一比較信號，所述比較信號為所述第一電源電壓與所述第二電源電壓的比較信號；所述功率選擇電路，其輸入為所述第一電源電壓、第二電源電壓以及所述比較信號，輸出一選擇電壓，所述選擇電壓為所述第一電源電壓和所述第二電源電壓中電壓值高的電源電壓。
2. 根據(jù)權(quán)利要求1所述的雙電源選擇電路，其特征在于，所述偏置電路 包括第一PMOS管、第二NMOS管及第三NMOS管；所述第一 PMOS管的源極和所述第一 PMOS管的襯底均與所述第一電源 電壓連接，所述第一PMOS管的柵極接地，所述第一PMOS管的漏極連接所 述第二NMOS管的源極；所述第二 NMOS管的源極連接所述第三NMOS管的漏極，所述第二 NMOS管的襯底接地，所述第二 NMOS管的柵極和所述第二 NMOS管的漏極 均與所述第二電源電壓連接；所述第三NMOS管的源極和所述第三NMOS管的襯底均接地，所述第三 NMOS管的柵極和所述第三NMOS管的漏極短接，并且輸出所述偏置電壓。
3. 根據(jù)權(quán)利要求2所述的雙電源選擇電路，其特征在于， 所述第一 PMOS管為倒比管；和/或所述第二NMOS管為倒比管。
4. 根據(jù)權(quán)利要求1所述的雙電源選擇電路，其特征在于，所述偏置電路 包括第一電阻、第二電阻以及第十四NMOS管；所述第一電阻的一端連接所述第一電源電壓，所述第一電阻的另 一端連接 所述第十四NMOS管的漏極；所述第二電阻的一端連接所述第二電源電壓，所述第二電阻的另一端連接 所述第十四NMOS管的漏極；所述第十四NMOS管的源極和所述第十四NMOS管的襯底分別接地，所 述第十四NMOS管的斥冊極和所述第十四NMOS管的漏極短接，并且輸出所述 偏置電壓。
5. 根據(jù)權(quán)利要求1所述的雙電源選擇電路，其特征在于，所述雙電源電 壓比較電路包括第六PMOS管、第七PMOS管、第八NMOS管、第九NMOS 管、第十PMOS管、第十一NMOS管以及第三反相器；所述第六PMOS管的源極和所述第六PMOS管的襯底均與所述第二電源 電壓連接，所述第六PMOS管的纟冊極和所述第六PMOS管的漏極均與所述第 七PMOS管的柵極連接；所述第七PMOS管的源極和所述第七PMOS管的襯底均與所述第一電源 電壓連接，所述第七PMOS管的漏極連接所述第九NMOS管的漏極；所述第八NMOS管的源極和所述第八NMOS管的襯底均接地，所述第八 NMOS管的柵極連接所述偏置電路輸出的偏置電壓，所述第八NMOS管的漏 極連接所述第六PMOS管的漏極；所述第九NMOS管的源極和所述第九NMOS管的襯底均接地，所述第九 NMOS管的柵極連接所述偏置電路輸出的偏置電壓，所述第九NMOS管的漏 極連接所述第七PMOS管的漏極；所述第三反相器的輸入端分別與所述第七PMOS管的漏極和第九NMOS 管的漏極連接，所述第三反相器的輸出端連接所述第十PMOS管的柵極，所 述第三反相器的電源端連接所述第 一電源電壓，所述第三反相器的地端接地；所述第十PMOS管的源極和所述第十PMOS管的襯底均與所述第一電源 電壓連接，所述第十PMOS管的漏極連接所述第十一 NMOS管的漏極，并且 輸出所述比較信號；所述第十一NMOS管的源極和所述第十一NMOS管的村底均接地，所述 第十一NMOS管的棚-極連接所述偏置電路輸出的偏置電壓。
6. 根據(jù)權(quán)利要求5所述的雙電源選擇電路，其特征在于，還包括 正反饋電路，輸入所述偏置電壓和所述比較信號，輸出拉電流到所述雙電源電壓比較電路。
7. 根據(jù)權(quán)利要求6所述的雙電源選擇電路，其特征在于，所述正反饋電路包括第四NMOS管和第五NMOS管；所述第四NMOS管的源極連接所述第五NMOS管的漏極，所述第四 NMOS管的襯底接地，所述第四NMOS管的柵極的輸入為所述比較信號，所 述第四NMOS管的漏極連接所述第六PMOS管的漏極；所述第五NMOS管的源極和所述第五NMOS管的村底接地，所述第五 NMOS管的柵極連接所述偏置電路輸出的偏置電壓。
8. 根據(jù)權(quán)利要求7所述的雙電源選擇電路，其特征在于，所述正反饋電 路還包括第 一反相器和第二反相器；所述第四NMOS管的柵極通過所述第一反相器和所述第二反相器連接所 述雙電源電壓比較電路輸出的所述比較信號；所述第一反相器的輸入端的輸入為所述比較信號，所述第一反相器的輸出 端連接所述第二反相器的輸入端，所述第 一反相器的電源端的輸入為所述選擇 電壓，所述第一反相器的地端接地；所述第二反相器的輸出端連接所述第四NMOS管的柵極，所述第二反相 器的電源端的輸入為所述選擇電壓，所述第二反相器的地端接地。
9. 根據(jù)權(quán)利要求1所述的雙電源選擇電路，其特征在于，所述功率選擇 電路包括第四反相器、第十二 PMOS管以及第十三PMOS管；所述第四反相器的輸入端連接所述比較信號，所述第四反相器的輸出端連 接所述第十二 PMOS管的柵極，所述第四反相器的電源端的輸入為所述選擇 電壓，所述第四反相器的地端接地；所述第十二 PMOS管的源極連接所述第一電源電壓，所述第十二 PMOS 管的襯底分別與所述第十二 PMOS管的漏極、所述第十三PMOS管的襯底和 所述第十三PMOS管的漏極連接，并且輸出所述選擇電壓；所述第十三PMOS管的源極連接所述第二電源電壓，所述第十三PMOS 管的柵極連接所述雙電源電壓比較電路輸出的所述比較信號。
全文摘要
本發(fā)明提供一種雙電源選擇電路，涉及模擬集成電路領(lǐng)域，為解決在同時(shí)連接兩路電源的情況下，選擇電壓值高的電源進(jìn)行供電的技術(shù)問題而設(shè)計(jì)。所述雙電源選擇電路包括偏置電路、雙電源電壓比較電路、及功率選擇電路；所述偏置電路，其輸入為第一電源電壓和第二電源電壓，輸出為偏置電壓；所述雙電源電壓比較電路，其輸入為所述第一電源電壓、所述第二電源電壓及所述偏置電壓，輸出為一比較信號；所述功率選擇電路，其輸入為所述第一電源電壓、第二電源電壓以及所述比較信號，輸出一選擇電壓，所述選擇電壓為所述第一電源電壓和所述第二電源電壓中電壓值高的電源電壓。本發(fā)明可應(yīng)用于鋰離子電池充電器電路中。
文檔編號H02J7/00GK101557122SQ200910078479
公開日2009年10月14日 申請日期2009年2月24日 優(yōu)先權(quán)日2009年2月24日
發(fā)明者朱樟明, 石立勇, 許樂平, 晗 雷 申請人:深圳市民展科技開發(fā)有限公司