專利名稱：Cpu供電電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種供電電路，特別是一種電腦主板上的CPU (CentralProcessing Unit，中央處理器)供電電路。
背景技術(shù)：
一種如圖1所示的傳統(tǒng)的CPU供電電路包括一 PWM(Pulse-WidthModulation，脈寬調(diào)制)控制器芯片及一驅(qū)動(dòng)芯片，所述驅(qū)動(dòng)芯片連接至一對(duì)MOSFET (場(chǎng)效應(yīng)管)，所述PWM 控制器芯片輸出PWM信號(hào)至所述驅(qū)動(dòng)芯片以控制所述MOSFET的導(dǎo)通、斷開的次序及時(shí)間從而調(diào)整輸出至CPU的電壓。PWM信號(hào)的占空比越大，輸出電壓越大；PWM信號(hào)的占空比越小， 輸出電壓越小。所述驅(qū)動(dòng)芯片可為一 ADP3120A芯片，其包括一 Vcc電源引腳，當(dāng)該Vcc電源引腳的電壓范圍在4. 15V 13. 2V之間時(shí)，ADP3120A芯片可正常工作。ADP3120A芯片在一最佳工作電壓(如10V)下工作時(shí)，其輸出效率最佳，可降低電能消耗，提高整個(gè)供電電路效能。但是目前主板上的電源僅能提供12V、5V的電壓至所述驅(qū)動(dòng)芯片，因此驅(qū)動(dòng)芯片的輸出效率不能最優(yōu)化，造成不必要的電能浪費(fèi)。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種較為節(jié)能的CPU供電電路。一種CPU供電電路，包括一脈寬調(diào)制控制器芯片、一與所述脈寬調(diào)制控制器芯片相連的驅(qū)動(dòng)芯片、與所述驅(qū)動(dòng)芯片相連的一第一場(chǎng)效應(yīng)管及一第二場(chǎng)效應(yīng)管，所述驅(qū)動(dòng)芯片接有一電源，所述脈寬調(diào)制控制器芯片輸出脈寬調(diào)制信號(hào)至所述驅(qū)動(dòng)芯片以控制所述第一場(chǎng)效應(yīng)管及第二場(chǎng)效應(yīng)管的導(dǎo)通/截止?fàn)顟B(tài)從而控制輸出至CPU的電壓，所述驅(qū)動(dòng)芯片的電源輸入端接有一電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器將所述電源的電壓調(diào)節(jié)至一優(yōu)化電壓值提供給所述驅(qū)動(dòng)芯片內(nèi)部的電路。相較于現(xiàn)有技術(shù)，本發(fā)明CPU供電電路利用所述電壓調(diào)節(jié)器將輸出至所述驅(qū)動(dòng)芯片的電源調(diào)節(jié)至一優(yōu)化電壓值，驅(qū)動(dòng)芯片在該優(yōu)化電壓值下工作時(shí)，其輸出效率最高，可節(jié)省電能。


圖1是一傳統(tǒng)的CPU供電電路的組成圖。圖2是本發(fā)明CPU供電電路一較佳實(shí)施方式的組成圖。圖3是本發(fā)明CPU供電電路另一較佳實(shí)施方式的組成圖。主要元件符號(hào)說明PWM控制器芯片10驅(qū)動(dòng)芯片20電壓調(diào)節(jié)器21、30第一運(yùn)算放大器23
3
第二運(yùn)算放大器25二極管Dl電容C1-C4電阻R1-R2電感Ll
具體實(shí)施例方式請(qǐng)參閱圖2，本發(fā)明CPU供電電路一較佳實(shí)施方式包括一 PWM控制器芯片10、一驅(qū)動(dòng)芯片20、一第一場(chǎng)效應(yīng)管Ql及一第二場(chǎng)效應(yīng)管Q2。所述第一場(chǎng)效應(yīng)管Ql及第二場(chǎng)效應(yīng)管Q2均為N溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管。所述驅(qū)動(dòng)芯片20的一對(duì)驅(qū)動(dòng)信號(hào)輸出端與所述第一場(chǎng)效應(yīng)管Ql及第二場(chǎng)效應(yīng)管Q2相連，所述PWM控制器芯片10輸出PWM信號(hào)至所述驅(qū)動(dòng)芯片20以控制所述第一場(chǎng)效應(yīng)管Ql及第二場(chǎng)效應(yīng)管Q2的導(dǎo)通/截止次序及時(shí)間， 從而控制輸出至主板上CPU的電壓。所述第一場(chǎng)效應(yīng)管Ql在一個(gè)周期內(nèi)導(dǎo)通的時(shí)間越長(zhǎng)， 輸出至CPU的電壓越高。所述驅(qū)動(dòng)芯片20包括一電壓調(diào)節(jié)器21、一第一運(yùn)算放大器23及一第二運(yùn)算放大器25。所述電壓調(diào)節(jié)器21的輸入端與所述驅(qū)動(dòng)芯片20的電源引腳Vcc相連并集成于所述驅(qū)動(dòng)芯片20內(nèi)，所述電壓調(diào)節(jié)器21的輸出端與所述第二運(yùn)算放大器25相連。所述驅(qū)動(dòng)芯片20的電源引腳Vcc與主板上的12V電源相連并接有一濾波電容Cl。所述第一運(yùn)算放大器23的一第一接線端接有一二極管Dl及濾波電容C2，所述二極管Dl的陽極與所述12V電源相連，陰極與所述第一運(yùn)算放大器23的第一接線端相連。所述第一運(yùn)算放大器23的一第二接線端(驅(qū)動(dòng)信號(hào)輸出端)通過一電阻R2與所述第一場(chǎng)效應(yīng)管Ql的柵極相連，所述第一運(yùn)算放大器23的一第三接線端通過串接的電阻Rl及電阻C3連接至第一運(yùn)算放大器23 的第一接線端。所述第二運(yùn)算放大器25的驅(qū)動(dòng)信號(hào)輸出端與所述第二場(chǎng)效應(yīng)管Q2的柵極相連。所述第一場(chǎng)效應(yīng)管Ql的漏極與所述12V電源相連，源極與所述第二場(chǎng)效應(yīng)管Q2的漏極相連，所述第二場(chǎng)效應(yīng)管Q2的源極接地。所述第一場(chǎng)效應(yīng)管Ql的源極及第二場(chǎng)效應(yīng)管Q2的漏極共同連接至一電感Ll的一端，電感Ll的另一端連接至一電壓輸出端Vout ； — 電容C4的一端與該電壓輸出端Vout相連，另一端接地。所述CPU供電電路工作時(shí)，所述PWM控制器芯片10輸出一 PWM信號(hào)至所述驅(qū)動(dòng)芯片20，當(dāng)所述PWM信號(hào)為高電平時(shí)，所述驅(qū)動(dòng)芯片20的第一運(yùn)算放大器輸出驅(qū)動(dòng)信號(hào)使場(chǎng)效應(yīng)管Ql導(dǎo)通、Q2截止，所述電感Ll及電容C4開始儲(chǔ)能；當(dāng)所述PWM信號(hào)為低電平時(shí)，所述驅(qū)動(dòng)芯片20的第二運(yùn)算放大器輸出驅(qū)動(dòng)信號(hào)使場(chǎng)效應(yīng)管Q2導(dǎo)通、Ql截止，所述電感Ll 對(duì)電容C4充電。由于所述電感Ll及電容C4具有阻止電流及電壓突變的作用，所述CPU供電電路可輸出穩(wěn)定的低壓直流電壓(如1. 3V)至主板上的CPU。經(jīng)所述電壓調(diào)節(jié)器21的調(diào)節(jié)作用，所述12V電源可降低至一穩(wěn)定的優(yōu)化電壓(如10V)并輸出至所述驅(qū)動(dòng)芯片20內(nèi)的第二運(yùn)算放大器25，在該優(yōu)化電壓值下，所述驅(qū)動(dòng)芯片20輸出效率最優(yōu)，可減少不必要的電能浪費(fèi)。請(qǐng)參閱圖3，在本發(fā)明CPU供電電路另一較佳實(shí)施方式中，一電壓調(diào)節(jié)器30連接于所述12V電源及所述驅(qū)動(dòng)芯片20的電源引腳Vcc之間，可將12V電源降壓至一優(yōu)化的電壓值(如10V)輸出至所述驅(qū)動(dòng)芯片20，因而使所述驅(qū)動(dòng)芯片20的輸出效率最優(yōu)。
在本發(fā)明較佳實(shí)施方式中，所述電壓調(diào)節(jié)器21或30可包括電阻、穩(wěn)壓二極管、三極管等元件。所述PWM控制器芯片10可外接多個(gè)驅(qū)動(dòng)芯片，以組成多相供電電路給主板上的CPU供電。
權(quán)利要求
1.一種CPU供電電路，包括一脈寬調(diào)制控制器芯片、一與所述脈寬調(diào)制控制器芯片相連的驅(qū)動(dòng)芯片、與所述驅(qū)動(dòng)芯片相連的一第一場(chǎng)效應(yīng)管及一第二場(chǎng)效應(yīng)管，所述驅(qū)動(dòng)芯片接有一電源，所述脈寬調(diào)制控制器芯片輸出脈寬調(diào)制信號(hào)至所述驅(qū)動(dòng)芯片以控制所述第一場(chǎng)效應(yīng)管及第二場(chǎng)效應(yīng)管的導(dǎo)通/截止?fàn)顟B(tài)從而控制輸出至CPU的電壓，其特征在于所述驅(qū)動(dòng)芯片的電源輸入端接有一電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器將所述電源的電壓調(diào)節(jié)至一優(yōu)化電壓值提供給所述驅(qū)動(dòng)芯片內(nèi)部的電路。
2.如權(quán)利要求1所述的CPU供電電路，其特征在于所述電壓調(diào)節(jié)器連接于所述驅(qū)動(dòng)芯片的電源引腳及所述電源之間。
3.如權(quán)利要求1所述的CPU供電電路，其特征在于所述電壓調(diào)節(jié)器設(shè)置于所述驅(qū)動(dòng)芯片內(nèi)部并連接至所述電源。
4.如權(quán)利要求3所述的CPU供電電路，其特征在于所述驅(qū)動(dòng)芯片包括一第一運(yùn)算放大器，所述第一運(yùn)算放大器通過一二極管與所述的電源相連，所述二極管的陽極與所述電源相連，陰極與所述第一運(yùn)算放大器相連。
5.如權(quán)利要求4所述的CPU供電電路，其特征在于所述第一運(yùn)算放大器的輸出端與所述第一場(chǎng)效應(yīng)管的柵極相連。
6.如權(quán)利要求5所述的CPU供電電路，其特征在于所述驅(qū)動(dòng)芯片還包括一第二運(yùn)算放大器，所述第二運(yùn)算放大器與所述電壓調(diào)節(jié)器的輸出端相連。
7.如權(quán)利要求6所述的CPU供電電路，其特征在于所述第二運(yùn)算放大器的輸出端與所述第二場(chǎng)效應(yīng)管的柵極相連。
8.如權(quán)利要求7所述的CPU供電電路，其特征在于所述第一場(chǎng)效應(yīng)管及第二場(chǎng)效應(yīng)管均為N溝道金屬氧化物場(chǎng)效應(yīng)管。
9.如權(quán)利要求8所述的CPU供電電路，其特征在于所述第一場(chǎng)效應(yīng)管的漏極與所述電源相連，所述第一場(chǎng)效應(yīng)管的源極與所述第二場(chǎng)效應(yīng)管的漏極相連，所述第二場(chǎng)效應(yīng)管的源極接地。
10.如權(quán)利要求9所述的CPU供電電路，其特征在于所述CPU供電電路還包括一電感及一與該電感相連的電容，所述電感的一端與所述第一場(chǎng)效應(yīng)管的源極與所述第二場(chǎng)效應(yīng)管的漏極相連，另一端與所述電感相連并輸出電壓至CPU。
全文摘要
一種CPU供電電路，包括一脈寬調(diào)制控制器芯片、一與所述脈寬調(diào)制控制器芯片相連的驅(qū)動(dòng)芯片、與所述驅(qū)動(dòng)芯片相連的一第一場(chǎng)效應(yīng)管及一第二場(chǎng)效應(yīng)管，所述驅(qū)動(dòng)芯片接有一電源，所述脈寬調(diào)制控制器芯片輸出脈寬調(diào)制信號(hào)至所述驅(qū)動(dòng)芯片以控制所述第一場(chǎng)效應(yīng)管及第二場(chǎng)效應(yīng)管的導(dǎo)通/截止?fàn)顟B(tài)從而控制輸出至CPU的電壓，所述驅(qū)動(dòng)芯片的電源輸入端接有一電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器將所述電源的電壓調(diào)節(jié)至一優(yōu)化電壓值提供給所述驅(qū)動(dòng)芯片內(nèi)部的電路。本發(fā)明CPU供電電路可提高驅(qū)動(dòng)芯片的輸出效率、節(jié)省電能。
文檔編號(hào)H02M3/155GK102207764SQ201010135300
公開日2011年10月5日 申請(qǐng)日期2010年3月30日 優(yōu)先權(quán)日2010年3月30日
發(fā)明者柳志達(dá) 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司