專利名稱：電荷幫浦的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電荷幫浦，特別是涉及一種高電荷轉(zhuǎn)換效率的電荷幫浦。
背景技術(shù)：
目前，電荷幫浦通常被用來做為升壓電路(Booster)或倍壓電路(Voltage Multiplier)，將低電壓源所提供的輸入電壓提高至較高電位的工作電壓，以提供各種需要較高電壓的驅(qū)動電路。請參閱圖1，為先前技術(shù)中的迪克生(Dickson)電荷幫浦示意圖。該圖中，此迪克生電荷幫浦包含四個開關(guān)SW1-SW4(圖未示)、四個充電電容C1-C4、一輸出電容Cout及五個源漏極耦接的N型金氧半導(dǎo)體晶體管T1-T5。迪克生電荷幫浦的輸入端與輸出端的電位分別由Vin與Vout來表示。且充電電容C1-C4用以分別接收時脈信號CK及XCK，以將輸入端的電位Vin提高至輸出端的電位Vout。此輸出端電位Vout可表示為
5Vout = ^(Vin - Vt(Mi))
/-I其中，Vt(Mi)為各源漏極耦接的N型金氧半導(dǎo)體晶體管T1-T5的門檻電壓。然而在此迪克生電荷幫浦若串聯(lián)多級(Stage)晶體管時，由于基體效應(yīng)(Body Effect)的影響， 門檻電壓會隨的增加，進(jìn)而導(dǎo)致電壓轉(zhuǎn)換效率降低。請參閱圖2，為先前技術(shù)中的另一電荷幫浦示意圖。該圖中，此電荷幫浦包含兩個電荷轉(zhuǎn)移分支Branch A, Branch B。第一個電荷轉(zhuǎn)移分支BranchA包含八個晶體管 MN1-MN4、MP1-MP4，以及4個充電電容C1-C4，第二個電荷轉(zhuǎn)移分支Branch B包含八個晶體管MN5-MN8、MP5-MP8，以及4個充電電容C5-C8與一個輸出電容Cout。且充電電容C1、C3、 C6、C8以及充電電容C2、C4、C5、C7分別接受極性相異的脈沖信號CK及XCK。因此兩個電荷轉(zhuǎn)移分支Branch A, Branch B可被視為兩個獨立且反相的電荷幫浦電路。且此電荷幫浦中的電容C1-C8乃是采用晶片外(Off-Chi ρ)的電容，因此無法將此電荷幫浦整合于一晶片上，若要將晶片外的電容以源漏極耦接晶體管取代的話，又會因柵極電壓過大而導(dǎo)致源漏極耦接晶體管崩潰。由此可見，上述現(xiàn)有的電荷幫浦在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道， 但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新型的電荷幫浦，實屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的電荷幫浦存在的缺陷，而提供一種新型的電荷幫浦，所要解決的技術(shù)問題是使其解決先前技藝的電荷幫浦無法整合于晶片上的問題，非常適于實用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種電荷幫浦，其包含一第一疊接部，包括一第一晶體管及一第二晶體管，該第一晶體管與該第二晶體管的源極相互耦接，且該第一晶體管與該第二晶體管的柵極相互耦接于一第一節(jié)點；一第二疊接部，包括一第三晶體管及一第四晶體管，該第三晶體管與該第四晶體管的源極相互耦接，且該第三晶體管與該第四晶體管的柵極相互耦接于一第二節(jié)點，該第一晶體管的漏極耦接與該第三晶體管的漏極；一第三疊接部，包括一第五晶體管及一第六晶體管，該第五晶體管與該第六晶體管的源極相互耦接，且該第五晶體管與該第六晶體管的柵極相互耦接于一第三節(jié)點，該第五晶體管的漏極耦接與該第二晶體管的漏極；一第四疊接部，包括一第七晶體管及一第八晶體管，該第七晶體管與該第八晶體管的源極相互耦接，且該第七晶體管與該第八晶體管的柵極相互耦接于一第四節(jié)點，該第七晶體管的漏極耦接與該第四晶體管的漏極，該第六晶體管與該第八晶體管的漏極相互耦接于一輸出端；其特征在于一第一電容，其中一端耦接該第二節(jié)點，且其中另一端接收一第一時脈信號；一第二電容，其中一端耦接該第一節(jié)點，且其中另一端接收一第二時脈信號；一第三電容，其兩端分別耦接該第一節(jié)點及該第四節(jié)點；一第四電容，其兩端分別耦接該第二節(jié)點及該第三節(jié)點；一第一二極管連接式晶體管，其源極耦接該第二節(jié)點，且其漏極與柵極耦接該第二節(jié)占.三節(jié)點；一第二二極管連接式晶體管，其源極耦接該第一節(jié)點，且其漏極與柵極耦接該第四節(jié)點；一第一輸出端晶體管，其源極耦接該第四節(jié)點，且其漏極與柵極相互耦接于該輸出端；及一第二輸出端晶體管，其源極耦接該第三節(jié)點，且其漏極與柵極相互耦接于該輸出端。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的電荷幫浦，其中所述的第一電容為一第一源漏極耦接晶體管電容，該第一源漏極耦接晶體管的柵極耦接該第二節(jié)點，該第一源漏極耦接晶體管的源極與漏極相互耦接且接收該第一時脈信號；該第二電容為一第二源漏極耦接晶體管電容，該第二源漏極耦接晶體管的柵極耦接該第一節(jié)點，該第二源漏極耦接晶體管的源極與漏極相互耦接且接收該第二時脈信號；該第三電容為一第三源漏極耦接晶體管電容，該第三源漏極耦接晶體管的柵極耦接該第四節(jié)點，該第三源漏極耦接晶體管的源極與漏極相互耦接于該第一節(jié)點；該第四電容為一第四源漏極耦接晶體管電容，該第四源漏極耦接晶體管的柵極耦接該第三節(jié)點，該第四源漏極耦接晶體管的源極與漏極相互耦接于該第二節(jié)點。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的電荷幫浦，其中所述的第一晶體管、該第三晶體管、該第五晶體管、該第七晶體管、該第一輸出端晶體管及該第二輸出端晶體管為N型金氧半導(dǎo)體晶體管；該第二晶體管、該第四晶體管、該第六晶體管、該第八晶體管、該第一二極管連接式晶體管、該第二二極管連接式晶體管為P型金氧半導(dǎo)體晶體管。本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種電荷幫浦，其包含—第一疊接部，包括一第一晶體管及一第二晶體管，該第一晶體管與該第二晶體管的源極相互耦接，且該第一晶體管與該第二晶體管的柵極相互耦接于一第一節(jié)點；一第二疊接部，包括一第三晶體管及一第四晶體管，該第三晶體管與該第四晶體管的源極相互耦接，且該第三晶體管與該第四晶體管的柵極相互耦接于一第二節(jié)點，該第一晶體管的漏極耦接該第三晶體管的漏極；一第三疊接部，包括一第五晶體管及一第六晶體管，該第五晶體管與該第六晶體管的源極相互耦接，且該第五晶體管與該第六晶體管的柵極相互耦接于一第三節(jié)點，該第五晶體管的漏極耦接與該第二晶體管的漏極；一第四疊接部，包括一第七晶體管及一第八晶體管，該第七晶體管與該第八晶體管的源極相互耦接，且該第七晶體管與該第八晶體管的柵極相互耦接于一第四節(jié)點，該第七晶體管的漏極耦接與該第四晶體管的漏極；一第五疊接部，包括一第九晶體管及一第十晶體管，該第九晶體管與該第十晶體管的源極相互耦接，且該第九晶體管與該第十晶體管的柵極相互耦接于一第五節(jié)點，該第九晶體管的漏極耦接該第六晶體管的漏極；一第六疊接部，包括一第十一晶體管及一第十二晶體管，該第十一晶體管與該第十二晶體管的源極相互耦接，且該第十一晶體管與該第十二晶體管的柵極相互耦接于一第六節(jié)點，該第十一晶體管的漏極耦接該第八晶體管的漏極，該第十二晶體管與該第十晶體管的漏極相互耦接于一輸出端；其中一第一電容，其中一端耦接該第二節(jié)點，且其中另一端接收一第一時脈信號；一第二電容，其中一端耦接該第一節(jié)點，且其中另一端接收一第二時脈信號；一第三電容，其兩端分別耦接該第一節(jié)點及該第四節(jié)點；—第四電容，其兩端分別耦接該第二節(jié)點及該第三節(jié)點；一第五電容，其兩端分別耦接該第三節(jié)點及該第六節(jié)點；一第六電容，其兩端分別耦接該第四節(jié)點及該第五節(jié)點；一第一二極管連接式晶體管，其源極耦接該第二節(jié)點，且其漏極與柵極耦接該第二節(jié)占.
--I— /、、、 一第二二極管連接式晶體管，其源極耦接該第一節(jié)點，且其漏極與柵極耦接該第四節(jié)點；一第三二極管連接式晶體管，其源極耦接該第四節(jié)點，且其漏極與柵極耦接該第五節(jié)點；一第四二極管連接式晶體管，其源極耦接該第三節(jié)點，且其漏極與柵極耦接該第六節(jié)點；—第一輸出端晶體管，其源極耦接該第六節(jié)點，且其漏極與柵極相互耦接于該輸出端；及
一第二輸出端晶體管，其源極耦接該第五節(jié)點，且其漏極與柵極相互耦接于該輸出端。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的電荷幫浦，其中所述的第一電容為一第一源漏極耦接晶體管電容，該第一源漏極耦接晶體管的柵極耦接該第二節(jié)點，該第一源漏極耦接晶體管的源極與漏極相互耦接且接收該第一時脈信號；該第二電容為一第二源漏極耦接晶體管電容，該第二源漏極耦接晶體管的柵極耦接該第一節(jié)點，該第二源漏極耦接晶體管的源極與漏極相互耦接且接收該第二時脈信號；該第三電容為一第三源漏極耦接晶體管電容，該第三源漏極耦接晶體管的柵極耦接該第四節(jié)點，該第三源漏極耦接晶體管的源極與漏極相互耦接于該第一節(jié)點；該第四電容為一第四源漏極耦接晶體管電容，該第四源漏極耦接晶體管的柵極耦接該第三節(jié)點，該第四源漏極耦接晶體管的源極與漏極相互耦接于該第二節(jié)點；該第五電容為一第五源漏極耦接晶體管電容，該第五源漏極耦接晶體管的柵極耦接該第六節(jié)點，該第五源漏極耦接晶體管的源極與漏極相互耦接于該第三節(jié)點；該第六電容為一第六源漏極耦接晶體管電容，該第六源漏極耦接晶體管的柵極耦接該第五節(jié)點，該第六源漏極耦接晶體管的源極與漏極相互耦接于該第四節(jié)點。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的電荷幫浦，其中所述的第一晶體管、該第三晶體管、該第五晶體管、該第七晶體管、該第九晶體管、該第十一晶體管、該第一輸出端晶體管及該第二輸出端晶體管為N型金氧半導(dǎo)體晶體管；該第二晶體管、該第四晶體管、該第六晶體管、該第八晶體管、該第十晶體管、該第十二晶體管、該第一二極管連接式晶體管、該第二二極管連接式晶體管、該第三二極管連接式晶體管及該第四二極管連接式晶體管為P型金氧半導(dǎo)體晶體管。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上可知，為達(dá)到上述目的，本發(fā)明提供了一種電荷幫浦，以解決先前技藝的電荷幫浦無法整合于晶片上的問題。根據(jù)本發(fā)明的目的提出一種電荷幫浦可放大一輸入端所接收的一輸入電壓，并于一輸出端輸出放大后的一輸出電壓，此電荷幫浦包含一第一疊接部、一第二疊接部、一第三疊接部、一第四疊接部、一第一電容、一第二電容、一第三電容、一第四電容、一第一二極管連接式晶體管、一第二二極管連接式晶體管、一第一輸出端晶體管及一第二輸出端晶體管。第一疊接部包括一第一晶體管及一第二晶體管，第一晶體管與第二晶體管的源極相互耦接，且第一晶體管與第二晶體管的柵極相互耦接于一第一節(jié)點；第二疊接部包括一第三晶體管及一第四晶體管，第三晶體管與第四晶體管的源極相互耦接，且第三晶體管與第四晶體管的柵極相互耦接于一第二節(jié)點，第一晶體管的漏極耦接與第三晶體管的漏極； 第三疊接部包括一第五晶體管及一第六晶體管，第五晶體管與第六晶體管的源極相互耦接，且第五晶體管與第六晶體管的柵極相互耦接于一第三節(jié)點，該第五晶體管的漏極耦接與該第二晶體管的漏極；第四疊接部包括一第七晶體管及一第八晶體管，第七晶體管與第八晶體管的源極相互耦接，且第七晶體管與第八晶體管的柵極相互耦接于一第四節(jié)點，第七晶體管的漏極耦接與第四晶體管的漏極，第六晶體管與第八晶體管的漏極相互耦接于該輸出端；第一電容的其中一端耦接第二節(jié)點，且其中另一端接收一第一時脈信號；第二電容的其中一端耦接第一節(jié)點，且其中另一端接收一第二時脈信號；第三電容的兩端分別耦接第一節(jié)點及第四節(jié)點；第四電容的兩端分別耦接第二節(jié)點及第三節(jié)點；第一二極管連接式晶體管的源極耦接第二節(jié)點，且其漏極與柵極耦接第三節(jié)點；第二二極管連接式晶體管的源極耦接第一節(jié)點，且其漏極與柵極耦接第四節(jié)點；第一輸出端晶體管的源極耦接第四節(jié)點，且其漏極與柵極相互耦接于輸出端；第二輸出端晶體管的源極耦接第三節(jié)點，且其漏極與柵極相互耦接于輸出端。此外，本發(fā)明電荷幫浦的第二實施例中，該電荷幫浦是包含一第一疊接部、一第二
疊接部、一第三疊接部、一第四疊接部、一第五疊接部、一第六疊接部、一第一電容、一第二電容、一第三電容、一第四電容、一第五電容、一第六電容、一第一二極管連接式晶體管、一第二二極管連接式晶體管、一第三二極管連接式晶體管、一第四二極管連接式晶體管、一第一輸出端晶體管及一第二輸出端晶體管。第一疊接部包括一第一晶體管及一第二晶體管，第一晶體管與第二晶體管的源極相互耦接，且第一晶體管與第二晶體管的柵極相互耦接于一第一節(jié)點；第二疊接部包括一第三晶體管及一第四晶體管，第三晶體管與第四晶體管的源極相互耦接，且第三晶體管與第四晶體管的柵極相互耦接于一第二節(jié)點，第一晶體管的漏極耦接第三晶體管的漏極；第三疊接部包括一第五晶體管及一第六晶體管，第五晶體管與第六晶體管的源極相互耦接， 且第五晶體管與第六晶體管的柵極相互耦接于一第三節(jié)點，第五晶體管的漏極耦接與第二晶體管的漏極；第四疊接部包括一第七晶體管及一第八晶體管，第七晶體管與第八晶體管的源極相互耦接，且第七晶體管與第八晶體管的柵極相互耦接于一第四節(jié)點，第七晶體管的漏極耦接與第四晶體管的漏極；第五疊接部包括一第九晶體管及一第十晶體管，第九晶體管與第十晶體管的源極相互耦接，且第九晶體管與第十晶體管的柵極相互耦接于一第五節(jié)點，第九晶體管的漏極耦接第六晶體管的漏極；第六疊接部包括一第十一晶體管及一第十二晶體管，第十一晶體管與第十二晶體管的源極相互耦接，且第十一晶體管與第十二晶體管的柵極相互耦接于一第六節(jié)點，第十一晶體管的漏極耦接第八晶體管的漏極，第十二晶體管與第十晶體管的漏極相互耦接于該輸出端；第一電容的其中一端耦接第二節(jié)點，且其中另一端接收一第一時脈信號；第二電容的其中一端耦接第一節(jié)點，且其中另一端接收一第二時脈信號；第三電容的兩端分別耦接第一節(jié)點及第四節(jié)點；第四電容的兩端分別耦接第二節(jié)點及第三節(jié)點；第五電容的兩端分別耦接第三節(jié)點及第六節(jié)點；第六電容的兩端分別耦接第四節(jié)點及第五節(jié)點；第一二極管連接式晶體管的源極耦接第二節(jié)點，且其漏極與柵極耦接第三節(jié)點；第二二極管連接式晶體管的源極耦接第一節(jié)點，且其漏極與柵極耦接第四節(jié)點；第三二極管連接式晶體管的源極耦接第四節(jié)點，且其漏極與柵極耦接第五節(jié)點；第四二極管連接式晶體管的源極耦接第三節(jié)點，且其漏極與柵極耦接第六節(jié)點；第一輸出端晶體管的源極耦接第六節(jié)點，且其漏極與柵極相互耦接于輸出端；第二輸出端晶體管的源極耦接第五節(jié)點，且其漏極與柵極相互耦接于輸出端。借由上述技術(shù)方案，本發(fā)明電荷幫浦至少具有下列優(yōu)點及有益效果(1)此電荷幫浦可藉由置換充電電容為源漏極耦接晶體管，藉此可將電荷幫浦整合于"■晶上。(2)此電荷幫浦可藉由設(shè)置二極管連接式晶體管，藉此可解泱晶體管崩潰的問題。綜上所述，本發(fā)明是有關(guān)于一種電荷幫浦，可放大一輸入端所接收的輸入電壓，并于一輸出端輸出放大后的輸出電壓。此電荷幫浦包含多個源漏極耦接晶體管作為充電電容，以及多個疊接晶體管以對稱設(shè)置的方式連接于輸入端與輸出端間，且此電荷幫浦更包含多個二極管連接式晶體管，以防止源漏極耦接的晶體管在電荷轉(zhuǎn)移過程中崩潰，并且提高電荷轉(zhuǎn)移速度。本發(fā)明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極效果，誠為一新穎、進(jìn)步、實用的新設(shè)計。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細(xì)說明如下。


圖1是先前技術(shù)中的迪克生電荷幫浦示意圖。圖2是先前技術(shù)中的另一電荷幫浦示意圖。圖3是本發(fā)明的電荷幫浦的第一實施例示意圖。圖4是本發(fā)明的第一時脈信號與第二時脈信號示意圖。圖5是本發(fā)明的電荷幫浦的第二實施例示意圖。圖6是第二實施例與先前技藝的電荷幫浦的輸出電壓暫態(tài)反應(yīng)示意圖。圖7是第二實施例的電荷幫浦與先前技藝的電荷幫浦的輸出電壓與輸出電流關(guān)系圖。圖8是第二實施例的電荷幫浦與先前技藝的電荷幫浦的轉(zhuǎn)換效率示意圖。
具體實施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的電荷幫浦其具體實施方式
、結(jié)構(gòu)、特征及其功效， 詳細(xì)說明如后。有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點及功效，在以下配合參考圖式的較佳實施例的詳細(xì)說明中將可清楚的呈現(xiàn)。為了方便說明，在以下的實施例中，相同的元件以相同的編號表示。請參閱圖3，為本發(fā)明的電荷幫浦的第一實施例示意圖。圖中，電荷幫浦包含第一疊接部31、第二疊接部32、第三疊接部33、第四疊接部34、第一電容Mcl、第二電容Mc2、第三電容Mc3、第四電容Mc4、第一二極管連接式(Diode-connected)晶體管Mdl、以及第二二極管連接式晶體管Md2、第一輸出端晶體管Mol、第二輸出端晶體管Mo2。在本實施例中，第一電容Mcl、第二電容Mc2、第三電容Mc3、第四電容Mc4皆為晶體管電容，其中第一電容Mcl 為第一源漏極耦接晶體管Mcl ；第二電容Mc2為第二源漏極耦接晶體管Mc2 ；第三電容Mc3 為第三源漏極耦接晶體管Mc3 ；第四電容Mc4為第四源漏極耦接晶體管Mc4。第一疊接部31包含第一晶體管Ml與第二晶體管M2，第一晶體管Ml的源極耦接第二晶體管M2的源極，且第一晶體管Ml的柵極與第二晶體管M2的柵極相連于第一節(jié)點Ni。 第二疊接部32包含第三晶體管M3與第四晶體管M4，第三晶體管M3的源極耦接第四晶體管 M4的源極，且第三晶體管M3的柵極與第四晶體管M4的柵極相連于第二節(jié)點N2。第三疊接部33包含第五晶體管M5與第六晶體管M6，第五晶體管M5的源極耦接第六晶體管M6的源極，且第五晶體管M5的柵極與第六晶體管M6的柵極相連于第三節(jié)點N 3，第五晶體管M5的漏極與第二晶體管M2的漏極相連接于一第一端點Si。第四疊接部34包含第七晶體管M7 與第八晶體管M8，第七晶體管M7的源極耦接第八晶體管M8的源極，且第七晶體管M7的柵極與第八晶體管M8的柵極相連于第四節(jié)點N4，第七晶體管M7的漏極與第四晶體管M4的漏極相連接于一第二端點S2。第一源漏極耦接晶體管Mcl的柵極耦接第二節(jié)點N2，第一源漏極耦接晶體管Mcl 的源極與漏極相互耦接且接收一第一時脈信號Φ1 ；第二源漏極耦接晶體管Mc2的柵極耦接第一節(jié)點Ni，第二源漏極耦接晶體管Mc2的源極與漏極相互耦接且接收一第二時脈信號 Φ2 ；第三源漏極耦接晶體管Mc3的柵極耦接第四節(jié)點N4，第三源漏極耦接晶體管Mc3的源極與漏極相互耦接于W第一節(jié)點；第四源漏極耦接晶體管Mc4的柵極耦接第三節(jié)點N3，第四源漏極耦接晶體管Mc4的源極與漏極相互耦接于第二節(jié)點N2。在本實施例中，第一時脈信號Φ 1的極性與第二時脈信號Φ2的極性相異，如圖4 所示，且第一時脈信號Φ1與第二時脈信號Φ2的電壓值介于零與Vdd之間轉(zhuǎn)換。此外，第一晶體管Ml、第三晶體管M3、第五晶體管M5及第七晶體管M7較佳為N型金氧半導(dǎo)體晶體管；而第二晶體管M2、第四晶體管M4、第六晶體管M6及第八晶體管M8較佳為P型金氧半導(dǎo)體晶體管。而第一源漏極耦接晶體管Mcl、第二源漏極耦接晶體管Mc2、第三源漏極耦接晶體管Mc3及第四源漏極耦接晶體管Mc4則利用源漏極與柵極間的寄生電容，以取代圖2中的充電電容，并藉此以達(dá)成將本發(fā)明的電荷幫浦以標(biāo)準(zhǔn)MOS半導(dǎo)體制造工藝整合于晶片上。在此于圖4定義了三個相位I、II及III。在第一相位I與第三相位III中，第一時脈信號Φ1與第二時脈信號Φ2所提供的電壓值分別為零與Vdd，因此第一晶體管Ml、第四晶體管M4、第六晶體管M6與第七晶體管M7為導(dǎo)通，而第二晶體管M2、第三晶體管M3、第五晶體管M5與第八晶體管M8則為截止?fàn)顟B(tài)；于第二相位II中，各晶體管導(dǎo)通或截止?fàn)顟B(tài)則為與第一相位I或第三相位III相反。在第一時脈信號Φ1為Low(零伏特)的第一相位I或第三相位III中，第一節(jié)點 Nl與第二節(jié)點N2的電壓值分別被加壓2Vdd與Vdd，第三節(jié)點N3與第四節(jié)點N4的電壓值分別被加壓3Vdd與2Vdd。在第一時脈信號Φ 1為High(Vdd)的第二相位II中，第一節(jié)點 Nl與第二節(jié)點Ν2的電壓值分別為Vdd與2Vdd，第三節(jié)點N3與第四節(jié)點N4的電壓值分別為2Vdd與3Vdd。因此第三源漏極耦接晶體管Mc3與第四源漏極耦接晶體管Mc4則會因為柵極與源漏極之間的壓差超過2Vdd而崩潰。為了將本發(fā)明的電荷幫浦整合于晶片中，且要避免各源漏極耦接晶體管Mcl_Mc4 崩潰的狀況產(chǎn)生，因此第一二極管連接式晶體管Mdl的源極耦接第二節(jié)點N2，且其漏極與柵極耦接第三節(jié)點N3 ；第二二極管連接式晶體管Md2的源極耦接第一節(jié)點Ni，且其漏極與柵極耦接第四節(jié)點N4 ；第一輸出端晶體管Mol的源極耦接第四節(jié)點N4，且其漏極與柵極相互耦接于該輸出端；第二輸出端晶體管Mo2的源極耦接第三節(jié)點N3，且其漏極與柵極相互耦接于該輸出端。加入上述的晶體管后，在第一時脈信號Φ1為Low(零伏特)的相位中，電荷轉(zhuǎn)移的操作路徑為由第一晶體管Ml經(jīng)過第一二極管連接式晶體管Mdl，再經(jīng)由第一輸出端晶體管Mol流出至輸出端所連接的一負(fù)載電容CL;在第一時脈信號(^lSHigh(Vdd)的相位中， 則為由第四晶體管M4流經(jīng)第七晶體管M7，再由經(jīng)由第六晶體管M6流出至輸出端的負(fù)載電容CL。前述藉由第一時脈信號Φ 1、第二時脈信號Φ2控制電荷幫浦進(jìn)行電荷轉(zhuǎn)移的過程中，可避免各源漏極耦接晶體管Mcl-Mc4的柵極與源漏極之間的壓差超過2Vdd而崩潰，并且可加速電荷轉(zhuǎn)移過程，以提升轉(zhuǎn)移效率。請參閱圖5，為本發(fā)明的電荷幫浦的第二實施例示意圖。與第一實施例相較，其差異在于第二實施例更增加了一第五疊接部35、一第六疊接部36、一第五電容Mc5、一第六電容Mc6、一第三二極管連接式晶體管Md3與一第四二極管連接式晶體管Md4。在本實施例中， 第五電容Mc5及第六電容Mc6同樣為晶體管電容，其分別為第五源漏極耦接晶體管Mc5及第六源漏極耦接晶體管Mc6。第一疊接部31、第二疊接部32、第三疊接部33、第四疊接部34、第一源漏極耦接晶體管Mcl、第二源漏極耦接晶體管Mc2、第三源漏極耦接晶體管Mc3、第四源漏極耦接晶體管 Mc4、第一二極管連接式晶體管Mdl及第二二極管連接式晶體管Md2的元件連接方式與第一實施例相同，故不在贅述。第五疊接部35包含第九晶體管M9與第十晶體管M10，第九晶體管M9的源極耦接第十晶體管MlO的源極，且第九晶體管M9的柵極與第十晶體管MlO的柵極相連于一第五節(jié)點N5，第九晶體管M9的漏極與第六晶體管M6的漏極相連接于一第三端點S3。第六疊接部 36包含第十一晶體管Mll與第十二晶體管M12，第十一晶體管Mll的源極耦接第十二晶體管M12的源極，且第十一晶體管Mll的柵極與第十二晶體管M12的柵極相連于一第六節(jié)點 N6，第十一晶體管Mll的漏極與第八晶體管M8的漏極相連接于一第四端點S4。第三二極管連接式晶體管Md3的源極耦接第四節(jié)點N4，且其漏極與柵極耦接第五節(jié)點N5 ；第四二極管連接式晶體管Md4的源極耦接第三節(jié)點N3，且其漏極與柵極耦接第六節(jié)點N6 ；第一輸出端晶體管Mol的源極耦接第六節(jié)點N6，且其漏極與柵極相互耦接于該輸出端；第二輸出端晶體管Mo2的源極耦接第五節(jié)點N5，且其漏極與柵極相互耦接于該輸出端。加入前述的晶體管后，即可于輸出端產(chǎn)生電壓值為5Vdd的輸出電壓。另請參閱圖6，為第二實施例與先前技藝的電荷幫浦的輸出電壓暫態(tài)反應(yīng)示意圖。由該圖中所示，Ll 為先前技藝的電荷幫浦的輸出電壓暫態(tài)反應(yīng)，L2則為本發(fā)明的電荷幫浦的輸出電壓暫態(tài)反應(yīng)，由圖中可知，在加入了前述的晶體管后，本發(fā)明的電荷幫浦由OV至5V的反應(yīng)速率較先前技藝的電荷幫浦快速。請一并參閱圖7與圖8，為第二實施例的電荷幫浦與先前技藝的電荷幫浦的輸出電壓與輸出電流關(guān)系圖，以及功率示意圖。由圖中可得知本發(fā)明的電荷幫浦在相同的操作條件下，可于輸出端產(chǎn)生較高的輸出電壓，以及具有高轉(zhuǎn)換效率的特性。其中，轉(zhuǎn)換效率定義為輸出功率除以輸入功率。另請參閱表一，為本發(fā)明與先前技藝的電荷幫浦比較表。由表中所示，本發(fā)明的電荷幫浦在相同的操作條件下，具有較高的輸出電壓以及較高的轉(zhuǎn)換效率。表一
權(quán)利要求
1.一種電荷幫浦，其特征在于包含一第一疊接部，包括一第一晶體管及一第二晶體管，該第一晶體管與該第二晶體管的源極相互耦接，且該第一晶體管與該第二晶體管的柵極相互耦接于一第一節(jié)點；一第二疊接部，包括一第三晶體管及一第四晶體管，該第三晶體管與該第四晶體管的源極相互耦接，且該第三晶體管與該第四晶體管的柵極相互耦接于一第二節(jié)點，該第一晶體管的漏極耦接與該第三晶體管的漏極；一第三疊接部，包括一第五晶體管及一第六晶體管，該第五晶體管與該第六晶體管的源極相互耦接，且該第五晶體管與該第六晶體管的柵極相互耦接于一第三節(jié)點，該第五晶體管的漏極耦接與該第二晶體管的漏極；一第四疊接部，包括一第七晶體管及一第八晶體管，該第七晶體管與該第八晶體管的源極相互耦接，且該第七晶體管與該第八晶體管的柵極相互耦接于一第四節(jié)點，該第七晶體管的漏極耦接與該第四晶體管的漏極，該第六晶體管與該第八晶體管的漏極相互耦接于一輸出端；其特征在于一第一電容，其中一端耦接該第二節(jié)點，且其中另一端接收一第一時脈信號； 一第二電容，其中一端耦接該第一節(jié)點，且其中另一端接收一第二時脈信號； 一第三電容，其兩端分別耦接該第一節(jié)點及該第四節(jié)點； 一第四電容，其兩端分別耦接該第二節(jié)點及該第三節(jié)點；一第一二極管連接式晶體管，其源極耦接該第二節(jié)點，且其漏極與柵極耦接該第三節(jié)占.^ \\\ 一第二二極管連接式晶體管，其源極耦接該第一節(jié)點，且其漏極與柵極耦接該第四節(jié)一第一輸出端晶體管，其源極耦接該第四節(jié)點，且其漏極與柵極相互耦接于該輸出端；及一第二輸出端晶體管，其源極耦接該第三節(jié)點，且其漏極與柵極相互耦接于該輸出端。
2.如權(quán)利要求1所述的電荷幫浦，其特征在于其中所述的第一電容為一第一源漏極耦接晶體管電容，該第一源漏極耦接晶體管的柵極耦接該第二節(jié)點，該第一源漏極耦接晶體管的源極與漏極相互耦接且接收該第一時脈信號；該第二電容為一第二源漏極耦接晶體管電容，該第二源漏極耦接晶體管的柵極耦接該第一節(jié)點，該第二源漏極耦接晶體管的源極與漏極相互耦接且接收該第二時脈信號；該第三電容為一第三源漏極耦接晶體管電容，該第三源漏極耦接晶體管的柵極耦接該第四節(jié)點，該第三源漏極耦接晶體管的源極與漏極相互耦接于該第一節(jié)點；該第四電容為一第四源漏極耦接晶體管電容，該第四源漏極耦接晶體管的柵極耦接該第三節(jié)點，該第四源漏極耦接晶體管的源極與漏極相互耦接于該第二節(jié)點ο
3.如權(quán)利要求2所述的電荷幫浦，其特征在于其中所述的第一晶體管、該第三晶體管、 該第五晶體管、該第七晶體管、該第一輸出端晶體管及該第二輸出端晶體管為N型金氧半導(dǎo)體晶體管；該第二晶體管、該第四晶體管、該第六晶體管、該第八晶體管、該第一二極管連接式晶體管、該第二二極管連接式晶體管為P型金氧半導(dǎo)體晶體管。
4.一種電荷幫浦，其特征在于包含一第一疊接部，包括一第一晶體管及一第二晶體管，該第一晶體管與該第二晶體管的源極相互耦接，且該第一晶體管與該第二晶體管的柵極相互耦接于一第一節(jié)點；一第二疊接部，包括一第三晶體管及一第四晶體管，該第三晶體管與該第四晶體管的源極相互耦接，且該第三晶體管與該第四晶體管的柵極相互耦接于一第二節(jié)點，該第一晶體管的漏極耦接該第三晶體管的漏極；一第三疊接部，包括一第五晶體管及一第六晶體管，該第五晶體管與該第六晶體管的源極相互耦接，且該第五晶體管與該第六晶體管的柵極相互耦接于一第三節(jié)點，該第五晶體管的漏極耦接與該第二晶體管的漏極；一第四疊接部，包括一第七晶體管及一第八晶體管，該第七晶體管與該第八晶體管的源極相互耦接，且該第七晶體管與該第八晶體管的柵極相互耦接于一第四節(jié)點，該第七晶體管的漏極耦接與該第四晶體管的漏極；一第五疊接部，包括一第九晶體管及一第十晶體管，該第九晶體管與該第十晶體管的源極相互耦接，且該第九晶體管與該第十晶體管的柵極相互耦接于一第五節(jié)點，該第九晶體管的漏極耦接該第六晶體管的漏極；一第六疊接部，包括一第十一晶體管及一第十二晶體管，該第十一晶體管與該第十二晶體管的源極相互耦接，且該第十一晶體管與該第十二晶體管的柵極相互耦接于一第六節(jié)點，該第十一晶體管的漏極耦接該第八晶體管的漏極，該第十二晶體管與該第十晶體管的漏極相互耦接于一輸出端； 其特征在于一第一電容，其中一端耦接該第二節(jié)點，且其中另一端接收一第一時脈信號；一第二電容，其中一端耦接該第一節(jié)點，且其中另一端接收一第二時脈信號；一第三電容，其兩端分別耦接該第一節(jié)點及該第四節(jié)點；一第四電容，其兩端分別耦接該第二節(jié)點及該第三節(jié)點；一第五電容，其兩端分別耦接該第三節(jié)點及該第六節(jié)點；一第六電容，其兩端分別耦接該第四節(jié)點及該第五節(jié)點；一第一二極管連接式晶體管，其源極耦接該第二節(jié)點，且其漏極與柵極耦接該第三節(jié)點；一第二二極管連接式晶體管，其源極耦接該第一節(jié)點，且其漏極與柵極耦接該第四節(jié)點；一第三二極管連接式晶體管，其源極耦接該第四節(jié)點，且其漏極與柵極耦接該第五節(jié)點；一第四二極管連接式晶體管，其源極耦接該第三節(jié)點，且其漏極與柵極耦接該第六節(jié)點；一第一輸出端晶體管，其源極耦接該第六節(jié)點，且其漏極與柵極相互耦接于該輸出端；及一第二輸出端晶體管，其源極耦接該第五節(jié)點，且其漏極與柵極相互耦接于該輸出端。
5.如權(quán)利要求4所述的電荷幫浦，其特征在于其中所述的第一電容為一第一源漏極耦接晶體管電容，該第一源漏極耦接晶體管的柵極耦接該第二節(jié)點，該第一源漏極耦接晶體管的源極與漏極相互耦接且接收該第一時脈信號；該第二電容為一第二源漏極耦接晶體管電容，該第二源漏極耦接晶體管的柵極耦接該第一節(jié)點，該第二源漏極耦接晶體管的源極與漏極相互耦接且接收該第二時脈信號；該第三電容為一第三源漏極耦接晶體管電容，該第三源漏極耦接晶體管的柵極耦接該第四節(jié)點，該第三源漏極耦接晶體管的源極與漏極相互耦接于該第一節(jié)點；該第四電容為一第四源漏極耦接晶體管電容，該第四源漏極耦接晶體管的柵極耦接該第三節(jié)點，該第四源漏極耦接晶體管的源極與漏極相互耦接于該第二節(jié)點；該第五電容為一第五源漏極耦接晶體管電容，該第五源漏極耦接晶體管的柵極耦接該第六節(jié)點，該第五源漏極耦接晶體管的源極與漏極相互耦接于該第三節(jié)點；該第六電容為一第六源漏極耦接晶體管電容，該第六源漏極耦接晶體管的柵極耦接該第五節(jié)點，該第六源漏極耦接晶體管的源極與漏極相互耦接于該第四節(jié)點。
6.如權(quán)利要求5所述的電荷幫浦，其特征在于其中所述的第一晶體管、該第三晶體管、 該第五晶體管、該第七晶體管、該第九晶體管、該第十一晶體管、該第一輸出端晶體管及該第二輸出端晶體管為N型金氧半導(dǎo)體晶體管；該第二晶體管、該第四晶體管、該第六晶體管、該第八晶體管、該第十晶體管、該第十二晶體管、該第一二極管連接式晶體管、該第二二極管連接式晶體管、該第三二極管連接式晶體管及該第四二極管連接式晶體管為P型金氧半導(dǎo)體晶體管。
全文摘要
本發(fā)明是有關(guān)于一種電荷幫浦，可放大一輸入端所接收的輸入電壓，并于一輸出端輸出放大后的輸出電壓。此電荷幫浦包含多個源漏極耦接晶體管作為充電電容，以及多個疊接晶體管以對稱設(shè)置的方式連接于輸入端與輸出端間，且此電荷幫浦更包含多個二極管連接式晶體管，以防止源漏極耦接的晶體管在電荷轉(zhuǎn)移過程中崩潰，并且提高電荷轉(zhuǎn)移速度。本發(fā)明電荷幫浦可藉由置換充電電容為源漏極耦接晶體管，可將電荷幫浦整合于一晶上；此電荷幫浦可藉由設(shè)置二極管連接式晶體管，藉此可解泱晶體管崩潰的問題。
文檔編號H02M3/07GK102347687SQ20101024622
公開日2012年2月8日 申請日期2010年8月4日 優(yōu)先權(quán)日2010年8月4日
發(fā)明者吳俊毅, 張銘宏, 謝維致, 黃威 申請人:宏碁股份有限公司