專利名稱：一種新型esd保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種集成電路中應(yīng)用的ESD保護(hù)電路。
背景技術(shù)：
集成電路工藝發(fā)展到深亞微米階段，器件的物理尺寸日益減小，靜電放電(ESD )對(duì) 集成電路的危害變得越來(lái)越顯著。據(jù)統(tǒng)計(jì)，有40%左右的集成電路失效是由于靜電放電引 起的。ESD作為集成電路可靠性分析中的一個(gè)主要失效機(jī)理，其引起的危害已經(jīng)成為當(dāng)前集 成電路發(fā)展的致命威脅。所以，ESD防護(hù)設(shè)計(jì)及失效分析成為集成電路可靠性研究的重要 課題之一。ESD防護(hù)電路就是要避免工作電路成為ESD放電通路從而使工作電路失效，保證 在任意兩芯片引腳之間產(chǎn)生的ESD都有合適的低阻旁路將大的ESD電流引入電源線或者地 線，并且還要能箝位工作電路的電壓，防止工作電路由于電壓過(guò)載而受損。在電路正常工作 時(shí)，ESD防護(hù)電路不工作，這使得ESD防護(hù)電路不僅需要有很好的工作穩(wěn)定性，還要求在ESD 發(fā)生時(shí)它能夠快速響應(yīng)，在保護(hù)電路的同時(shí)，防護(hù)電路自身不被損壞。在目前的工藝條件下，現(xiàn)有的ESD防護(hù)電路雖然很多，但是傳統(tǒng)的ESD防護(hù)大都是 基于二極管串聯(lián)的電路，如圖1所示，它由兩串二極管組成一串正向連接(Tla Tna)，另 一串反向連接(Tlb Tnb)，這種ESD防護(hù)電路能夠有效釋放ESD大電流，在正向ESD產(chǎn)生 時(shí)，ESD電壓會(huì)導(dǎo)通正向連接的二極管串(Tla Tna)，讓ESD大電流流向到地；在反向ESD 產(chǎn)生時(shí)，ESD大電流會(huì)通過(guò)反向連接的二極管串導(dǎo)通到地。另外，這種ESD防護(hù)電路能夠鉗 位電壓擺幅(串聯(lián)的二極管個(gè)數(shù)決定了需要鉗位的電壓，對(duì)于3. 5-5V工作的電路，通常情 況下需要6-8個(gè)二極管)，一定程度上防止了工作電路由于電壓過(guò)載而受損。該電路中的二 極管可以等效成一個(gè)電阻Rl和一個(gè)電容Cl的并聯(lián)電路，如圖2所示，這種防護(hù)電路起到了 一定的保護(hù)作用，但它具有如下局限性。由于二極管級(jí)聯(lián)，等效的寄生電阻會(huì)顯著增大，當(dāng) ESD發(fā)生時(shí)，ESD大電流會(huì)流過(guò)等效的寄生電阻，這樣會(huì)產(chǎn)生一個(gè)比較大的壓降，而這個(gè)壓 降很可能會(huì)大于管子的擊穿電壓，增加了管子的損壞危險(xiǎn)性，雖然可以通過(guò)增加二極管的 尺寸來(lái)降低它的寄生電阻，可是這樣會(huì)一定程度上增加了芯片面積和成本，而且由于管子 尺寸的增加，寄生電容又會(huì)增大，這又會(huì)對(duì)射頻主電路的性能帶來(lái)很大的影響。綜上所述可知，ESD (Electrostatic Discharge)對(duì)集成電路的危害影響是很大 的，而目前的工藝，無(wú)論是InGaP/GaAs HBTs5GaAs - pHEMT還是CMOS等工藝對(duì)ESD都是比 較敏感的，它們所能承受的ESD電壓都相對(duì)很小，與產(chǎn)品級(jí)的ESD防護(hù)要求(大于2000V)相 差甚遠(yuǎn)，所以在集成電路設(shè)計(jì)中，ESD防護(hù)電路設(shè)計(jì)至關(guān)重要。而目前傳統(tǒng)的ESD防護(hù)電路 雖然一定程度上可以起到靜電防護(hù)作用，但是有它的使用局限性不太適用于射頻微波電 路，并且有在ESD沒(méi)有損壞主電路之前防護(hù)電路就已損壞主電路中放大管的危險(xiǎn)。因此，很 有必要提出一種新穎的ESD防護(hù)電路設(shè)計(jì)，它能很好的實(shí)現(xiàn)ESD防護(hù)且不會(huì)對(duì)主電路造成 性能影響。尤其對(duì)于pHEMT器件，其本身的ESD性能很差，芯片焊盤處需要增加ESD保護(hù)電 路。對(duì)于用增強(qiáng)型PHEMT工藝的芯片，其ESD保護(hù)電路可以采用類似于MOS晶體管的保護(hù)電路，而對(duì)于只有耗盡型工藝的PHEMT芯片則不能采用這種結(jié)構(gòu)，因?yàn)楹谋M型pHEMT在柵源 電壓為零時(shí)仍然可以導(dǎo)通，目前耗盡型PHEMT芯片的ESD保護(hù)電路都是外接的，即在焊盤處 外接一個(gè)ESD保護(hù)電路，這種結(jié)構(gòu)有兩個(gè)缺點(diǎn)第一，當(dāng)芯片具有多個(gè)焊盤時(shí)，就需要多個(gè) ESD保護(hù)電路，外圍電路將會(huì)變得非常復(fù)雜，大大增加芯片的封裝面積和成本；第二，當(dāng)ESD 保護(hù)電路外接時(shí)，焊盤與ESD保護(hù)電路之間走線變長(zhǎng)，射頻寄生效應(yīng)嚴(yán)重，這樣會(huì)嚴(yán)重影響 到射頻芯片的性能，并且當(dāng)將PHEMT工藝用于天線開關(guān)電路或功率放大器時(shí)，需要ESD保護(hù) 電路能夠承受較大的功率，而普通的ESD保護(hù)電路能夠承受的功率很有限，如果選用能夠 承受大功率的ESD保護(hù)電路則會(huì)大大增加成本，不利用產(chǎn)品競(jìng)爭(zhēng)力。
發(fā)明內(nèi)容本實(shí)用新型需解決的問(wèn)題是提供一種性能優(yōu)良、成本較低的新型ESD保護(hù)電路。本實(shí)用新型采取的技術(shù)方案為一種新型ESD保護(hù)電路，包括兩列由二極管依次 串聯(lián)組成的二極管串，兩列二極管串互為反相并聯(lián)后通過(guò)電阻接地，還包括晶體管T1和T2, 所述晶體管T1和T2柵極分別通過(guò)電阻接二極管串一并聯(lián)端，晶體管T1源極接T2漏極，晶 體管T1漏極接二極管串另一并聯(lián)端，晶體管T2源極通過(guò)電容接地。優(yōu)選的，所述晶體管T1漏極和柵極之間接有前饋電容C3，晶體管T2柵極與漏極 之間接有后饋電容C2。更優(yōu)選的，所述晶體管T1源極和漏極之間接有平衡電阻&，晶體管T2源極和漏 極之間接有平衡電阻&。進(jìn)一步的，晶體管T2源極還接有ESD放電通路。本實(shí)用新型所述ESD防護(hù)電路能夠通過(guò)兩列正反連接的二極管串快速放正、負(fù) 電，可以達(dá)到有效保護(hù)PHEMT或MOS芯片的作用，與現(xiàn)有技術(shù)相比，本實(shí)用新型還具有以下 有益效果(1)該電路集成于射頻芯片內(nèi)部，可降低寄生影響，對(duì)耗盡型pHEMT或MOS芯片內(nèi) 部射頻信號(hào)的影響小，一定程度上適用范圍更廣，尤其對(duì)開關(guān)電路或功率放大器電路更是 適用；(2)具有良好的隔離效果和過(guò)功率能力；(3)所述ESD保護(hù)電路可以簡(jiǎn)化具有多焊盤耗盡型pHEMT或MOS芯片的外圍ESD 保護(hù)電路，減小芯片焊盤數(shù)，降低封裝尺寸和成本。

圖1為傳統(tǒng)的ESD防護(hù)電路結(jié)構(gòu)圖；圖2為傳統(tǒng)正向ESD防護(hù)電路的等效圖；圖3為本實(shí)用新型所述ESD保護(hù)電路實(shí)施例1原理示意圖；圖4為本實(shí)用新型所述ESD保護(hù)電路實(shí)施例2電路示意圖；圖5為本實(shí)用新型所述ESD保護(hù)電路實(shí)施例3電路示意圖；圖6為本實(shí)用新型所述ESD保護(hù)電路實(shí)施例4電路示意圖。
具體實(shí)施方式
為了便于本領(lǐng)域技術(shù)人員理解，
以下結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的 詳細(xì)說(shuō)明。圖3為本實(shí)用新型所述ESD保護(hù)電路實(shí)施例原理示意圖。該實(shí)施例電路包括兩個(gè) 耗盡型pHEMT晶體管T1和T2,電阻R1 R7,電容C1 C4,以及兩列按正反連接的二極管串 (也可以通過(guò)耗盡型的pHEMT管實(shí)現(xiàn))Tla-Tna和Tlb-Tnb和ESD放電通路。其中，電容C2和C3 分別為晶體管T1的前饋電容和晶體管T2的后饋電容，電容C4可以集成于片內(nèi)或者于片外 另接，由于片內(nèi)集成容易造成電容擊穿，所以更多時(shí)候片外另接效果更好)。其中，電阻&和 R6主要用于平衡PHEMT晶體管的源、漏極之間的電位，前后饋電容C2和C3能夠提高pHEMT 晶體管的過(guò)功率能力。當(dāng)這種ESD保護(hù)電路應(yīng)用于開關(guān)芯片時(shí)，由于開關(guān)需要過(guò)大功率，可以考慮在 pHEMT晶體管T1和T2的基礎(chǔ)上再多串聯(lián)幾個(gè)pHEMT晶體管。此外在ESD產(chǎn)生時(shí)，為了讓 PHEMT晶體管不被輕易損壞，還可根據(jù)需要將圖3中的單柵pHEMT管T1和T2換成雙柵或者 三柵pHEMT管。采用雙柵pHEMT晶體管時(shí)的電路如圖4所示，晶體管T1和T2的柵極分別接?xùn)偶?jí)電 阻R3和R4，然后共同通過(guò)電阻R7接地，T1管的漏極接芯片焊盤1，T2管的源極接芯片焊盤 2，當(dāng)芯片正常工作時(shí)，T1管的漏極和源極上的電壓為T1的溝道電壓，此時(shí)T1的柵漏電壓、 柵源電壓均低于其閾值電壓，所以T1是截止的，同理T2管也是截止的，這樣可以很有效達(dá)到 隔離ESD保護(hù)電路和芯片內(nèi)部信號(hào)的目的。而當(dāng)芯片焊盤處存在正向ESD電壓時(shí)，左邊第 一列的正向連接二極管Tla-Tna會(huì)導(dǎo)通，這樣T1和T2管的柵極電壓迅速提高，此時(shí)T1和T2管 的柵源電壓均為正向電壓，所以T1和T2管全部導(dǎo)通，靜電可以通過(guò)外接的ESD放電通路迅 速放掉；而當(dāng)芯片焊盤處存在負(fù)向ESD電壓時(shí)，右邊第二列的反向連接的二極管Tlb-Tnb會(huì) 導(dǎo)通，靜電同樣會(huì)通過(guò)T1和T2管和外接的ESD放電通路放掉。本實(shí)用新型專利提出的ESD 防護(hù)電路在合理的選擇管子尺寸、電阻和電容值下，不僅可以完全通過(guò)耗盡型PHEMT實(shí)現(xiàn)， 不需要利用昂貴的增強(qiáng)型PHEMT工藝，所以一定程度上降低了芯片成本，而且該電路還具 有一定的調(diào)節(jié)功能，可以通過(guò)合理的選擇電阻Rl和R2的電阻值，從而通過(guò)控制Vm的電壓 值來(lái)實(shí)現(xiàn)Tl和T2管的更好關(guān)斷與導(dǎo)通，以實(shí)現(xiàn)良好的信號(hào)隔離和增強(qiáng)的過(guò)功率能力。使用時(shí)，本實(shí)用新型所述ESD保護(hù)電路直接與集成芯片焊盤連接，集成于芯片內(nèi)部 實(shí)現(xiàn)保護(hù)，也可以在芯片內(nèi)部設(shè)置多個(gè)ESD保護(hù)電路分別與集成芯片各焊盤連接實(shí)現(xiàn)保護(hù)。如圖5，集成芯片每個(gè)焊盤通過(guò)如圖3所示的電路網(wǎng)絡(luò)連接起來(lái)，保護(hù)原理與圖3 的原理是一樣的，這種結(jié)構(gòu)既能有效隔離外接ESD保護(hù)電路和芯片的內(nèi)部信號(hào)，又能簡(jiǎn)化 外接ESD保護(hù)電路，減少芯片的焊盤數(shù)，從而大大降低了芯片的封裝尺寸和成本。此外，這 種保護(hù)方案也可以通過(guò)將各支路網(wǎng)絡(luò)中的電容C4換成一個(gè)共用的外接電容C5來(lái)實(shí)現(xiàn)，同樣 可以達(dá)到保護(hù)多個(gè)內(nèi)部芯片焊盤的目的。本實(shí)用新型也適用于耗盡型MOS管電路組成的集成芯片，用于該種芯片中時(shí)的實(shí) 施例電路如圖6所示，其只采用一個(gè)晶體管Tl，且未加平衡電阻及饋電電容，該實(shí)施例電路 其工作原理如同圖3所示防護(hù)電路相同。此外，該防護(hù)電路也可以像圖5那樣實(shí)現(xiàn)多焊盤 耗盡型MOS ESD保護(hù)電路。綜上分析可知，由于此處的二極管串主要不是起靜電釋放的作用，它僅僅是為了觸發(fā)開關(guān)管，它們的個(gè)數(shù)和尺寸都不是很大，所以它們的寄生影響不大，適用范圍更廣，該 防護(hù)電路與別的保護(hù)電路相比，有更好的調(diào)節(jié)性，增強(qiáng)了開關(guān)管的隔離和過(guò)功率能力。 需要說(shuō)明的是，以上僅為本實(shí)用新型較優(yōu)選的實(shí)施例，需說(shuō)明的是，在未脫離本實(shí) 用新型構(gòu)思前提下對(duì)其所做的任何微小變化及等同替換，均應(yīng)屬于本實(shí)用新型的保護(hù)范 圍。
權(quán)利要求1.一種新型ESD保護(hù)電路，包括兩列由二極管依次串聯(lián)組成的二極管串，兩列二極管 串互為反相并聯(lián)后通過(guò)電阻接地，其特征在于還包括晶體管T1和T2，所述晶體管T1和T2 柵極分別通過(guò)電阻接二極管串一并聯(lián)端，晶體管T1源極接T2漏極，晶體管T1漏極接二極 管串另一并聯(lián)端，晶體管T2源極通過(guò)電容接地。
2.根據(jù)權(quán)利要求1所述的新型ESD保護(hù)電路，其特征在于所述晶體管T1漏極和柵極 之間接有前饋電容C3，晶體管T2柵極與漏極之間接有后饋電容C2。
3.根據(jù)權(quán)利要求2所述的新型ESD保護(hù)電路，其特征在于所述晶體管T1源極和漏極 之間接有平衡電阻&，晶體管T2源極和漏極之間接有平衡電阻&。
4.根據(jù)權(quán)利要求3所述的新型ESD保護(hù)電路，其特征在于晶體管T2源極還接有ESD 放電通路。
5.根據(jù)權(quán)利要求1-4中任意一項(xiàng)所述的新型ESD保護(hù)電路，其特征在于所述晶體管 T1和T2為耗盡型PHEMT晶體管。
6.根據(jù)權(quán)利要求5所述的新型ESD保護(hù)電路，其特征在于所述晶體管T1和T2采用單 柵或多柵PHEMT晶體管。
7.根據(jù)權(quán)利要求6所述的新型ESD保護(hù)電路，其特征在于兩列二極管串中均設(shè)有限 流電阻。
8.根據(jù)權(quán)利要求1所述的新型ESD保護(hù)電路，其特征在于所述ESD保護(hù)電路集成于 集成芯片內(nèi)部直接與集成芯片焊盤連接實(shí)現(xiàn)保護(hù)。
9.根據(jù)權(quán)利要求8所述的新型ESD保護(hù)電路，其特征在于所述集成芯片內(nèi)設(shè)置多個(gè) ESD保護(hù)電路，各ESD保護(hù)電路分別與集成芯片各焊盤連接實(shí)現(xiàn)保護(hù)。
專利摘要一種新型ESD保護(hù)電路，包括兩列由二極管依次串聯(lián)組成的二極管串，兩列二極管串互為反相并聯(lián)并通過(guò)電阻接地，另有晶體管T1和T2 ，其柵極分別通過(guò)電阻接二極管串一并聯(lián)端，晶體管T1源極接T2 漏極，晶體管T1漏極接二極管串另一并聯(lián)端，晶體管T2源極通過(guò)電容接地；所述晶體管T1漏極和柵極之間接有前饋電容C3，晶體管T2 柵極與漏極之間接有后饋電容C2；所述晶體管T1源極和漏極之間接有平衡電阻R5，晶體管T2 源極和漏極之間接有平衡電阻R6。該電路集成于射頻芯片內(nèi)部，可降低寄生影響，對(duì)耗盡型pHEMT或MOS芯片內(nèi)部射頻信號(hào)的影響小，適用范圍更廣，具有良好的隔離效果和過(guò)功率能力。
文檔編號(hào)H02H9/00GK201887449SQ20102069384
公開日2011年6月29日 申請(qǐng)日期2010年12月31日 優(yōu)先權(quán)日2010年12月31日
發(fā)明者彭鳳雄, 趙明付 申請(qǐng)人:惠州市正源微電子有限公司