專利名稱：開關(guān)電源次諧波抑制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)及系統(tǒng)電路技術(shù)，特別涉及用于開關(guān)電源型的恒流驅(qū)動的二次諧波抑制電路。技術(shù)背景
DC-DC開關(guān)電源采用功率半導(dǎo)體作為開關(guān)，通過控制開關(guān)的占空比調(diào)整輸出電壓。 其控制電路拓撲分為電流模式和電壓模式，電流模式控制因動態(tài)反應(yīng)快、補償電路簡化、增益帶寬大、輸出電感小和易于均流等優(yōu)點而被廣泛應(yīng)用。但是電流模式控制在占空比大于 0. 5的時候會出現(xiàn)次諧波振蕩，許多文獻對此進行了詳細的分析。目前的措施是采用補償?shù)姆椒ㄏC波振蕩。發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供一種適應(yīng)較大工作電壓波動的開關(guān)電源次諧波抑制電路。
本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，開關(guān)電源次諧波抑制電路，包括時鐘產(chǎn)生電路、比較器、RS觸發(fā)器、功率M0SFET、采樣電阻，其特征在于，還包括半周期電路和邏輯控制電路，半周期電路和比較器的輸出端分別連接到邏輯控制電路的兩個輸入端，邏輯控制電路的輸出端連接到RS觸發(fā)器的復(fù)位端。
進一步的，半周期電路包括第二電流源、第二電容和第二時鐘比較器，時鐘產(chǎn)生電路包括第一電流源、第一電容和第一時鐘比較器，第一電流源和第二電流源匹配、電流值相同，第一電流源通過第一電容接地，第二電流源通過第二電容接地，第一電容的電容值為第二電容的兩倍，第一電流源和第一電容的連接點與第一時鐘比較器的負輸入端連接，第二電流源和第二電容的連接點與第二時鐘比較器的負輸入端連接。
或者，半周期電路包括第二電流源、第二電容和第二時鐘比較器，時鐘產(chǎn)生電路包括第一電流源、第一電容和第一時鐘比較器，第一電流源的電流值為第二電流源的1/2，第一電流源通過第一電容接地，第二電流源通過第二電容接地，第一電容的電容值與第二電容相同，第一電流源和第一電容的連接點與第一時鐘比較器的負輸入端連接，第二電流源和第二電容的連接點與第二時鐘比較器的負輸入端連接。
本發(fā)明摒棄了已有技術(shù)中采用諧波補償?shù)姆桨?，采用邏輯控制，禁止?yīng)用電路的占空比超過0.5。本發(fā)明提升了系統(tǒng)在工作電壓波動很大的應(yīng)用范圍。本發(fā)明的邏輯控制技術(shù)，不受外圍應(yīng)用電路影響。本發(fā)明非常適合于集成電路芯片，應(yīng)用于LED等需要恒電流控制的領(lǐng)域。
以下結(jié)合附圖和具體實施方式
對本發(fā)明作進一步的說明。


圖1為現(xiàn)有技術(shù)的典型結(jié)構(gòu)示意圖。
圖2為本發(fā)明的實現(xiàn)結(jié)構(gòu)示意圖。
圖3為本發(fā)明的一種具體實施方式
的時鐘產(chǎn)生電路和半周期電路的電路圖。
圖4為本發(fā)明的第二種具體實施方式
的時鐘產(chǎn)生電路和半周期電路的電路圖。
具體實施方式
圖1所示為現(xiàn)有技術(shù)的典型電路結(jié)構(gòu)。電路由時鐘產(chǎn)生電路1、比較器2、RS觸發(fā)器3、功率MOSFET 6、采樣電阻Rsense 4和外圍元件構(gòu)成。時鐘產(chǎn)生電路1的輸出連接到 RS觸發(fā)器3的置位端S。比較器2的輸出接到RS觸發(fā)器3的復(fù)位端R。比較器2的負輸入端連接的是參考電壓，正輸入端與采樣電阻Rsense 4相連接。RS觸發(fā)器3輸出PWM控制信號去控制功率MOSFET 6的導(dǎo)通截止(具體的實現(xiàn)可能在其間添加驅(qū)動級)。
時鐘產(chǎn)生電路1產(chǎn)生固定頻率的脈沖信號，以固定的時鐘周期T。s。置位RS觸發(fā)器 3，使RS觸發(fā)器3產(chǎn)生高電平信號去驅(qū)動功率MOSFET 6。電感7的電流開始增加，與電感7 形成串聯(lián)關(guān)系的采樣電阻Rsense 4的電壓反映了電流值大小。當采樣電流(電壓Vs)上升到參考閾值的時候，比較器2的輸出翻轉(zhuǎn)產(chǎn)生復(fù)位信號，使RS觸發(fā)器3輸出為零，從而關(guān)斷功率MOSFET 6。等到時鐘產(chǎn)生電路1的下一個置位脈沖來到，功率MOSFET 6再次導(dǎo)通。 開始周而復(fù)始的狀態(tài)。
圖2所示為本發(fā)明的實現(xiàn)結(jié)構(gòu)。電路時鐘產(chǎn)生電路1、比較器2、RS觸發(fā)器3、功率 MOSFET 6、采樣電阻Rsense 4、半周期產(chǎn)生電路9、半周期比較器9、邏輯控制電路12和外圍元件構(gòu)成。邏輯控制電路為或門。相比于傳統(tǒng)的電路結(jié)構(gòu)，本發(fā)明增加了半周期電路9和邏輯控制電路12。半周期電路9在全周期時鐘產(chǎn)生電路1的1/2周期位置送出一個脈沖信號，經(jīng)過邏輯控制電路12的判斷，去復(fù)位RS觸發(fā)器3。主回路可能的工作狀態(tài)有兩種
占空比D < 0. 5，比較器2會先于半周期電路復(fù)位RS觸發(fā)器3，之后半周期電路的復(fù)位是重復(fù)復(fù)位；
占空比D > 0. 5，半周期電路會在D = 0. 5時復(fù)位RS觸發(fā)器3，之后比較器2的復(fù)位是重復(fù)復(fù)位；
因此，半周期電路確保了整個系統(tǒng)的占空比D不會超過0.5。
圖3所示為本發(fā)明的半周期電路的具體實現(xiàn)。兩個匹配的，電流值相同的第一電流源13和第二電流源14分別連接到兩個匹配的，電容值成兩倍關(guān)系的第一電容15，第二電容16。第一電容15，第二電容16上產(chǎn)生的上升的斜坡電壓分別送到第一時鐘比較器17和第二時鐘比較器18的負輸入端。由于第一電容15的電容值是第二電容16的兩倍，根據(jù)電容的充電公式
M15 =IC^-,C-Δ U-電壓值，I-充電電流
AT16=C^-,
很明顯
Δ T16 = 0. 5 Δ T15
在相同充電電流I的情況下，第二電容16的電壓斜率是第一電容15的兩倍。這樣，在主時鐘的一半周期時，該半周期電路會送出一個復(fù)位脈沖。即，該半周期的復(fù)位脈沖和主時鐘是正交的。
本發(fā)明系統(tǒng)會在半周期出產(chǎn)生一個復(fù)位脈沖或者信號。圖2中的半周期電路9包括比例電容或者比例電流源和比較器電路，圖3為其中一種具體實現(xiàn)。
不同的電路也可以實現(xiàn)和一樣的功能，作為另外一種具體實現(xiàn)的半周期電路，如圖4，第二電流源的電流值是第一電流源的兩倍，第一電容的電容值與第二電容相等，則
AT^5=Cf ; C-電容值，Δ U-電壓值，I-充電電流
AT16=C^-,21
很明顯Δ \6 = 0. 5ΔΤ15。
說明書已經(jīng)充分說明本發(fā)明的原理及必要細節(jié)，普通技術(shù)人員能夠據(jù)此實施。本發(fā)明的權(quán)利范圍不限于前述具體實施方式
。
權(quán)利要求
1.開關(guān)電源次諧波抑制電路，包括時鐘產(chǎn)生電路(1)、比較器0)、RS觸發(fā)器(3)、功率 MOSFET(6)、采樣電阻G)，其特征在于，還包括半周期電路(9)和邏輯控制電路(12)，半周期電路(9)和比較器( 的輸出端分別連接到邏輯控制電路(1 的兩個輸入端，邏輯控制電路(12)的輸出端連接到RS觸發(fā)器(3)的復(fù)位端。
2.如權(quán)利要求1所述的開關(guān)電源次諧波抑制電路，其特征在于，半周期電路(9)包括第二電流源(14)、第二電容(16)和第二時鐘比較器(18)，時鐘產(chǎn)生電路⑴包括第一電流源(13)、第一電容(15)和第一時鐘比較器(17)，第一電流源(13)和第二電流源(14)匹配、電流值相同，第一電流源(1 通過第一電容(1 接地，第二電流源(14)通過第二電容(16) 接地，第一電容(1 的電容值為第二電容(16)的兩倍，第一電流源(1 和第一電容(15) 的連接點與第一時鐘比較器(17)的負輸入端連接，第二電流源(14)和第二電容(16)的連接點與第二時鐘比較器(18)的負輸入端連接。
3.如權(quán)利要求1所述的開關(guān)電源次諧波抑制電路，其特征在于，半周期電路(9)包括第二電流源(14)、第二電容(16)和第二時鐘比較器(18)，時鐘產(chǎn)生電路⑴包括第一電流源(13)、第一電容(15)和第一時鐘比較器(17)，第一電流源(13)的電流值為第二電流源(14)的1/2，第一電流源(13)通過第一電容(15)接地，第二電流源(14)通過第二電容(16) 接地，第一電容(15)的電容值與第二電容(16)相同，第一電流源(13)和第一電容(15)的連接點與第一時鐘比較器(17)的負輸入端連接，第二電流源(14)和第二電容(16)的連接點與第二時鐘比較器(18)的負輸入端連接。
全文摘要
開關(guān)電源次諧波抑制電路，涉及集成電路技術(shù)。本發(fā)明包括時鐘產(chǎn)生電路、比較器、RS觸發(fā)器、功率MOSFET、采樣電阻，其特征在于，還包括半周期電路和邏輯控制電路，半周期電路和比較器的輸出端分別連接到邏輯控制電路的兩個輸入端，邏輯控制電路的輸出端連接到RS觸發(fā)器的復(fù)位端。本發(fā)明提升了系統(tǒng)在工作電壓波動很大的應(yīng)用范圍。
文檔編號H02M1/14GK102522881SQ20111041131
公開日2012年6月27日 申請日期2011年12月9日 優(yōu)先權(quán)日2010年12月13日
發(fā)明者于廷江, 劉劍, 李文昌, 黃云川, 黃國輝 申請人:成都成電硅?？萍脊煞萦邢薰?br>