降低開(kāi)關(guān)過(guò)沖電壓裝置制造方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種降低開(kāi)關(guān)過(guò)沖電壓裝置。降低開(kāi)關(guān)過(guò)沖電壓裝置包括誤差放大器、脈寬調(diào)制電路、第一PMOS管、第一NMOS管、第一電容、第二PMOS管、第二NMOS管、第二電容、功率管、同步管、儲(chǔ)能電感、濾波電容、第一電阻和第二電阻。利用本實(shí)用新型提供的裝置可以降低功率管和同步管在開(kāi)關(guān)狀態(tài)時(shí)的過(guò)沖電壓。
【專(zhuān)利說(shuō)明】降低開(kāi)關(guān)過(guò)沖電壓裝置

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及過(guò)沖電壓降低技術(shù)，尤其涉及到在開(kāi)關(guān)狀態(tài)時(shí)的過(guò)沖電壓降低。

【背景技術(shù)】
[0002]在開(kāi)關(guān)電源系統(tǒng)中，功率管和同步管的導(dǎo)通時(shí)會(huì)引起高電壓的過(guò)沖電壓，使得功率管和同步管的損壞，為此設(shè)置了降低開(kāi)關(guān)過(guò)沖電壓裝置。


【發(fā)明內(nèi)容】

[0003]本實(shí)用新型旨在解決現(xiàn)有技術(shù)的不足，提供一種降低功率管和同步管在開(kāi)關(guān)狀態(tài)時(shí)的過(guò)沖電壓。
[0004]降低開(kāi)關(guān)過(guò)沖電壓裝置，包括誤差放大器、脈寬調(diào)制電路、第一 PMOS管、第一 NMOS管、第一電容、第二 PMOS管、第二 NMOS管、第二電容、功率管、同步管、儲(chǔ)能電感、濾波電容、第一電阻和第二電阻:
[0005]所述誤差放大器是對(duì)經(jīng)過(guò)所述第一電阻和所述第二電阻分壓產(chǎn)生的反饋電壓和基準(zhǔn)電壓VREF的差值進(jìn)行放大；
[0006]所述脈寬調(diào)制電路是根據(jù)所述誤差放大器產(chǎn)生出的電壓的大小產(chǎn)生出脈寬調(diào)制信號(hào);
[0007]所述第一 PMOS管和所述第一 NMOS管接成反相器驅(qū)動(dòng)所述功率管；
[0008]所述第二 PMOS管和所述第二 NMOS管接成反相器驅(qū)動(dòng)所述同步管；
[0009]所述第一電容是為了減小當(dāng)所述第一 PMOS管導(dǎo)通時(shí)電源VCC通過(guò)所述第一 PMOS管的源漏之間對(duì)所述功率管柵極的沖擊，有所述第一電容的存在，會(huì)使得所述功率管的柵極電壓會(huì)慢慢上升，這樣就不會(huì)對(duì)所述功率管的柵極造成損壞；
[0010]所述第二電容是為了減小當(dāng)所述第二 PMOS管導(dǎo)通時(shí)電源VCC通過(guò)所述第二 PMOS管的源漏之間對(duì)所述同步管柵極的沖擊，有所述第二電容的存在，會(huì)使得所述同步管的柵極電壓會(huì)慢慢上升，這樣就不會(huì)對(duì)所述同步管的柵極進(jìn)行損壞；
[0011]所述功率管是對(duì)所述儲(chǔ)能電感進(jìn)行儲(chǔ)能，并輸出電流；
[0012]所述同步管是為了所述儲(chǔ)能電感續(xù)流；
[0013]所述儲(chǔ)能電感是對(duì)所述功率管流過(guò)的電流進(jìn)行儲(chǔ)能，對(duì)所述同步管流過(guò)的電流進(jìn)行續(xù)流；
[0014]所述濾波電容對(duì)所述儲(chǔ)能電感輸出的電壓進(jìn)行濾波產(chǎn)生直流電壓；
[0015]所述第一電阻和所述第二電阻組成分壓反饋電阻是對(duì)輸出電壓進(jìn)行分壓反饋給所述誤差放大器；
[0016]所述誤差放大器的負(fù)輸入端接所述第一電阻的一端和所述第二電阻的一端，正輸入端接基準(zhǔn)電壓VREF，輸出端接所述脈寬調(diào)制電路；
[0017]所述脈寬調(diào)制電路輸入端接所述誤差放大器的輸出端，一輸出端接所述第一 PMOS管的柵極和所述第一 NMOS管的柵極，另一輸出端接所述第二 PMOS管的柵極和所述第二NMOS管的柵極；
[0018]所述第一 PMOS管和所述第一 NMOS管接成反相器的輸入端接所述脈寬調(diào)制電路的一輸出端，輸出端接所述第一電容的一端和所述功率管的柵極；
[0019]所述第二 PMOS管和所述第二 NMOS管接成反相器的輸入端接所述脈寬調(diào)制電路的另一輸出端，輸出端接所述第二電容的一端和所述同步管的柵極；
[0020]所述功率管的柵極接所述第一 PMOS管和所述第一 NMOS管接成反相器的輸出端和所述第一電容的一端，源極接輸入電源VCC，漏極接所述儲(chǔ)能電感的一端和所述同步管的漏極；
[0021]所述同步管的柵極接所述第二 PMOS管和所述第二 NMOS管接成反相器的輸出端和所述第二電容的一端，漏極接所述功率管的漏極和所述儲(chǔ)能電感的一端，源極接地；
[0022]所述儲(chǔ)能電感的一端接所述功率管的漏極和所述同步管的漏極，另一端為裝置的輸出端和所述濾波電容的一端和所述第一電阻的一端，所述濾波電容的另一端接地；
[0023]所述第一電阻的一端接裝置的輸出端和所述儲(chǔ)能電感的一端和所述濾波電容的一端，另一端接所述第二電阻的一端和所述誤差放大器的負(fù)輸入端，所述第二電阻的另一端接地。
[0024]上電后，輸入電源VCC通過(guò)所述功率管向所述儲(chǔ)能電感輸出電流，輸出電壓VOUT經(jīng)過(guò)所述第一電阻和所述第二電阻分壓得到的反饋電壓與基準(zhǔn)電壓VREF經(jīng)所述誤差放大器放大得到的誤差電壓信號(hào)決定所述脈寬調(diào)制電路輸出的脈沖的占空比，從而決定電感電流；反饋電壓的變化將通過(guò)所述誤差放大器引起驅(qū)動(dòng)所述功率管信號(hào)占空比的變化，從而控制所述功率管的導(dǎo)通和截止時(shí)間以達(dá)到穩(wěn)壓的目的。
[0025]當(dāng)所述第一 PMOS管的柵極為低電平時(shí)，電源VCC通過(guò)所述第一 PMOS管的源漏之間對(duì)所述功率管柵極進(jìn)行驅(qū)動(dòng)，在所述第一 PMOS管導(dǎo)通時(shí)，首先對(duì)所述第一電容進(jìn)行充電，由于電容電壓不會(huì)突變，所述功率管的柵極電壓就不會(huì)有突變情況，也就是不會(huì)對(duì)所述功率管的柵極進(jìn)行沖擊，可以對(duì)所述功率管的柵極進(jìn)行保護(hù)；同理，當(dāng)所述第二 PMOS管的柵極為低電平時(shí)，電源VCC通過(guò)所述第二 PMOS管的源漏之間對(duì)所述同步管柵極進(jìn)行驅(qū)動(dòng)，在所述第二 PMOS管導(dǎo)通時(shí)，首先對(duì)所述第二電容進(jìn)行充電，由于電容電壓不會(huì)突變，所述同步管的柵極電壓就不會(huì)有突變情況，也就是不會(huì)對(duì)所述同步管的柵極進(jìn)行沖擊，可以對(duì)所述同步管的柵極進(jìn)行保護(hù)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0026]圖1為本實(shí)用新型的降低開(kāi)關(guān)過(guò)沖電壓裝置的電路圖。

【具體實(shí)施方式】
[0027]以下結(jié)合附圖對(duì)本實(shí)用新型內(nèi)容進(jìn)一步說(shuō)明。
[0028]降低開(kāi)關(guān)過(guò)沖電壓裝置，如圖1所示，包括誤差放大器101、脈寬調(diào)制電路102、第一 PMOS 管 103、第一 NMOS 管 104、第一電容 105、第二 PMOS 管 106、第二 NMOS 管 107、第二電容108、功率管109、同步管110、儲(chǔ)能電感111、濾波電容112、第一電阻113和第二電阻114:
[0029]所述誤差放大器101是對(duì)經(jīng)過(guò)所述第一電阻113和所述第二電阻114分壓產(chǎn)生的反饋電壓和基準(zhǔn)電壓VREF的差值進(jìn)行放大；
[0030]所述脈寬調(diào)制電路102是根據(jù)所述誤差放大器101產(chǎn)生出的電壓的大小產(chǎn)生出脈寬調(diào)制信號(hào)；
[0031 ] 所述第一 PMOS管103和所述第一 NMOS管104接成反相器驅(qū)動(dòng)所述功率管109 ；
[0032]所述第二 PMOS管106和所述第二 NMOS管107接成反相器驅(qū)動(dòng)所述同步管110 ；
[0033]所述第一電容105是為了減小當(dāng)所述第一 PMOS管103導(dǎo)通時(shí)電源VCC通過(guò)所述第一 PMOS管103的源漏之間對(duì)所述功率管109柵極的沖擊，有所述第一電容105的存在，會(huì)使得所述功率管109的柵極電壓會(huì)慢慢上升，這樣就不會(huì)對(duì)所述功率管109的柵極造成損壞；
[0034]所述第二電容108是為了減小當(dāng)所述第二 PMOS管106導(dǎo)通時(shí)電源VCC通過(guò)所述第二 PMOS管106的源漏之間對(duì)所述同步管110柵極的沖擊，有所述第二電容108的存在，會(huì)使得所述同步管110的柵極電壓會(huì)慢慢上升，這樣就不會(huì)對(duì)所述同步管110的柵極進(jìn)行損壞；
[0035]所述功率管109是對(duì)所述儲(chǔ)能電感111進(jìn)行儲(chǔ)能，并輸出電流；
[0036]所述同步管110是為了所述儲(chǔ)能電感111續(xù)流；
[0037]所述儲(chǔ)能電感111是對(duì)所述功率管109流過(guò)的電流進(jìn)行儲(chǔ)能，對(duì)所述同步管110流過(guò)的電流進(jìn)行續(xù)流；
[0038]所述濾波電容112對(duì)所述儲(chǔ)能電感111輸出的電壓進(jìn)行濾波產(chǎn)生直流電壓；
[0039]所述第一電阻113和所述第二電阻114組成分壓反饋電阻是對(duì)輸出電壓進(jìn)行分壓反饋給所述誤差放大器101;
[0040]所述誤差放大器101的負(fù)輸入端接所述第一電阻113的一端和所述第二電阻114的一端，正輸入端接基準(zhǔn)電壓VREF，輸出端接所述脈寬調(diào)制電路102 ；
[0041]所述脈寬調(diào)制電路102輸入端接所述誤差放大器101的輸出端，一輸出端接所述第一 PMOS管103的柵極和所述第一 NMOS管104的柵極，另一輸出端接所述第二 PMOS管106的柵極和所述第二 NMOS管107的柵極；
[0042]所述第一 PMOS管103和所述第一 NMOS管104接成反相器的輸入端接所述脈寬調(diào)制電路102的一輸出端，輸出端接所述第一電容105的一端和所述功率管109的柵極；
[0043]所述第二 PMOS管106和所述第二 NMOS管107接成反相器的輸入端接所述脈寬調(diào)制電路102的另一輸出端，輸出端接所述第二電容108的一端和所述同步管110的柵極；
[0044]所述功率管109的柵極接所述第一 PMOS管103和所述第一 NMOS管104接成反相器的輸出端和所述第一電容105的一端，源極接輸入電源VCC，漏極接所述儲(chǔ)能電感111的一端和所述同步管110的漏極；
[0045]所述同步管110的柵極接所述第二 PMOS管106和所述第二 NMOS管107接成反相器的輸出端和所述第二電容108的一端，漏極接所述功率管109的漏極和所述儲(chǔ)能電感111的一端，源極接地；
[0046]所述儲(chǔ)能電感111的一端接所述功率管109的漏極和所述同步管110的漏極，另一端為裝置的輸出端和所述濾波電容112的一端和所述第一電阻113的一端，所述濾波電容116的另一端接地；
[0047]所述第一電阻113的一端接裝置的輸出端和所述儲(chǔ)能電感111的一端和所述濾波電容112的一端，另一端接所述第二電阻114的一端和所述誤差放大器101的負(fù)輸入端，所述第二電阻114的另一端接地。
[0048]上電后，輸入電源VCC通過(guò)所述功率管109向所述儲(chǔ)能電感111輸出電流，輸出電壓VOUT經(jīng)過(guò)所述第一電阻113和所述第二電阻114分壓得到的反饋電壓與基準(zhǔn)電壓VREF經(jīng)所述誤差放大器101放大得到的誤差電壓信號(hào)決定所述脈寬調(diào)制電路102輸出的脈沖的占空比，從而決定電感電流；反饋電壓的變化將通過(guò)所述誤差放大器101引起驅(qū)動(dòng)所述功率管109信號(hào)占空比的變化，從而控制所述功率管109的導(dǎo)通和截止時(shí)間以達(dá)到穩(wěn)壓的目的。
[0049]當(dāng)所述第一 PMOS管103的柵極為低電平時(shí)，電源VCC通過(guò)所述第一 PMOS管103的源漏之間對(duì)所述功率管109柵極進(jìn)行驅(qū)動(dòng)，在所述第一 PMOS管103導(dǎo)通時(shí)，首先對(duì)所述第一電容105進(jìn)行充電，由于電容電壓不會(huì)突變，所述功率管109的柵極電壓就不會(huì)有突變情況，也就是不會(huì)對(duì)所述功率管109的柵極進(jìn)行沖擊，可以對(duì)所述功率管109的柵極進(jìn)行保護(hù)；同理，當(dāng)所述第二 PMOS管106的柵極為低電平時(shí)，電源VCC通過(guò)所述第二 PMOS管106的源漏之間對(duì)所述同步管110柵極進(jìn)行驅(qū)動(dòng)，在所述第二 PMOS管106導(dǎo)通時(shí)，首先對(duì)所述第二電容108進(jìn)行充電，由于電容電壓不會(huì)突變，所述同步管110的柵極電壓就不會(huì)有突變情況，也就是不會(huì)對(duì)所述同步管110的柵極進(jìn)行沖擊，可以對(duì)所述同步管110的柵極進(jìn)行保護(hù)。
【權(quán)利要求】
1.降低開(kāi)關(guān)過(guò)沖電壓裝置，其特征在于包括誤差放大器、脈寬調(diào)制電路、第一 PMOS管、第一 NMOS管、第一電容、第二 PMOS管、第二 NMOS管、第二電容、功率管、同步管、儲(chǔ)能電感、濾波電容、第一電阻和第二電阻: 所述誤差放大器的負(fù)輸入端接所述第一電阻的一端和所述第二電阻的一端，正輸入端接基準(zhǔn)電壓VREF，輸出端接所述脈寬調(diào)制電路； 所述脈寬調(diào)制電路輸入端接所述誤差放大器的輸出端，一輸出端接所述第一 PMOS管的柵極和所述第一 NMOS管的柵極，另一輸出端接所述第二 PMOS管的柵極和所述第二 NMOS管的柵極； 所述第一 PMOS管和所述第一 NMOS管接成反相器的輸入端接所述脈寬調(diào)制電路的一輸出端，輸出端接所述第一電容的一端和所述功率管的柵極； 所述第二 PMOS管和所述第二 NMOS管接成反相器的輸入端接所述脈寬調(diào)制電路的另一輸出端，輸出端接所述第二電容的一端和所述同步管的柵極； 所述功率管的柵極接所述第一 PMOS管和所述第一 NMOS管接成反相器的輸出端和所述第一電容的一端，源極接輸入電源VCC，漏極接所述儲(chǔ)能電感的一端和所述同步管的漏極；所述同步管的柵極接所述第二 PMOS管和所述第二 NMOS管接成反相器的輸出端和所述第二電容的一端，漏極接所述功率管的漏極和所述儲(chǔ)能電感的一端，源極接地； 所述儲(chǔ)能電感的一端接所述功率管的漏極和所述同步管的漏極，另一端為裝置的輸出端和所述濾波電容的一端和所述第一電阻的一端，所述濾波電容的另一端接地； 所述第一電阻的一端接裝置的輸出端和所述儲(chǔ)能電感的一端和所述濾波電容的一端，另一端接所述第二電阻的一端和所述誤差放大器的負(fù)輸入端，所述第二電阻的另一端接地。
【文檔編號(hào)】H02M1/32GK204258612SQ201420778211
【公開(kāi)日】2015年4月8日 申請(qǐng)日期:2014年12月11日 優(yōu)先權(quán)日:2014年12月11日
【發(fā)明者】王文建 申請(qǐng)人:杭州寬福科技有限公司