一種開(kāi)關(guān)電源用驅(qū)動(dòng)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電源技術(shù)領(lǐng)域，尤其涉及一種開(kāi)關(guān)電源用驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002]開(kāi)關(guān)電源是一種可持續(xù)穩(wěn)定輸出電壓的電源。當(dāng)開(kāi)關(guān)電源用于音箱時(shí)，常因?yàn)楣β什蛔銓?dǎo)致音箱播放效果不佳。其原因是音箱的發(fā)聲單元可以瞬間達(dá)到額定功率的四倍，對(duì)電源瞬時(shí)輸出電流要求較高。但是開(kāi)關(guān)電源具有輸出穩(wěn)定、波形失真小等優(yōu)點(diǎn)，如何兼顧開(kāi)關(guān)電源的優(yōu)點(diǎn)同時(shí)又能使得開(kāi)關(guān)電源輸出較高的功率成為亟待解決的問(wèn)題。
[0003]現(xiàn)有技術(shù)中，例如申請(qǐng)?zhí)枮镃N201120201543.1的中國(guó)專利，一種音響開(kāi)關(guān)電源，其通過(guò)采用將無(wú)極性電容與電阻并聯(lián)的內(nèi)阻調(diào)整電路與電源串聯(lián)，以達(dá)到通過(guò)更換其電容即可改變非穩(wěn)壓型開(kāi)關(guān)電源內(nèi)阻的目的，且不影響原非穩(wěn)壓型開(kāi)關(guān)電源的工作穩(wěn)定性；然而在其仍沒(méi)有改善開(kāi)關(guān)電源的功率。
[0004]開(kāi)關(guān)電源在正常使用過(guò)程中，其驅(qū)動(dòng)電路的穩(wěn)定性也直接影響開(kāi)關(guān)電源最終的輸出狀況。

【發(fā)明內(nèi)容】

[0005]本實(shí)用新型所要解決的技術(shù)問(wèn)題在于，針對(duì)現(xiàn)有技術(shù)的上述不足，提出一種穩(wěn)定性較高的開(kāi)關(guān)電源用驅(qū)動(dòng)電路。
[0006]本實(shí)用新型解決其技術(shù)問(wèn)題采用的技術(shù)方案是，提出一種開(kāi)關(guān)電源用驅(qū)動(dòng)電路，其包括:
[0007]IRS2153D芯片；用以輸出振蕩信號(hào)；
[0008]保護(hù)模塊，防止輸入至IRS2153D芯片電流損壞IRS2153D芯片；
[0009]采樣模塊，用于采集輸入至IRS2153D芯片電流信號(hào)；
[0010]采樣信號(hào)放大模塊；
[0011]比較模塊，接收采樣信號(hào)放大模塊輸出的采樣信號(hào)并比較后輸出誤差信號(hào)至IRS2153D 芯片。
[0012]進(jìn)一步地，所述保護(hù)模塊包括由二極管D3與電阻R12并聯(lián)構(gòu)成的第一并聯(lián)電路，由二極管D4與電阻R13并聯(lián)構(gòu)成的第二并聯(lián)電路，電容C1、電容C3以及二極管D1 ;所述第一并聯(lián)電路一端連接至IRS2153D芯片H0端，另一端連接至電源輸入端；所述第二并聯(lián)電路一端連接至IRS2153D芯片L0端，另一端連接至電源輸入端；所述電容C1、電容C3均一端與IRS2153D芯片VS端連接，另一端與IRS2153D芯片VB端連接；所述二極管D1正極端與IRS2153D芯片VCC芯片連接，負(fù)極端與IRS2153D芯片VB端連接。
[0013]進(jìn)一步地，所述采樣模塊包括電阻R9、電阻R11，電阻R9與電阻R11并聯(lián)后一端與電源輸入端連接，另一端與采樣模塊連接。
[0014]進(jìn)一步地，所述采樣信號(hào)放大模塊包括三極管Q3，所述三極管Q3基極接入采樣模塊，所述三極管Q3基極還接入有電阻R8與電容C7并聯(lián)后形成的RC電路后接地；所述三極管Q3發(fā)射極接地，所述三極管Q3集電極接入比較模塊，同時(shí)還接入IRS2153D芯片VCC端。
[0015]進(jìn)一步，所述比較模塊包括三極管Q2、三極管Q1、三極管Q5，所述三極管Q2基極接入三極管Q5集電極以及三極管Q1基極；所述三極管Q2發(fā)射極接地，所述三極管Q2集電極接入三極管Q5基極與三極管Q3集電極；所述三極管Q5發(fā)射極接入由電阻R1與電容C2構(gòu)成的并聯(lián)電路后接地；所述三極管Q1發(fā)射極接地，所述三極管Q1集電極接入IRS2153D芯片CT端。
[0016]進(jìn)一步，所述IRS2153D芯片RT端接入電阻R2與電容C5后接地，所述電阻R2取值為13-20千歐姆，電容C5取值為1至2千皮法。
[0017]本實(shí)用新型通過(guò)合理設(shè)計(jì)IRS2153D芯片的外圍電路，包括保護(hù)電路、采樣電路、誤差比較電路等，使得IRS2153D芯片能夠穩(wěn)定的輸出65KHZ的振蕩信號(hào)。
【附圖說(shuō)明】
[0018]圖1為本實(shí)用新型開(kāi)關(guān)電源用驅(qū)動(dòng)電路的原理框圖；
[0019]圖2為本實(shí)用新型開(kāi)關(guān)電源用驅(qū)動(dòng)電路的電路原理圖。
【具體實(shí)施方式】
[0020]以下是本實(shí)用新型的具體實(shí)施例并結(jié)合附圖，對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步的描述，但本實(shí)用新型并不限于這些實(shí)施例。
[0021]請(qǐng)參照?qǐng)D1、圖2，本實(shí)用新型開(kāi)關(guān)電源用驅(qū)動(dòng)電路包括:IRS2153D芯片；用以輸出振蕩信號(hào)；
[0022]保護(hù)模塊，防止輸入至IRS2153D芯片電流損壞IRS2153D芯片；
[0023]采樣模塊，用于采集輸入至IRS2153D芯片電流信號(hào)；
[0024]米樣信號(hào)放大模塊；
[0025]比較模塊，接收采樣信號(hào)放大模塊輸出的采樣信號(hào)并比較后輸出誤差信號(hào)至IRS2153D 芯片。
[0026]保護(hù)模塊包括由二極管D3與電阻R12并聯(lián)構(gòu)成的第一并聯(lián)電路，由二極管D4與電阻R13并聯(lián)構(gòu)成的第二并聯(lián)電路，電容C1、電容C3以及二極管D1 ;所述第一并聯(lián)電路一端連接至IRS2153D芯片H0端，另一端連接至電源輸入端；所述第二并聯(lián)電路一端連接至IRS2153D芯片L0端，另一端連接至電源輸入端；所述電容C1、電容C3均一端與IRS2153D芯片VS端連接，另一端與IRS2153D芯片VB端連接；所述二極管D1正極端與IRS2153D芯片VCC芯片連接，負(fù)極端與IRS2153D芯片VB端連接。
[0027]通過(guò)設(shè)置多個(gè)二極管、電容與電阻有效的防止過(guò)電流、交流電流、反向電流等對(duì)IRS2153D芯片的影響。
[0028]采樣模塊包括電阻R9、電阻R11，電阻R9與電阻R11并聯(lián)后一端與電源輸入端連接，另一端與采樣模塊連接。
[0029]采樣信號(hào)放大模塊包括三極管Q3，所述三極管Q3基極接入采樣模塊，所述三極管Q3基極還接入有電阻R8與電容C7并聯(lián)后形成的RC電路后接地；所述三極管Q3發(fā)射極接地，所述三極管Q3集電極接入比較模塊，同時(shí)還接入IRS2153D芯片VCC端。
[0030]通過(guò)三極管Q3將采樣信號(hào)放大，同時(shí)在三極管Q3的基極處接入RC電路防止干擾。
[0031]比較模塊包括三極管Q2、三極管Q1、三極管Q5，所述三極管Q2基極接入三極管Q5集電極以及三極管Q1基極；所述三極管Q2發(fā)射極接地，所述三極管Q2集電極接入三極管Q5基極與三極管Q3集電極；所述三極管Q5發(fā)射極接入由電阻R1與電容C2構(gòu)成的并聯(lián)電路后接地；所述三極管Q1發(fā)射極接地，所述三極管Q1集電極接入IRS2153D芯片CT端。
[0032]通過(guò)多個(gè)三極管的比較最終確定誤差信號(hào)。
[0033]IRS2153D芯片RT端接入電阻R2與電容C5后接地，所述電阻R2取值為13-20千歐姆，電容C5取值為1至2千皮法。
[0034]IRS2153D芯片RT端接入的電阻R2與電容C5是影響IRS2153D芯片輸出頻率的重要元器件參數(shù)，通過(guò)調(diào)節(jié)R2或C5的取值即可調(diào)節(jié)IRS2153D芯片輸出的頻率，本實(shí)用新型經(jīng)過(guò)多次調(diào)試與選取，最終將電阻R2取值為13-20千歐姆，電容C5取值為1至2千皮法以符合IRS2153D芯片輸出65KHZ頻率振蕩信號(hào)的要求。
[0035]本文中所描述的具體實(shí)施例僅僅是對(duì)本實(shí)用新型精神作舉例說(shuō)明。本實(shí)用新型所屬技術(shù)領(lǐng)域的技術(shù)人員可以對(duì)所描述的具體實(shí)施例做各種各樣的修改或補(bǔ)充或采用類似的方式替代，但并不會(huì)偏離本實(shí)用新型的精神或者超越所附權(quán)利要求書(shū)所定義的范圍。
【主權(quán)項(xiàng)】
1.一種開(kāi)關(guān)電源用驅(qū)動(dòng)電路，其特征在于:包括: IRS2153D芯片；用以輸出振蕩信號(hào)； 保護(hù)模塊，防止輸入至IRS2153D芯片電流損壞IRS2153D芯片； 采樣模塊，用于采集輸入至IRS2153D芯片電流信號(hào)； 米樣信號(hào)放大模塊； 比較模塊，接收采樣信號(hào)放大模塊輸出的采樣信號(hào)并比較后輸出誤差信號(hào)至IRS2153D芯片。2.根據(jù)權(quán)利要求1所述的開(kāi)關(guān)電源用驅(qū)動(dòng)電路，其特征在于:所述保護(hù)模塊包括由二極管D3與電阻R12并聯(lián)構(gòu)成的第一并聯(lián)電路，由二極管D4與電阻R13并聯(lián)構(gòu)成的第二并聯(lián)電路，電容C1、電容C3以及二極管D1 ;所述第一并聯(lián)電路一端連接至IRS2153D芯片H0端，另一端連接至電源輸入端；所述第二并聯(lián)電路一端連接至IRS2153D芯片L0端，另一端連接至電源輸入端；所述電容C1、電容C3均一端與IRS2153D芯片VS端連接，另一端與IRS2153D芯片VB端連接；所述二極管D1正極端與IRS2153D芯片VCC芯片連接，負(fù)極端與IRS2153D芯片VB端連接。3.根據(jù)權(quán)利要求1所述的開(kāi)關(guān)電源用驅(qū)動(dòng)電路，其特征在于:所述采樣模塊包括電阻R9、電阻R11，電阻R9與電阻R11并聯(lián)后一端與電源輸入端連接，另一端與采樣模塊連接。4.根據(jù)權(quán)利要求1所述的開(kāi)關(guān)電源用驅(qū)動(dòng)電路，其特征在于:所述采樣信號(hào)放大模塊包括三極管Q3，所述三極管Q3基極接入采樣模塊，所述三極管Q3基極還接入有電阻R8與電容C7并聯(lián)后形成的RC電路后接地；所述三極管Q3發(fā)射極接地，所述三極管Q3集電極接入比較模塊，同時(shí)還接入IRS2153D芯片VCC端。5.根據(jù)權(quán)利要求4所述的開(kāi)關(guān)電源用驅(qū)動(dòng)電路，其特征在于:所述比較模塊包括三極管Q2、三極管Q1、三極管Q5，所述三極管Q2基極接入三極管Q5集電極以及三極管Q1基極；所述三極管Q2發(fā)射極接地，所述三極管Q2集電極接入三極管Q5基極與三極管Q3集電極；所述三極管Q5發(fā)射極接入由電阻R1與電容C2構(gòu)成的并聯(lián)電路后接地；所述三極管Q1發(fā)射極接地，所述三極管Q1集電極接入IRS2153D芯片CT端。6.根據(jù)權(quán)利要求1所述的開(kāi)關(guān)電源用驅(qū)動(dòng)電路，其特征在于:所述IRS2153D芯片RT端接入電阻R2與電容C5后接地，所述電阻R2取值為13-20千歐姆，電容C5取值為1至2千皮法。
【專利摘要】本實(shí)用新型公開(kāi)一種開(kāi)關(guān)電源用驅(qū)動(dòng)電路，其包括：IRS2153D芯片；用以輸出振蕩信號(hào)；保護(hù)模塊，防止輸入至IRS2153D芯片電流損壞IRS2153D芯片；采樣模塊，用于采集輸入至IRS2153D芯片電流信號(hào)；采樣信號(hào)放大模塊；比較模塊，接收采樣信號(hào)放大模塊輸出的采樣信號(hào)并比較后輸出誤差信號(hào)至IRS2153D芯片。本實(shí)用新型通過(guò)合理設(shè)計(jì)IRS2153D芯片的外圍電路，包括保護(hù)電路、采樣電路、誤差比較電路等，使得IRS2153D芯片能夠穩(wěn)定的輸出65KHZ的振蕩信號(hào)。
【IPC分類】H02M1/088
【公開(kāi)號(hào)】CN205017201
【申請(qǐng)?zhí)枴緾N201520695997
【發(fā)明人】紀(jì)歡, 黃立勛
【申請(qǐng)人】寧波知音音響設(shè)備有限公司
【公開(kāi)日】2016年2月3日
【申請(qǐng)日】2015年9月10日