專利名稱：以薄膜晶體管所完成的低操作電壓電平移位器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓電平移位器，特別涉及一種以薄膜晶體管所完成的低操作電壓電平移位器。
一般來說，當(dāng)薄膜晶體管液晶顯示器在進(jìn)行顯示動作時(shí)，必須要有一驅(qū)動電路來對薄膜晶體管陣列(Thin Film Transistor Array)進(jìn)行掃瞄的動作，使得顯示數(shù)據(jù)可依序存入薄膜晶體管陣列內(nèi)的每個顯示單元(Cell)，而這樣的驅(qū)動電路中，必須使用到一電平移位器(Level Shifter)，用以將低電壓電平的時(shí)鐘信號轉(zhuǎn)換為高電壓電平的時(shí)鐘信號。如此一來，該高電壓電平的時(shí)鐘信號才有足夠的能力快速且完全地開啟陣列中的薄膜晶體管，使得代表顯示數(shù)據(jù)的電壓信號可被快速且完整地送入面板中的顯示單元(Cell)。


圖1的所示為以薄膜晶體管所完成的常見電平移位器電路構(gòu)造，隨著制作過程的進(jìn)展，其已經(jīng)可與薄膜晶體管陣列一起完成于顯示器面板上。其中，P型薄膜晶體管115的源極與P型薄膜晶體管120的源極連接至電壓電源(Vdd)，P型薄膜晶體管115的柵極連接至P型薄膜晶體管120的柵極，并連接至P型薄膜晶體管115的漏極，此時(shí)，P型薄膜晶體管115與P型薄膜晶體管120形成一電流鏡(Current Mirror)結(jié)構(gòu)145。其中電壓電源(Vdd)為12伏特。
P型薄膜晶體管115的漏極與P型薄膜晶體管120的漏極再分別連接至N型薄膜晶體管105的漏極與N型薄膜晶體管110的漏極，N型薄膜晶體管105的源極與N型薄膜晶體管110的源極連接到接地點(diǎn)(Ground)。N型薄膜晶體管105的柵極與N型薄膜晶體管110的柵極分別連接至第一時(shí)鐘信號源(ClockSource)125與第二時(shí)鐘信號源130，其中，第一時(shí)鐘信號源125與第二時(shí)鐘信號源130為互補(bǔ)(Complement)關(guān)系。由于第一時(shí)鐘信號源125與第二時(shí)鐘信號源130為互補(bǔ)關(guān)系，使得N型薄膜晶體管105與N型薄膜晶體管110形成一差分對(Differential Pair)電路結(jié)構(gòu)150。而N型薄膜晶體管110的漏極即為該電路的輸出端(Output)。
當(dāng)?shù)谝粫r(shí)鐘信號源125為高電壓電平時(shí)，即邏輯意義為“1”，則第二時(shí)鐘信號源130為低電壓電平，即邏輯意義為“0”，因此，于差分對電路結(jié)構(gòu)150中，N型薄膜晶體管105開啟，N型薄膜晶體管110關(guān)閉，此時(shí)，輸出端(Output)的電壓將趨近于電壓電源。相反地，當(dāng)?shù)谝粫r(shí)鐘信號源125為低電壓電平時(shí)，即邏輯意義為“0”，第二時(shí)鐘信號源130為高電壓電平，即邏輯意義為“1”，因此，N型薄膜晶體管105關(guān)閉，N型薄膜晶體管110開啟，此時(shí)，輸出端的電壓將趨近于接地電壓。
當(dāng)?shù)谝粫r(shí)鐘信號源125與第二時(shí)鐘信號源130高低電壓不停轉(zhuǎn)換時(shí)，輸出端140也會高低電壓不停轉(zhuǎn)換，也即，輸出端的信號即為操作于電壓電源(12V)與接地電壓(OV)間的時(shí)鐘信號。換言之，該電壓電平移位器將一較低電壓電平的時(shí)鐘信號轉(zhuǎn)換為一較高電壓電平的時(shí)鐘信號電路。
但在圖1所示的電路中，為了不停的開啟與關(guān)閉差分對電路結(jié)構(gòu)150中的N型薄膜晶體管105與N型薄膜晶體管110，第一時(shí)鐘信號源125與第二時(shí)鐘信號源130的電壓電平必須大于或等于N型薄膜晶體管105與N型薄膜晶體管110的臨界電壓(Threshold Voltage)，當(dāng)?shù)谝粫r(shí)鐘信號源125與第二時(shí)鐘信號源130輸入時(shí)，才能有效的開啟與關(guān)閉N型薄膜晶體管105與N型薄膜晶體管110。
然而，由于現(xiàn)今的薄膜晶體管制造技術(shù)的限制，使得薄膜晶體管的臨界電壓有偏高的現(xiàn)象，將造成第一時(shí)鐘信號源125與第二時(shí)鐘信號源130需操作于偏高的電壓電平上，一般來說，N型薄膜晶體管的臨界電壓大約在3伏特左右。因此，第一時(shí)鐘信號源125與第二時(shí)鐘信號源130在操作時(shí)的高電壓電平必須大于等于3伏特。否則，N型薄膜晶體管105與N型薄膜晶體管110沒有辦法正確開啟。如此一來，由于第一時(shí)鐘信號源125與第二時(shí)鐘信號源130的操作電壓電平必須至少到達(dá)3伏特，因此造成提供時(shí)鐘信號的特殊應(yīng)用集成電路(ASIC)的功率消耗。
有鑒于此，為了改善上述常用技術(shù)的缺陷，發(fā)展本發(fā)明的主要目的便在于提供一種以薄膜晶體管所完成的低操作電壓電平移位器。
根據(jù)上述構(gòu)想，本發(fā)明所述的電壓電平移位器，其中該第一前置移位器還包括耦接于一電壓電源與該第一時(shí)鐘信號間的一分壓電路，該分壓電路產(chǎn)生出該第三時(shí)鐘信號。
根據(jù)上述構(gòu)想，本發(fā)明所述的電壓電平移位器，其中該分壓電路由數(shù)個電阻組件串接而成。
根據(jù)上述構(gòu)想，本發(fā)明所述的電壓電平移位器，其中該電阻組件為一柵極連接至接地電壓的P型薄膜晶體管。
根據(jù)上述構(gòu)想，本發(fā)明所述的電壓電平移位器，其中該電阻組件為一柵極與漏極連接的P型薄膜晶體管。
根據(jù)上述構(gòu)想，本發(fā)明所述的電壓電平移位器，其中該第二前置移位器還包括耦接于一電壓電源與該第二時(shí)鐘信號間的一分壓電路，該分壓電路產(chǎn)生出該第四時(shí)鐘信號。
根據(jù)上述構(gòu)想，本發(fā)明所述的電壓電平移位器，其中該分壓電路由數(shù)個電阻組件串接而成。
根據(jù)上述構(gòu)想，本發(fā)明所述的電壓電平移位器，其中該電阻組件為一柵極連接至接地電壓的P型薄膜晶體管。
根據(jù)上述構(gòu)想，本發(fā)明所述的電壓電平移位器，其中該后端電平移位器包括一電流鏡結(jié)構(gòu)，電連接于一電壓電源，其是以兩個P型薄膜晶體管所完成；以及一差分對電路結(jié)構(gòu)，電連接于該電流鏡結(jié)構(gòu)與這些前置移位器，其系以兩個N型薄膜晶體管所完成。
標(biāo)記說明105 N型薄膜晶體管110 N型薄膜晶體管115 P型薄膜晶體管120 P型薄膜晶體管125 第一時(shí)鐘信號源130 第二時(shí)鐘信號源145 電流鏡結(jié)構(gòu)150 差分對電路結(jié)構(gòu)205 N型薄膜晶體管210 N型薄膜晶體管215 P型薄膜晶體管220 P型薄膜晶體管225 第一低操作電壓電平的時(shí)鐘信號源230 第二低操作電壓電平的時(shí)鐘信號源240 P型薄膜晶體管
245 P型薄膜晶體管250 P型薄膜晶體管255 P型薄膜晶體管260 電流鏡結(jié)構(gòu)265 差分對電路結(jié)構(gòu)270 第一前置移位器275 第二前置移位器圖2所示為本發(fā)明以薄膜晶體管完成的低操作電壓電平移位器的一較佳實(shí)施例。其中P型薄膜晶體管215的源極與P型薄膜晶體管220的源極耦接至高電壓源(Vdd)，P型薄膜晶體管215的柵極連接至P型薄膜晶體管220的柵極，并連接至P型薄膜晶體管215的漏極，此時(shí)，P型薄膜晶體管215與P型薄膜晶體管220形成一電流鏡(Current Mirror)結(jié)構(gòu)260。
P型薄膜晶體管215的漏極與P型薄膜晶體管220的漏極再分別連接至N型薄膜晶體管205的漏極與N型薄膜晶體管210的漏極，N型薄膜晶體管205的源極與N型薄膜晶體管210的源極耦接至接地電壓，使得N型薄膜晶體管205與N型薄膜晶體管210形成一差分對(Differential Pair)電路結(jié)構(gòu)265。
為解決常用缺陷，本發(fā)明特別提出二個前置移位器(Pre-shifter)270、275。其分別耦接至差分對電路結(jié)構(gòu)265中N型薄膜晶體管205與N型薄膜晶體管210的柵極。在第一前置移位器270中，P型薄膜晶體管240的漏極連接至高電壓源(Vdd)，P型薄膜晶體管240的柵極連接至接地電壓，P型薄膜晶體管240的漏極與P型薄膜晶體管250的源極相連接并連接至N型薄膜晶體管205的柵極，P型薄膜晶體管250的柵極與漏極相連接。如此一來，薄膜晶體管240與薄膜晶體管250形成一第一前置移位器270。同理，P型薄膜晶體管245的漏極連接至高電壓源(Vdd)，P型薄膜晶體管245的柵極連接至接地電壓，P型薄膜晶體管245的漏極與P型薄膜晶體管255的源極相連接并連接至N型薄膜晶體管210的柵極，P型薄膜晶體管255的柵極與漏極相連接。如此一來，P型薄膜晶體管245與P型薄膜晶體管255形成一第二前置移位器275。
在第一前置移位器270與第二前置移位器275中的P型薄膜晶體管240與245，由于其柵極耦接至接地電壓，因此可視為開啟，并且具有一等效電阻值R1。同理，P型薄膜晶體管250與255，由于其柵極與漏極相連接，因此可視為二極管式連接(diode-connect)的一主動式負(fù)載，并且可具有可隨輸入電壓而改變其電阻值的一等效電阻值R2。
在動作時(shí)，P型薄膜晶體管250的漏極為該第一前置移位器270的輸入端，由一第一低操作電壓電平的時(shí)鐘信號源225作為輸入信號。P型薄膜晶體管255的漏極為該第二前置移位器275的輸入端，由一第二低操作電壓電平的時(shí)鐘信號源230作為輸入信號。其中，該第一低操作電壓電平的時(shí)鐘信號源225與該第二低操作電壓電平的時(shí)鐘信號源230為互補(bǔ)(Complement)關(guān)系。
請參照圖3，其所繪示為本發(fā)明實(shí)施例的相關(guān)電壓波形。在100ns時(shí)，第一低操作電壓電平的時(shí)鐘信號源225為一特定高電壓時(shí)(曲線I)，即邏輯意義為“1”，則第二低操作電壓電平的時(shí)鐘信號源230為一特定低電壓(曲線II)，即邏輯意義為“0”。于本實(shí)施例中，該特定高電壓為1伏特，該特定低電壓為0伏特。通過該第一前置移位器270中的P型薄膜晶體管240與P型薄膜晶體管250適當(dāng)?shù)姆謮汉?，差分對電路結(jié)構(gòu)265中P型薄膜晶體管205的柵極電壓為一特定激活電壓(曲線III)，于本實(shí)施例中，該特定激活電壓為4.2伏特，遠(yuǎn)超過P型薄膜晶體管特定臨界電壓(3伏特)，因此，P型薄膜晶體管205被完全激活。而該第二前置移位器275中的P型薄膜晶體管245與P型薄膜晶體管255適當(dāng)?shù)姆謮汉?，差分對電路265中P型薄膜晶體管210的柵極電壓為一特定關(guān)閉電壓(曲線IV)。于本實(shí)施例中，該特定關(guān)閉電壓為3.2伏特，剛好略高于薄膜晶體管特定臨界電壓，因此，P型薄膜晶體管210處于稍微開啟狀態(tài)，如此一來，輸出端(Output)的電壓將為趨近于電壓電源(約為11.6伏特)。
相反地，在200ns時(shí)，第一低操作電壓電平的時(shí)鐘信號225為一特定低電壓時(shí)，即邏輯意義為“0”，則第二低操作電壓電平的時(shí)鐘信號230為一特定高電壓，即邏輯意義為“1”，通過該第一前置移位器270中的P型薄膜晶體管240與P型薄膜晶體管250適當(dāng)?shù)姆謮汉?，使得差分對電?65中P型薄膜晶體管205的柵極電壓為一特定關(guān)閉電壓，剛好略高于薄膜晶體管特定臨界電壓，因此，P型薄膜晶體管205處于稍微開啟狀態(tài)。通過該第二前置移位器275中的P型薄膜晶體管245與P型薄膜晶體管255適當(dāng)?shù)姆謮汉螅沟貌罘謱﹄娐?65中P型薄膜晶體管210的柵極電壓為一特定激活電壓，遠(yuǎn)超過薄膜晶體管特定臨界電壓，因此，薄膜晶體管210完全開啟，如此一來，輸出端的電壓將為趨近于接地電壓(約為0伏特)。
此外，為能適當(dāng)調(diào)整分壓值以決定出上述特定激活電壓值與特定關(guān)閉電壓值，吾人可利用調(diào)整P型薄膜晶體管240與P型薄膜晶體管250以及P型薄膜晶體管245與P型薄膜晶體管255間的信道寬度比來達(dá)成。
而當(dāng)?shù)谝坏筒僮麟妷弘娖降臅r(shí)鐘信號源225與第二低操作電壓電平的時(shí)鐘信號源230于0伏特與1伏特間不停轉(zhuǎn)換時(shí)，輸出端也會在0伏特與接近12伏特間不停轉(zhuǎn)換。
而本實(shí)施例所完成的電壓電平移位器可完全整合于薄膜晶體管液晶顯示器面板上，使得可利用1伏特的低操作電壓電平的時(shí)鐘信號取代常見大于3伏特的時(shí)鐘信號，大大地降低了輸入電壓值，可以有效降低電路工作時(shí)的電壓值，因此使提供時(shí)鐘信號的特殊應(yīng)用集成電路(ASIC)的功率消耗也隨之下降，進(jìn)而達(dá)成本發(fā)明的主要目的。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明，凡其它未脫離本發(fā)明技術(shù)構(gòu)思下所完成的等效改變或修飾，均應(yīng)包括在專利范圍內(nèi)。
權(quán)利要求
1.一種電壓電平移位器，其接收一第一時(shí)鐘信號與一第二時(shí)鐘信號，且該第一時(shí)鐘信號與該第二時(shí)鐘信號為互補(bǔ)關(guān)系，其特征在于，該電平移位器包括一第一前置移位器，其根據(jù)該第一時(shí)鐘信號，產(chǎn)生一第三時(shí)鐘信號，其中，該第一時(shí)鐘信號的高電平低于該第三時(shí)鐘信號的高電平；一第二前置移位器，其根據(jù)該第二時(shí)鐘信號，產(chǎn)生一第四時(shí)鐘信號，其中，該第二時(shí)鐘信號的高電平低于該第四時(shí)鐘信號的高電平；以及一后端電平移位器，電連接于該第一前置移位器與該第二前置移位器，其接收該第二時(shí)鐘信號與該第四時(shí)鐘信號，并根據(jù)該第二時(shí)鐘信號與該第四時(shí)鐘信號的變化來產(chǎn)生一輸出信號，其中該輸出信號的高電平大于該第二時(shí)鐘信號或該第四時(shí)鐘信號的高電平。
2.如權(quán)利要求1所述的電壓電平移位器，其特征在于，該第一前置移位器還包括耦接于一電壓電源與該第一時(shí)鐘信號間的一分壓電路，該分壓電路產(chǎn)生出該第三時(shí)鐘信號。
3.如權(quán)利要求2所述的電壓電平移位器，其特征在于，該分壓電路由數(shù)個電阻組件串接而成。
4.如權(quán)利要求3所述的電壓電平移位器，其特征在于，該電阻組件為一柵極連接至接地電壓的P型薄膜晶體管。
5.如權(quán)利要求3所述的電壓電平移位器，其特征在于，該電阻組件為一柵極與漏極連接的P型薄膜晶體管。
6.如權(quán)利要求1所述的電壓電平移位器，其特征在于，該第二前置移位器還包括耦接于一電壓電源與該第二時(shí)鐘信號間的一分壓電路，該分壓電路產(chǎn)生出該第四時(shí)鐘信號。
7.如權(quán)利要求6所述的電壓電平移位器，其特征在于，該分壓電路由數(shù)個電阻組件串接而成。
8.如權(quán)利要求7所述的電壓電平移位器，其特征在于，該電阻組件為一柵極連接至接地電壓的P型薄膜晶體管。
9.如權(quán)利要求7所述的電壓電平移位器，其特征在于，該電阻組件為一柵極與漏極連接的P型薄膜晶體管。
10.如權(quán)利要求1所述的電壓電平移位器，其特征在于，該后端電平移位器包括一電流鏡結(jié)構(gòu)，電連接于一電壓電源，其以兩個P型薄膜晶體管所完成；一差分對電路結(jié)構(gòu)，電連接于該電流鏡結(jié)構(gòu)與這些前置移位器，其以兩個N型薄膜晶體管所完成。
全文摘要
本發(fā)明涉及一種以薄膜晶體管所完成的低操作電壓電平移位器，利用雙級電平移位器的設(shè)置，可以有效降低薄膜晶體管液晶顯示器中電壓電平移位器的輸入端所需輸入信號的電壓電平。該電平移位器包括第一前置移位器，其根據(jù)該第一時(shí)鐘信號，產(chǎn)生一第三時(shí)鐘信號；一第二前置移位器，其根據(jù)該第二時(shí)鐘信號，產(chǎn)生一第四時(shí)鐘信號；以及一后端電平移位器，電連接于該第一前置移位器與該第二前置移位器，其接收該第二時(shí)鐘信號與該第四時(shí)鐘信號，并根據(jù)該第二時(shí)鐘信號與該第四時(shí)鐘信號的變化來產(chǎn)生一輸出信號，其中該輸出信號的高電平大于該第二時(shí)鐘信號或該第四時(shí)鐘信號的高電平。
文檔編號H03K19/0944GK1402432SQ0214208
公開日2003年3月12日 申請日期2002年8月26日 優(yōu)先權(quán)日2002年8月26日
發(fā)明者曾戎駿 申請人:統(tǒng)寶光電股份有限公司