專利名稱：低噪聲放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及低噪聲放大器。
背景技術(shù)：
當(dāng)接收到弱無線電信號時，在進(jìn)一步處理之前必須首先將其放大。完成此功能的放大器加到所述信號上的噪聲必須盡可能小。這種放大器稱為低噪聲放大器(LNA)。除了低噪聲之外，所述放大器還必須具有完全確定的電阻性輸入阻抗，以使通常位于放大器前面的濾波器能按要求工作。為了理解LNA的重要性，應(yīng)當(dāng)指出，無線電接收機的噪聲系數(shù)絕不會小于無線電接收機中LNA的噪聲系數(shù)。
在高性能的無線電接收機中，第一個單元總是低噪聲放大器(LNA)，所述低噪聲放大器的性能為整個無線電接收機的性能設(shè)定了一個極限。所以，如果要將CMOS技術(shù)應(yīng)用于要求高的應(yīng)用中，重要的是能夠設(shè)計出具有非常低噪聲的CMOS LNA。一般來說，對LNA的要求，除了低噪聲之外，還有高線性、足夠高的增益、完全確定的電阻性輸入阻抗(以便與在幾乎所有無線電接收機中都設(shè)置在LNA前面的無源非芯片式濾波器相匹配)以及低功耗。
有好幾種不同的方案可獲得電阻性輸入阻抗。例如，可以使用共用柵極布局、使得輸入電導(dǎo)等于晶體管的跨導(dǎo)。但最佳的噪聲性能是用電感性源極衰減的方法實現(xiàn)的，其實例示于附圖的

圖1。
圖1所示電路包括兩個晶體管M1和M2。每個晶體管分別具有柵極、漏極和源極接線G、D和S，第一個晶體管的源極通過阻抗LS接地，其柵極通過電感LG連接到電路的輸入端。在圖1的電路中，RS代表源極輸出阻抗，VS代表輸入電壓。第二個晶體管M2的源極連接到第一個晶體管M1的漏極，其漏極通過輸出電感LOUT連接到電源電壓VCC。第二個晶體管M2的柵極連接到電源電壓VCC。第二個晶體管M2的漏極接線提供電路的輸出VOUT。
以與輸入晶體管m1的源極(發(fā)射極)串聯(lián)的形式接入電感Ls。這樣就和本征柵-源(基極-發(fā)射極)電容一起形成輸入阻抗的電阻性部分。電感Ls具有極小的電感，即使是一個低質(zhì)量的片內(nèi)元件，也幾乎不引入噪聲。輸入阻抗是容性和電阻性的，通過感性匹配網(wǎng)絡(luò)可以將它轉(zhuǎn)換成所需的阻抗。這種布局的一個問題是對柵極引發(fā)的電流噪聲的敏感性，因為這種噪聲在輸入電路中被增強Q倍。但高Q對于降低溝道電流噪聲是有利的，在不考慮柵極引發(fā)的電流噪聲的設(shè)計中，可能會得到很大的Q值以及完全由柵極引發(fā)的電流噪聲所控制的噪聲。
例如，在CMOS中，柵極引發(fā)的噪聲是限制可獲得性能的一個問題。
發(fā)明概述根據(jù)本發(fā)明的一個方面，提供一種可降低注入輸入端的噪聲電流量的輸入裝置。為了得到同樣的輸入阻抗，在輸入裝置的柵極和源極(基極-發(fā)射極)之間引入附加電容。如果所述電容具有高質(zhì)量，則它引入的噪聲很小，因而放大器的總噪聲被顯著減小。
附圖簡要說明圖1圖解說明具有電感性源極衰減的低噪聲放大器；圖2圖解說明實施本發(fā)明的低噪聲放大器；圖3圖解說明MOS晶體管；圖4圖解說明用于噪聲計算的小信號電路；以及圖5圖解說明噪聲系數(shù)對晶體管Q和寬度的關(guān)系曲線。
優(yōu)選實施例的詳細(xì)說明雖然將參考MOS晶體管描述本發(fā)明，但是很易理解，所述原理可以用于任何呈現(xiàn)與柵極(或等效物)電容相關(guān)的柵極(或等效物)噪聲的晶體管。
圖2圖解說明本發(fā)明的一個實施例，它包括相互連接的第一和第二晶體管M1和M2以及在圖1的電路中示出的另一個元件。
在圖2所示的本發(fā)明的實施例中，設(shè)置與晶體管M1的本征柵極電容Cgs并聯(lián)的附加電容Cd。附加電容Cd具有消除Cgs和Q之間的相互影響的作用，這可以用來在任何給定的Cgs值的情況下可調(diào)節(jié)地減小Q。這是非常重要的，因為柵極引發(fā)的電流噪聲隨Cgs的平方而增加。
在以下的說明中，可以看出這種技術(shù)用來設(shè)計非常低噪聲的CMOS LNA，而沒有關(guān)聯(lián)的功耗負(fù)擔(dān)。為使所述分析易處理，所有無源元件均按無損耗處理。這樣，所計算的噪聲系數(shù)對于可用的技術(shù)、設(shè)計規(guī)范和功耗電平，均代表最小值。
圖2示出實施本發(fā)明的LNA的簡化示意圖。晶體管M2對LNA的噪聲性能只有很小的影響，其對總噪聲的作用在分析中不作考慮。表1列出了在以下說明中所使用的許多符號，其中提到的晶體管是M1。所述處理限于長溝道(或者更確切地說，低電場)晶體管的情況，對于這類晶體管，通常的平方Ids-Vgs關(guān)系適用于飽和區(qū)。例如，對MOS晶體管的詳細(xì)說明，請參閱“Operation and Modeling of the MOSTransistor”，Yannis P.Tsiridis，第二版，McGraw-Hill，1999。圖3說明MOS晶體管的結(jié)構(gòu)，特別圖解說明晶體管的寬度W和柵極長度L。
表1工藝和設(shè)計參數(shù)符號參數(shù)W 晶體管寬度L 晶體管長度Ids晶體管溝道電流Vds晶體管漏-源電壓Vgs晶體管柵-源電壓Cgs晶體管柵-源電容Gmb晶體管跨導(dǎo)Gdo晶體管體跨導(dǎo)Vds＝0時晶體管輸出電導(dǎo)μn電子遷移率Cox柵極單位電容γ 溝道電流噪聲系數(shù)δ 柵極引發(fā)的電流噪聲系數(shù)Rs 源電阻ω0工作角頻率kB波爾茲曼常數(shù)T 絕對溫度已知電路的輸入阻抗(忽略gmb，其對輸入阻抗和輸出噪聲的影響都極小)由下式給出Zin=Rs+1jωCt+jωLt+gmLsCt---(1)]]>式中Lt＝Lg+Ls且Ct＝Cd+Cgs。gm可以寫為(按通常的長溝道近似)gm=2μnCaxWIds/L---(2)]]>在諧振(工作)角頻率下
ω=1LtCt---(3)]]>LNA給出的阻抗必須等于源阻抗匹配；因此，諧振時的結(jié)果總阻抗為Zin,res=Rs+gmLsCt=2Rs---(4)]]>其中必須滿足等式gmLsCt=Rs---(5)]]>于是，輸入電路的質(zhì)量因數(shù)Q為Q=12RsωoCt---(6)]]>圖3中示出用于噪聲分析的小信號等效電路。包括三個噪聲源源電阻的熱噪聲(in，R)；溝道電流的熱噪聲(in，d)；以及柵極引發(fā)的電流噪聲((in，g)。對應(yīng)的噪聲密度為i2‾n,R=4kBT1RsΔf---(7)]]>i2‾n,d=4kBTγgdoΔf---(8)]]>i2‾n,g=4kBTδ(ωCgs)25gdoΔf---(9)]]>柵極引發(fā)的電流噪聲和溝道電流噪聲的相關(guān)性已忽略不計?？梢匀菀椎亟o出這種噪聲示而僅僅引入非常小的誤差。
傳統(tǒng)的電路分析給出所述三種噪聲源在諧振條件下對輸出噪聲電流in，out(見圖3)的轉(zhuǎn)移函數(shù)
in,out,R=gmj2ωoCtin,R---(10)]]>in,out,d=12in,d---(11)]]>in,out,g=gmjωoCtjRsωoCt-1j2RsωoCtin,g---(12)]]>利用公式(6)，獲得如下的在諧振條件下的噪聲系數(shù)F=i2‾n,out,R+i2‾n,out,g+i2‾n,out,di2‾n,out,R]]>=1+δgm22gdo(Q2+14)P2+γ4gdoRsQ2gm2]]>=1+δ5(Q2+14)P2+γ4RsQ2gm---(13)]]>式中P≡CsCt---(14)]]>并且已作長溝道方式簡化gdo＝gm。以下將采用常用的公式Cgs=23CoxWL---(15)]]>利用公式(6)、(14)和(15)，P可表示為P=Q·2ωoRsCgs=Q·43ωoRsCosWL---(16)]]>(利用公式(2)和(16))可以把公式(13)改寫為
F=1+δ2(Q2+14)(Q·43ωoRsCoxWL)2+γ4RsQ22μnCoxWIds/L]]>≡1+aQ2W32+a4W32+bQ-2W-11---(17)]]>式中a和b的表達(dá)式是顯而易見的。公式(17)作為Q和W的函數(shù)的典型關(guān)系曲線示于圖4?？梢灾苯涌闯鰧τ赒和W的有限值，公式(17)沒有最小值；而是對于任何Ids值，可以任意地使其接近于1。但是，這種情況是當(dāng)Q趨于無窮大而W趨于零時得到的，而這些不是這些參數(shù)的合理選擇。實際上，由于線性和對參數(shù)敏感等原因必須對Q加以限制，且W必須足夠大才可得到給定的Ids。所以，可以固定一個容許的可能最大的Q值，并在有這樣一個Q值時推導(dǎo)出最佳晶體管寬度Wopt的公式。相對于W取公式(17)的導(dǎo)數(shù)，得到∂F∂W=32a(Q2+14)W12-12bQ-2W-32---(18)]]>使公式(18)等于零，給出Wopt為Wopt=1Q(Q2+14)12b3a≈1Q2b3a]]>=1Q25γ12δ143ωoRsCoxL---(19)]]>將公式(19)代入公式(16)，得到Popt的對應(yīng)值Popt=1(Q2+14)125γ12δ≈1Q5γ12δ---(20)]]>最后，從公式(17)和(19)可以得到對給定Q的噪聲系數(shù)的最小值Fmin
Fmin=1+(Q2+14)14Q32·4a14(b3)34≈1+1Q·4a14(b3)34]]>=1+1Q·4(δ5)14(γ12)342ωo3μnRsIdsL---(21)]]>對于同樣的Q和Ids值，可以將上述噪聲系數(shù)和沒有額外的電容Cd時所得到的噪聲系數(shù)進(jìn)行比較。因此，我們定義抑制系數(shù)S為S≡FP=1-1Fmin-1---(22)]]>式中由公式(13)在P＝1時給出Fp＝1。相應(yīng)地S=δ5(Q2+14)+γ4δ5(Q2+14)P2opt+γ4WoptWp=1---(23)]]>其中Wp＝1來自公式(6)和(15)WP=1=1Q·43ωoRsCosL---(24)]]>公式(19)，(20)和(24)產(chǎn)生S=(3δ5γQ2+34)1Q5γ12δ---(25)]]>可以把Fmin寫成Fmin=1+FP=1-1S---(26)]]>這樣，S越高，對Fmin的改進(jìn)越大。在高Q的極限內(nèi)，S與Q3/2成正比。
以上求出的關(guān)系導(dǎo)致可實現(xiàn)的放大器，即，所有設(shè)計參數(shù)均可被賦予合理的數(shù)值。在以下的說明中，工藝參數(shù)取自標(biāo)準(zhǔn)0.35μmCMOS工藝，其中δ＝2γ(最近對γ和δ數(shù)值的基于模擬的分析，請參閱Proceedings CICC 1999，paper 16-2，1999年5月，其中用符號β代替δ)。工作(諧振)頻率為1.8GHz，源阻抗為50Ω，電流消耗設(shè)為1mA。表2列出了工藝和設(shè)計參數(shù)。
設(shè)計過程開始時將Q固定在稍高的數(shù)值3。于是，公式(19)和(20)分別給出Wopt＝35μm和P＝0.15。從公式(15)可得Cgs＝44fF，而從公式(14)可得Cd＝250fF。公式(2)和(5)分別產(chǎn)生gm≈5.8mA/V和Ls≈2.5nH。最后由公式(3)計算的Lg為24nH。很清楚，所有元件(可能除了1g之外)都具有可集成化的數(shù)值。
公式(21)給出Fmin≈1.26(≈0.99dB)，這是一個非常低的數(shù)值。從抑制系數(shù)S≈4.59，可計算出P＝1時的F值，得出Fp＝1≈2.18(≈3.38dB)，一個高得多的數(shù)值。表3給出Q＝2以及Q＝4時的各元件數(shù)值。
表2藝和設(shè)計參數(shù)值參數(shù) 數(shù)值Lmin(有效) 4μmμn0.04m2/VCox4.710-3F/m2γ2.0δ4.0Ids1mAω02∏.1.8 109s-1Rs 50Ω
表3元件數(shù)值和放大器的噪聲性能
顯然，上述本發(fā)明的實施例可以設(shè)計出在低功耗電平下非常低噪聲的CMOS LNA。
本發(fā)明的原理不僅適用于以上所示和說明的LNA，也適用于微分低噪聲放大器。如果是微分LNA，則源端子通過阻抗匹配網(wǎng)絡(luò)、例如電感、連接到信號的地(或共用)端子。
本發(fā)明的原理也適用于一般晶體管，例如雙極晶體管。如果是雙極晶體管，則輸入和“電源”端子由基極、發(fā)射極和集電極提供。
權(quán)利要求
1.一種低噪聲放大器，它包括CMOS晶體管，所述CMOS晶體管具有柵極端子、源極端子和漏極端子，所述柵極端子通過第一阻抗匹配網(wǎng)絡(luò)連接到所述放大器的輸入端，而所述源極端子通過第二阻抗匹配網(wǎng)絡(luò)連接到信號接地線；以及，容性阻抗，它連接在所述晶體管的所述柵極端子和所述源極端子之間。
2.一種低噪聲放大器，它包括具有輸入端子以及第一和第二電源端子的晶體管；以及連接在所述輸入端子和所述第一和第二電源端子之一之間的容性阻抗。
3.一種低噪聲放大器，它包括雙極晶體管，所述雙極晶體管具有基極端子、發(fā)射極和集電極端子，所述基極端子通過第一阻抗匹配網(wǎng)絡(luò)連接到所述放大器的輸入端子，而所述發(fā)射極端子通過第二阻抗匹配網(wǎng)絡(luò)連接到信號接地端子；以及容性阻抗，它連接在所述晶體管的所述基極端子和所述發(fā)射極端子之間。
全文摘要
一種低噪聲放大器，它包括CMOS晶體管(M
文檔編號H03F3/193GK1515070SQ02811481
公開日2004年7月21日 申請日期2002年4月8日 優(yōu)先權(quán)日2001年4月9日
發(fā)明者P·安德雷尼, H·斯杰蘭德, P 安德雷尼, 芾嫉 申請人:艾利森電話股份有限公司