專利名稱：時鐘產生電路及產生方法
技術領域：
本發(fā)明是有關于一種時鐘電路，且特別是有關于一種可彈性設定輸出時鐘頻率的時鐘產生電路及產生方法。
背景技術：
在電子電路系統(tǒng)中，除了系統(tǒng)提供的系統(tǒng)時鐘以外，經(jīng)常也會用到與系統(tǒng)時鐘頻率不同的其它時鐘。當所需的時鐘頻率與系統(tǒng)時鐘的頻率為整數(shù)倍時，只需應用除法器便可達成。然而，許多時候所需的時鐘頻率與系統(tǒng)時鐘的頻率往往無法正好為整數(shù)倍，例如串行埠使用的115.2KHz或音訊編碼與譯碼使用的44.1KHz等，便經(jīng)常無法由2的冪次(2n)除法器來達成。
此時，只有應用鎖相回路(Phase Lock Loop，簡稱PLL)或數(shù)字狀態(tài)圖(state machine)的方法來產生。然而，無論應用鎖相回路或數(shù)字狀態(tài)圖的方法來產生所需的時鐘，其與系統(tǒng)時鐘間的頻率比在設計完成后即已固定，而當系統(tǒng)時鐘頻率或所需時鐘頻率變更時，便只能重新設計電路，導致時間與成本的損耗。

發(fā)明內容
有鑒于此，本發(fā)明提供一種時鐘產生電路及產生方法，其可在所需輸出時鐘或系統(tǒng)時鐘頻率變化時，無須重新設計電路，即可依據(jù)系統(tǒng)時鐘與所需輸出時鐘的頻率比值，來彈性地設定產生的輸出時鐘的頻率。
為達上述及其它目的，本發(fā)明提供一種時鐘產生電路，適用于自一個系統(tǒng)時鐘產生第一輸出時鐘，其中的第一輸出時鐘與系統(tǒng)時鐘的頻率比值大小為第一設定值除以第二設定值。此時鐘產生電路包括緩存器、第一加法器、第一比較器、第二加法器與多任務器。
其中，緩存器用以根據(jù)系統(tǒng)時鐘的觸發(fā)來暫存一個資料值。第一加法器耦接緩存器，用以接收上述的資料值，并求取資料值與第一設定值的和，以輸出第一結果值。第一比較器耦接第一加法器，用以將第一結果值與參考值比較，以產生所需的第一輸出時鐘。第二加法器耦接第一加法器，用以接收第一結果值，并求取第一結果值與第二設定值的和，以輸出第二結果值。而多任務器則耦接第一加法器、第二加法器、第一比較器及緩存器，用以根據(jù)第一輸出時鐘的準位，以自第一結果值與第二結果值中，選擇下一個系統(tǒng)時鐘觸發(fā)時，緩存器應暫存的資料值。
本發(fā)明的一個實施例中，其第一設定值與第二設定值的大小，分別為第一輸出時鐘頻率與系統(tǒng)時鐘頻率各除以第一輸出時鐘頻率與系統(tǒng)時鐘頻率間的最大公約數(shù)而得，以簡化設計電路。
本發(fā)明的一個實施例中，取正值的第一設定值來輸入第一加法器，而取負值的第二設定值來輸入第二加法器。當系統(tǒng)重置時，將資料值的初始值設定為0。而參考值設定等于第二設定值的大小，且每當?shù)谝唤Y果值不小于參考值時，第一比較器會產生第一輸出時鐘的一個脈沖。而每當脈沖產生時，多任務器會選擇第二結果值，以作為下一個系統(tǒng)時鐘觸發(fā)時，緩存器應暫存的資料值。
本發(fā)明的另一個實施例中，取負值的第一設定值來輸入第一加法器，而取正值的第二設定值來輸入第二加法器。當系統(tǒng)重置時，將資料值的初始值設定為第二設定值。而參考值設定等于0，且每當?shù)谝唤Y果值不大于0時，第一比較器會產生第一輸出時鐘的一個脈沖。而每當脈沖產生時，多任務器會選擇第二結果值，以作為下一個系統(tǒng)時鐘觸發(fā)時，緩存器應暫存的資料值。
本發(fā)明的任意一個實施例中，此時鐘產生電路可更包括一個第二比較器，其耦接至緩存器，用以將資料值與小于第二設定值的大小的第三設定值比較，以產生第二輸出時鐘。其中的第三設定值較佳地為第二設定值的大小的一半取整數(shù)，以調整輸出時鐘的周期比。
本發(fā)明另提供一種時鐘產生方法，適用于自一個系統(tǒng)時鐘產生第一輸出時鐘，其中的第一輸出時鐘與系統(tǒng)時鐘的頻率比值的大小為第一設定值除以第二設定值。此時鐘產生方法包括下列步驟首先求取一個資料值與第一設定值的和，以產生第一結果值；并求取第一結果值與第二設定值的和，以產生第二結果值；根據(jù)第一輸出時鐘的準位，以自第一結果值與第二結果值中，選擇下一個系統(tǒng)時鐘觸發(fā)時應暫存的資料值；以及比較第一結果值與參考值，以產生第一輸出時鐘。
其中較佳地第一設定值與第二設定值的大小，分別為第一輸出時鐘頻率與系統(tǒng)時鐘頻率各除以第一輸出時鐘頻率與系統(tǒng)時鐘頻率間的最大公約數(shù)而得。
其中當求取第一結果值與第二結果值時，是以正值的第一設定值及負值的第二設定值，來求取其和。并將資料值的初始值設定為0。且設定參考值等于第二設定值的大小，而每當?shù)谝唤Y果值不小于參考值時，產生第一輸出時鐘的一個脈沖。且每當脈沖產生時，選擇第二結果值，以作為下一個系統(tǒng)時鐘觸發(fā)時應暫存的資料值。
其中當求取第一結果值與第二結果值時，亦可以負值的第一設定值及正值的第二設定值，來求取其和。并將資料值的初始值設定為第二設定值。且設定參考值等于0，而每當?shù)谝唤Y果值不大于0時，產生第一輸出時鐘的一個脈沖。且每當脈沖產生時，選擇第二結果值，以作為下一個系統(tǒng)時鐘觸發(fā)時應暫存的資料值。
其中亦可更包括比較資料值與小于第二設定值的大小的第三設定值，以產生第二輸出時鐘的步驟。且第三設定值較佳地為第二設定值的大小的一半取整數(shù)。
由上述的說明中可知，應用本發(fā)明的一種時鐘產生電路及產生方法，則當系統(tǒng)時鐘頻率或所需的輸出時鐘頻率變更時，可依據(jù)系統(tǒng)時鐘與所需輸出時鐘的頻率比值，來彈性地設定產生的輸出時鐘的頻率，而無須重新設計電路，故可大幅節(jié)省時間與成本之損耗。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特以較佳實施例，并配合所附圖式，作詳細說明如下。


圖1是顯示根據(jù)本發(fā)明第一實施例的一種時鐘產生電路的示意圖。
圖2是顯示根據(jù)本發(fā)明第一實施例的時鐘波形時序圖。
圖3是顯示根據(jù)本發(fā)明第二實施例的一種時鐘產生電路的示意圖。
圖4是顯示根據(jù)本發(fā)明第二實施例的時鐘波形時序圖。
符號說明100、300 時鐘產生電路110、310 緩存器120、320 第一加法器130、330 第一比較器140、340 第二加法器150、350 多任務器160、360 第二比較器具體實施方式
第一實施例請參考圖1所示，其為根據(jù)本發(fā)明第一實施例的一種時鐘產生電路的示意圖。圖中顯示，此時鐘產生電路100包括緩存器110、第一加法器120、第一比較器130、第二加法器140與多任務器150。當然，如圖所示，為了調整產生的輸出時鐘的周期比(duty)，此時鐘產生電路100較佳地更包括第二比較器160。
其中，假設系統(tǒng)時鐘SYSCLK的頻率為34MHz，且欲產生的第一輸出時鐘CLK1或第二輸出時鐘CLK2的頻率為10MHz，則第一輸出時鐘CLK1與系統(tǒng)時鐘SYSCLK之頻率比值為10M/34M。為了簡化電路起見，首先求取第一輸出時鐘CLK1與系統(tǒng)時鐘SYSCLK之頻率的最大公約數(shù)，在此例中為2M，然后將第一設定值A與第二設定值B的大小，分別設定為第一輸出時鐘CLK1頻率與系統(tǒng)時鐘SYSCLK頻率各除以最大公約數(shù)的值2M，則此例的第一設定值A與第二設定值B的大小將分別為5與17。
此外，為了調整產生的輸出時鐘的周期比，必須設定第二比較器160參考的一個第三設定值C，第三設定值C應小于第二設定值B。此處為了產生具有近似平均周期比的第二輸出時鐘CLK2，故設定第三設定值C為第二設定值B的一半取整數(shù)，也即其值為C＝INT(17/2)＝8。
如圖所示，緩存器110是用來根據(jù)系統(tǒng)時鐘SYSCLK的觸發(fā)，以暫存第一加法器120或第二加法器140的計算結果的資料值R。而第一加法器120是用來將資料值R逐次地以第一設定值A來累進，以輸出第一結果值S1。第二加法器140，則計算第一結果值S1與第二設定值B的差，以輸出第二結果值S2。第一比較器130用來將第一結果值S1與等于第二設定值B的參考值比較，且當?shù)谝唤Y果值S1不小于第二設定值B時，產生第一輸出時鐘CLK1的一個脈沖，以達成所需頻率的第一輸出時鐘CLK1。
此外，當?shù)谝惠敵鰰r鐘CLK1的脈沖產生時，代表累進資料值R的第一結果值S1已大于或等于第二設定值B，故應用多任務器150來選擇第二結果值S2，以作為下一個系統(tǒng)時鐘觸發(fā)時，緩存器110應暫存的資料值R。也就是說，以第一設定值A累進的資料值R，當其值將大于或等于第二設定值B時，則不繼續(xù)累進，而改以累進的第一結果值S1減去第二設定值B的第二結果值S2，作為資料值R，以維持每B個系統(tǒng)時鐘SYSCLK頻率，產生A個第一輸出時鐘CLK1的脈沖的結果。而第二比較器160則設定當資料值R大于第三設定值C時，輸出高準位(或相反)的第二輸出時鐘CLK2，反之，輸出低準位(或相反)的第二輸出時鐘CLK2，以調整其周期比，其實際產生的波形將配合圖2來說明。
在圖2中，因本實施例的輸出時鐘的需求為每17個系統(tǒng)時鐘SYSCLK產生5個脈沖，故圖標僅繪出17個系統(tǒng)時鐘SYSCLK的時序波形。如圖所示的，當系統(tǒng)啟始時，將緩存器110儲存的資料值R的初始值設定為0，然后開始以第一設定值A＝5來累進資料值R。
當?shù)?時鐘時，資料值R累進為10大于8，故第二輸出時鐘CLK2轉為高準位。當?shù)?時鐘時，資料值R累進為15，此時因第一結果值S1＝20已大于17，故第一比較器130輸出第一輸出時鐘CLK1的一個脈沖，而第4時鐘時，多任務器150選擇第二結果值S2，以將第一結果值S1減去17獲得資料值R＝3，第二輸出時鐘CLK2因此轉為低準位。
當?shù)?時鐘時，資料值R累進為13大于8，故第二輸出時鐘CLK2再次轉為高準位，且此時因第一結果值S1＝18已大于17，故第一比較器130輸出第一輸出時鐘CLK1的一個脈沖，而第7時鐘時，多任務器150選擇第二結果值S2，以將第一結果值S1減去17獲得資料值R＝1，第二輸出時鐘CLK2因此轉為低準位。
當?shù)?時鐘時，資料值R累進為11大于8，故第二輸出時鐘CLK2再次轉為高準位。當?shù)?0時鐘時，資料值R累進為16，此時因第一結果值S1＝21已大于17，故第一比較器130輸出第一輸出時鐘CLK1的一個脈沖，而第11時鐘時，多任務器150選擇第二結果值S2，以將第一結果值S1減去17獲得資料值R＝4，第二輸出時鐘CLK2因此轉為低準位。
當?shù)?2時鐘時，資料值R累進為9大于8，故第二輸出時鐘CLK2再次轉為高準位。當?shù)?3時鐘時，資料值R累進為14，此時因第一結果值S1＝19已大于17，故第一比較器130輸出第一輸出時鐘CLK1的一個脈沖，而第14時鐘時，多任務器150選擇第二結果值S2，以將第一結果值S1減去17獲得資料值R＝2，第二輸出時鐘CLK2因此轉為低準位。
當?shù)?6時鐘時，資料值R累進為12大于8，故第二輸出時鐘CLK2再次轉為高準位，且此時因第一結果值S1已等于17，故第一比較器130輸出第一輸出時鐘CLK1的一個脈沖，而第17時鐘時，多任務器150選擇第二結果值S2，以將第一結果值S1減去17獲得資料值R＝0，第二輸出時鐘CLK2因此轉為低準位，而回到初始狀態(tài)。
由上述的說明中可知，依此類推則每17個系統(tǒng)時鐘SYSCLK將產生5個脈沖的第一輸出時鐘CLK1及第二輸出時鐘CLK2，且當輸出時鐘在與系統(tǒng)時鐘SYSCLK的頻率比值拉大時，其第一輸出時鐘CLK1及第二輸出時鐘CLK2的頻率將趨于精確值，而第二輸出時鐘CLK2的周期比也將趨于平均而誤差極小。
第二實施例請參考圖3所示，其為根據(jù)本發(fā)明第二實施例的一種時鐘產生電路的示意圖。本實施例與第一實施例的不同乃在于第一實施例使用累進資料值的方法，而本實施例則采用遞減資料值的作法。如圖中所示，此時鐘產生電路300同樣包括緩存器310、第一加法器320、第一比較器330、第二加法器340與多任務器350。當然，如圖所示，為了調整產生的輸出時鐘的周期比，此時鐘產生電路300較佳地可更包括第二比較器360。
此處也假設延續(xù)第一實施例對于系統(tǒng)時鐘SYSCLK及第一輸出時鐘CLK1與第二輸出時鐘CLK2的說明，也即第一設定值A與第二設定值B的值分別為5與17，且第三設定值C為第二設定值B的一半取整數(shù)，即C＝INT(17/2)＝8。
如圖所示，緩存器310是用來根據(jù)系統(tǒng)時鐘SYSCLK的觸發(fā)，以暫存第一加法器320或第二加法器340的計算結果的資料值R。而第一加法器320是用來將資料值R逐次地以第一設定值A來遞減，以輸出第一結果值S1。第二加法器340，則計算第一結果值S1與第二設定值B的和，以輸出第二結果值S2。第一比較器330用來將第一結果值S1與參考值0比較，且當?shù)谝唤Y果值S1不大于0時，產生第一輸出時鐘CLK1的一個脈沖，以達成所需頻率的第一輸出時鐘CLK1。
此外，當?shù)谝惠敵鰰r鐘CLK1的脈沖產生時，代表遞減資料值R的第一結果值S1已小于或等于0，故應用多任務器350來選擇第二結果值S2，以作為下一個系統(tǒng)時鐘觸發(fā)時，緩存器310應暫存的資料值R。也就是說，以第一設定值A遞減的資料值R，當其值將小于或等于0時，則不繼續(xù)遞減，而改以遞減的第一結果值S1加上第二設定值B的第二結果值S2，作為資料值R，以維持每B個系統(tǒng)時鐘SYSCLK頻率，產生A個第一輸出時鐘CLK1的脈沖的結果。而第二比較器360則設定當資料值R小于第三設定值C時，輸出高準位(或相反)的第二輸出時鐘CLK2，反之，輸出低準位(或相反)的第二輸出時鐘CLK2，以調整其周期比，其實際產生的波形將配合圖4來說明。
在圖4中，因本實施例的輸出時鐘的需求為每17個系統(tǒng)時鐘SYSCLK產生5個脈沖，故圖標僅繪出17個系統(tǒng)時鐘SYSCLK的時序波形。如圖所示的，當系統(tǒng)啟始時，將緩存器310儲存的資料值R的初始值設定為第二設定值B＝17，然后開始以第一設定值A＝5來遞減資料值R。
當?shù)?時鐘時，資料值R遞減為7小于8，故第二輸出時鐘CLK2轉為高準位。當?shù)?時鐘時，資料值R遞減為2，此時因第一結果值S1＝-3已小于0，故第一比較器330輸出第一輸出時鐘CLK1的一個脈沖，而第4時鐘時，多任務器350選擇第二結果值S2，以將第一結果值S1加上17獲得資料值R＝14，第二輸出時鐘CLK2因此轉為低準位。
當?shù)?時鐘時，資料值R遞減為4小于8，故第二輸出時鐘CLK2再次轉為高準位，且此時因第一結果值S1＝-1已小于0，故第一比較器330輸出第一輸出時鐘CLK1的一個脈沖，而第7時鐘時，多任務器350選擇第二結果值S2，以將第一結果值S1加上17獲得資料值R＝16，第二輸出時鐘CLK2因此轉為低準位。
當?shù)?時鐘時，資料值R遞減為6小于8，故第二輸出時鐘CLK2再次轉為高準位。當?shù)?0時鐘時，資料值R遞減為1，此時因第一結果值S1＝-4已小于0，故第一比較器330輸出第一輸出時鐘CLK1的一個脈沖，而第11時鐘時，多任務器350選擇第二結果值S2，以將第一結果值S1加上17獲得資料值R＝13，第二輸出時鐘CLK2因此轉為低準位。
當?shù)?3時鐘時，資料值R遞減為3小于8，故第二輸出時鐘CLK2再次轉為高準位，此時因第一結果值S1＝-2已小于0，故第一比較器330輸出第一輸出時鐘CLK1的一個脈沖，而第14時鐘時，多任務器350選擇第二結果值S2，以將第一結果值S1加上17獲得資料值R＝15，第二輸出時鐘CLK2因此轉為低準位。
當?shù)?6時鐘時，資料值R遞減為5小于8，故第二輸出時鐘CLK2再次轉為高準位，且此時因第一結果值S1已等于0，故第一比較器330輸出第一輸出時鐘CLK1的一個脈沖，而第17時鐘時，多任務器350選擇第二結果值S2，以將第一結果值S1加上17獲得資料值R＝17，第二輸出時鐘CLK2因此轉為低準位，而回到初始狀態(tài)。
由上述的說明中可知，依此類推則每17個系統(tǒng)時鐘SYSCLK將產生5個脈沖的第一輸出時鐘CLK1及第二輸出時鐘CLK2，且第二輸出時鐘CLK2在與系統(tǒng)時鐘SYSCLK的頻率比值拉大時，其第一輸出時鐘CLK1及第二輸出時鐘CLK2的頻率將趨于精確值，而第二輸出時鐘CLK2的周期比也將趨于平均而誤差極小。
綜上所述則可歸納一種時鐘產生方法，其適用于自一個系統(tǒng)時鐘產生第一輸出時鐘，其中的第一輸出時鐘與系統(tǒng)時鐘的頻率比值的大小為第一設定值除以第二設定值。此時鐘產生方法包括下列步驟首先求取一個資料值與第一設定值的和，以產生第一結果值；并求取第一結果值與第二設定值的和，以產生第二結果值；根據(jù)第一輸出時鐘的準位，以自第一結果值與第二結果值中，選擇下一個系統(tǒng)時鐘觸發(fā)時應暫存的資料值；以及比較第一結果值與參考值，以產生第一輸出時鐘。
其中較佳地第一設定值A與第二設定值B的大小，分別為第一輸出時鐘CLK1頻率與系統(tǒng)時鐘SYSCLK頻率各除以第一輸出時鐘CLK1頻率與系統(tǒng)時鐘SYSCLK頻率間的最大公約數(shù)而得。
其中當求取第一結果值S1與第二結果值S2時，是以正值的第一設定值A及負值的第二設定值B，來求取其和。并將資料值的初始值設定為0。且設定參考值等于第二設定值B的大小，而每當?shù)谝唤Y果值S1不小于參考值時，產生第一輸出時鐘CLK1的一個脈沖。且每當脈沖產生時，選擇第二結果值S2，以作為下一個系統(tǒng)時鐘觸發(fā)時應暫存的資料值R。
其中當求取第一結果值S1與第二結果值S2時，也可以負值的第一設定值A及正值的第二設定值B，來求取其和。并將資料值R的初始值設定為第二設定值B。且設定參考值等于0，而每當?shù)谝唤Y果值S1不大于0時，產生第一輸出時鐘CLK1的一個脈沖。且每當脈沖產生時，選擇第二結果值S2，以作為下一個系統(tǒng)時鐘觸發(fā)時應暫存的資料值R。
其中為了調整輸出時鐘的周期比，也可更包括比較資料值R與小于第二設定值B的大小的第三設定值C，以產生第二輸出時鐘CLK2的步驟。且第三設定值C較佳地為第二設定值B的大小的一半取整數(shù)。
綜上所述，本發(fā)明至少具有以下的優(yōu)點1.當系統(tǒng)時鐘頻率或所需的輸出時鐘頻率變更時，只需依據(jù)系統(tǒng)時鐘與所需輸出時鐘的頻率比值，來同步變更第一設定值、第二設定值、第三設定值及參考值的設定，即可獲得所需的輸出時鐘的頻率，使用上十分方便。
2.因系統(tǒng)時鐘頻率或所需的輸出時鐘頻率變更時，無須重新設計電路，故可大幅節(jié)省時間與成本的損耗。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當視所附的權利要求所界定的范圍為準。
權利要求
1.一種時鐘產生電路，適用于自一個系統(tǒng)時鐘產生一個第一輸出時鐘，該第一輸出時鐘與該系統(tǒng)時鐘的頻率比值大小為一個第一設定值除以一個第二設定值，其特征在于該時鐘產生電路包括一個緩存器，用以根據(jù)該系統(tǒng)時鐘的觸發(fā)來暫存一個資料值；一個第一加法器，耦接該緩存器，用以接收該資料值，并求取該資料值與該第一設定值的和，以輸出一個第一結果值；一個第一比較器，耦接該第一加法器，用以將該第一結果值與一個參考值比較，以產生該第一輸出時鐘；一個第二加法器，耦接該第一加法器，用以接收該第一結果值，并求取該第一結果值與該第二設定值的和，以輸出一個第二結果值；以及一個多任務器，耦接該第一加法器、該第二加法器、該第一比較器及該緩存器，用以根據(jù)該第一輸出時鐘的準位，以自該第一結果值與該第二結果值中，選擇下一個該系統(tǒng)時鐘觸發(fā)時，該緩存器應暫存的該資料值。
2.根據(jù)權利要求1所述的時鐘產生電路，其特征在于該第一設定值與該第二設定值的大小，分別為該第一輸出時鐘頻率與該系統(tǒng)時鐘頻率各除以該第一輸出時鐘頻率與該系統(tǒng)時鐘頻率間的最大公約數(shù)而得。
3.根據(jù)權利要求1所述的時鐘產生電路，其特征在于取正值的該第一設定值來輸入該第一加法器，而取負值的該第二設定值來輸入該第二加法器。
4.根據(jù)權利要求3所述的時鐘產生電路，其特征在于當系統(tǒng)重置時，設定該資料值的初始值為0。
5.根據(jù)權利要求3所述的時鐘產生電路，其特征在于該參考值等于該第二設定值的大小，且每當該第一結果值不小于該參考值時，該第一比較器產生該第一輸出時鐘的一個脈沖。
6.根據(jù)權利要求5所述的時鐘產生電路，其特征在于每當該脈沖產生時，該多任務器選擇該第二結果值，作為下一個該系統(tǒng)時鐘觸發(fā)時，該緩存器應暫存的該資料值。
7.根據(jù)權利要求1所述的時鐘產生電路，其特征在于取負值的該第一設定值來輸入該第一加法器，而取正值的該第二設定值來輸入該第二加法器。
8.根據(jù)權利要求7所述的時鐘產生電路，其特征在于當系統(tǒng)重置時，設定該資料值的初始值為該第二設定值。
9.根據(jù)權利要求7所述的時鐘產生電路，其特征在于該參考值等于0，且每當該第一結果值不大于0時，該第一比較器產生該第一輸出時鐘的一個脈沖。
10.根據(jù)權利要求9所述的時鐘產生電路，其特征在于每當該脈沖產生時，該多任務器選擇該第二結果值，作為下一個該系統(tǒng)時鐘觸發(fā)時，該緩存器應暫存的該資料值。
11.根據(jù)權利要求1所述的時鐘產生電路，其特征在于更包括一個第二比較器，耦接該緩存器，用以將該資料值與小于該第二設定值的一個第三設定值比較，以產生一個第二輸出時鐘。
12.根據(jù)權利要求11所述的時鐘產生電路，其特征在于該第三設定值為該第二設定值的一半取整數(shù)。
13.一種時鐘產生方法，其特征在于適用于自一個系統(tǒng)時鐘產生一個第一輸出時鐘，該第一輸出時鐘與該系統(tǒng)時鐘的頻率比值大小為一個第一設定值除以一個第二設定值，該時鐘產生方法包括下列步驟求取一個資料值與該第一設定值的和，以產生一個第一結果值；求取該第一結果值與該第二設定值的和，以產生一個第二結果值；根據(jù)該第一輸出時鐘的準位，以自該第一結果值與該第二結果值中，選擇下一個該系統(tǒng)時鐘觸發(fā)時應暫存的該資料值；以及比較該第一結果值與一個參考值，以產生該第一輸出時鐘。
14.根據(jù)權利要求13所述的時鐘產生方法，其特征在于該第一設定值與該第二設定值的大小，分別為該第一輸出時鐘頻率與該系統(tǒng)時鐘頻率各除以該第一輸出時鐘頻率與該系統(tǒng)時鐘頻率間的最大公約數(shù)而得。
15.根據(jù)權利要求13所述的時鐘產生方法，其特征在于當求取該第一結果值與該第二結果值時，是以正值的該第一設定值及負值的該第二設定值，來求取其和。
16.根據(jù)權利要求15所述的時鐘產生方法，其特征在于設定該資料值的初始值為0。
17.根據(jù)權利要求15所述的時鐘產生方法，其特征在于該參考值等于該第二設定值的大小，且每當該第一結果值不小于該參考值時，產生該第一輸出時鐘的一個脈沖。
18.根據(jù)權利要求17所述的時鐘產生方法，其特征在于每當該脈沖產生時，選擇該第二結果值，以作為下一個該系統(tǒng)時鐘觸發(fā)時應暫存的該資料值。
19.根據(jù)權利要求13所述的時鐘產生方法，其特征在于當求取該第一結果值與該第二結果值時，是以負值的該第一設定值及正值的該第二設定值，來求取其和。
20.根據(jù)權利要求19所述的時鐘產生方法，其特征在于設定該資料值的初始值為該第二設定值。
21.根據(jù)權利要求19所述的時鐘產生方法，其特征在于該參考值等于0，且每當該第一結果值不大于0時，產生該第一輸出時鐘的一個脈沖。
22.根據(jù)權利要求21所述的時鐘產生方法，其特征在于每當該脈沖產生時，選擇該第二結果值，以作為下一個該系統(tǒng)時鐘觸發(fā)時應暫存的該資料值。
23.根據(jù)權利要求13所述的時鐘產生方法，其特征在于更包括比較該資料值與小于該第二設定值的一個第三設定值，以產生一個第二輸出時鐘的步驟。
24.根據(jù)權利要求23所述的時鐘產生方法，其特征在于該第三設定值為該第二設定值的一半取整數(shù)。
全文摘要
一種時鐘產生電路及產生方法，是先行計算輸出時鐘與系統(tǒng)時鐘的頻率比值大小為第一設定值除以第二設定值，再應用一個緩存器來儲存一個資料值，并應用第一加法器來求取資料值與第一設定值的和，以產生第一結果值；應用第二加法器來求取第一結果值與第二設定值的和，以產生第二結果值；應用第一比較器，來比較第一結果值與一個參考值，以產生輸出時鐘；以及應用多任務器，以根據(jù)輸出時鐘的準位，來自第一結果值與第二結果值中，選擇下一個系統(tǒng)時鐘觸發(fā)時應暫存的資料值，故可彈性地設定產生的輸出時鐘的頻率，而無須重新設計電路。
文檔編號H03L7/00GK1549450SQ0313137
公開日2004年11月24日 申請日期2003年5月14日 優(yōu)先權日2003年5月14日
發(fā)明者李允國 申請人:旺玖科技股份有限公司