專利名稱：用于電容負(fù)載的電壓緩沖器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及驅(qū)動(dòng)模擬電壓的電壓緩沖器，且具體而言，涉及用于較大并潛在可變的電容負(fù)載的電壓緩沖器。
背景技術(shù)：
一種用于一電容負(fù)載的常規(guī)驅(qū)動(dòng)電路或驅(qū)動(dòng)器通常包括一模擬電壓緩沖器的一信號(hào)輸入、一信號(hào)輸出和一放大器，以驅(qū)動(dòng)所述負(fù)載。圖1a中顯示了此一電路的一普通實(shí)例。當(dāng)想要將一參考電壓Vin施加到一負(fù)載，但所述參考電壓源不能充分驅(qū)動(dòng)所述負(fù)載時(shí)，使用這種類型的驅(qū)動(dòng)器。這種特殊的實(shí)例使用一具有一源極跟隨器輸出級(jí)的放大器。其它實(shí)例包括使用一具有一A類或一A/B類輸出級(jí)的放大器。在所有情況下，所述輸出電壓Vout從所述反饋回路中的一節(jié)點(diǎn)獲得以用于所述運(yùn)算放大器(op-amp)或微分增益級(jí)(differential gain stage)11，且因此，負(fù)載Cload31為所述反饋回路的一部分。
詳細(xì)考慮圖1a，將一輸入電壓Vin供應(yīng)給一包括微分增益級(jí)11的緩沖器，所述微分增益級(jí)11通過(guò)限流21連接于一電壓源與地面之間，其中清楚顯示了晶體管13(此處為一NMOS)。從晶體管13與限流器之間的一節(jié)點(diǎn)關(guān)閉到放大器11的反饋回路，也從所述節(jié)點(diǎn)供應(yīng)輸出電壓Vout。因此，被施加輸出電壓的負(fù)載Cload31為所述反饋回路的一部分。(以下討論所述電容器Ccomp)。如此項(xiàng)技術(shù)中所已知的，對(duì)于輸出晶體管13而言，此源極跟隨器配置的變化也可使用PMOS、npn、pnp或MESFET晶體管代替圖1a中所示的NMOS晶體管。例如，可將一PMOS晶體管用于輸出晶體管13，在此情況下，將如圖1b中所示改變圖1a的其余部分，現(xiàn)在將限流器21置于電壓源與地面之間，且到所述微分增益級(jí)或運(yùn)算放大器11的輸出和反饋回路來(lái)自PMOS上方但在所述限流器下方的節(jié)點(diǎn)。如已注意，A類和A/B類輸出級(jí)可代替圖1a或1b所示的源極跟隨器裝配(setup)。另外，所述電路一般可連接于兩個(gè)任意電壓電平之間，其中以下將所述較低的電壓電平視為接地以簡(jiǎn)化討論。
圖4顯示了作為圖1a或圖1b所示驅(qū)動(dòng)器和以下所述的本發(fā)明驅(qū)動(dòng)器的應(yīng)用的一特定實(shí)例。這些圖式的驅(qū)動(dòng)器在一非易失性存儲(chǔ)器系統(tǒng)尤其有用，例如其中具有若干用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)元件或單元的電可擦除可編程只讀存儲(chǔ)器(EEPROM)或快閃存儲(chǔ)器。圖4顯示了一存儲(chǔ)器系統(tǒng)中的一存儲(chǔ)元件的一實(shí)例。為了清晰的目的，已省略了廣為熟知的且與本發(fā)明無(wú)關(guān)的存儲(chǔ)元件的很多細(xì)節(jié)。在(例如)以引用的方式并入本文的美國(guó)專利第5,862,080號(hào)中更詳細(xì)描述了存儲(chǔ)元件。參看圖4，一存儲(chǔ)器系統(tǒng)通常包括若干存儲(chǔ)元件175，每一存儲(chǔ)元件具有一個(gè)或一個(gè)以上場(chǎng)效晶體管(FET 180)，每一場(chǎng)效晶體管具有一個(gè)或一個(gè)以上控制柵極或柵極185和隔離柵或浮柵190，所述隔離柵或浮柵190與FET的源極195和漏極200電隔離。因?yàn)闁艠O185與浮柵190電容耦合，所以存儲(chǔ)元件175對(duì)于所述驅(qū)動(dòng)器好似一電容負(fù)載。因?yàn)樗龇且资源鎯?chǔ)器系統(tǒng)(未顯示)中的大量存儲(chǔ)元件通常被同時(shí)編程，且因?yàn)榇鎯?chǔ)元件175中的大量柵極185必須在一編程電壓與一校驗(yàn)電壓之間同時(shí)轉(zhuǎn)換以編程所述存儲(chǔ)元件，所以所述柵極對(duì)于驅(qū)動(dòng)器100好似一單個(gè)的、較大的電容負(fù)載?；谳斎腚妷篤in供應(yīng)到所述存儲(chǔ)器存儲(chǔ)的電壓Vout可為任何不同編程(讀取/校驗(yàn))電壓或在所述存儲(chǔ)器的操作期間從電源或一高壓泵(未顯示)供應(yīng)到存儲(chǔ)元件的其它電壓，所述電源或高壓泵位于與存儲(chǔ)器陣列相同的芯片上或來(lái)自所述存儲(chǔ)器系統(tǒng)中的另一芯片。在以下美國(guó)專利和申請(qǐng)中的申請(qǐng)案中給出了可使用所述電壓緩沖器的此類系統(tǒng)的其它實(shí)例專利第5,095,344號(hào)、第5,172,338號(hào)、第5,602,987號(hào)、第5,663,901號(hào)、第5,430,859號(hào)、第5,657,332號(hào)、第5,712,180號(hào)、第5,890,192號(hào)、第6,151,248號(hào)和第6,426,893號(hào)，及2000年9月22日申請(qǐng)的第09/667,344號(hào)和2001年6月27日申請(qǐng)的第09/893,277號(hào)，所述專利和申請(qǐng)案以引用的方式全部并入本文中。
盡管相對(duì)于圖1a和圖1b所討論的設(shè)計(jì)提供了一單位增益緩沖器以用于驅(qū)動(dòng)一模擬電壓，如在一非易失性存儲(chǔ)器中所發(fā)現(xiàn)的電容負(fù)載，但其具有一些缺點(diǎn)。對(duì)于穩(wěn)定性而言，所述反饋回路應(yīng)具有一主極點(diǎn)。在圖1a或圖1b的配置中，其對(duì)回路有兩個(gè)影響一種來(lái)自微分增益級(jí)11的輸出節(jié)點(diǎn)，其連接到晶體管13的柵極；且另一種位于節(jié)點(diǎn)Vout，其連接到Cload31。在很多應(yīng)用中，如圖4所示的EEPROM實(shí)例，所述驅(qū)動(dòng)負(fù)載具有一可變值，使得在所述回路中不存在清楚的主極點(diǎn)。因此，圖1所示的那種現(xiàn)有技術(shù)設(shè)計(jì)傾向于振蕩和較慢的建立時(shí)間。一使所述電路穩(wěn)定的標(biāo)準(zhǔn)現(xiàn)有技術(shù)的技術(shù)為將補(bǔ)償電容器Ccomp12引入微分增益級(jí)11的輸出與地面之間，其中使Ccomp的值足夠大以維持相應(yīng)極點(diǎn)的支配。
盡管所述補(bǔ)償電容器將穩(wěn)定所述驅(qū)動(dòng)器電路，但由于在一些應(yīng)用中所述負(fù)載Cload可相當(dāng)大，因此Ccomp的值需按比例增加。由于須為Ccomp充電，這導(dǎo)致所述電路反應(yīng)較慢。除較長(zhǎng)的建立時(shí)間外，這也可導(dǎo)致較大的靜態(tài)電流穿過(guò)所述微分增益級(jí)或運(yùn)算放大器11以為Ccomp充電。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)主要方面，簡(jiǎn)要地并一般地說(shuō)，本發(fā)明通過(guò)為將所述負(fù)載與所述反饋回路隔離的電容負(fù)載提出一電壓緩沖器而克服這些問(wèn)題。使用所述源極跟隨器配置的一變化，其中代替從一反饋回路中的一晶體管的源極側(cè)獲得的輸出電壓，引入所述反饋回路外的一第二晶體管。所述電流相反通過(guò)所述第二晶體管供應(yīng)到所述負(fù)載，所述第二晶體管經(jīng)連接以具有與所述反饋回路中的晶體管相同的控制柵極電平，并基于所述參考輸入電壓提供一輸出電壓。這樣，所述輸出電壓取決于所述輸入電壓，而所述負(fù)載被從所述反饋回路移除。所述示范性實(shí)施例提供單位增益。
在一示范性實(shí)施例中，所述緩沖器電路含有一在一個(gè)輸入處接收所述參考電壓的微分增益級(jí)，并具有一連接到一晶體管的所述控制柵極的輸出。所述輸出晶體管通過(guò)一限流電路連接于一電源與地面之間。將所述微分增益級(jí)的第二輸入連接到所述輸出晶體管與所述限流器之間的一節(jié)點(diǎn)完成一反饋回路。所述微分增益級(jí)的輸出也連接到一第二晶體管，所述第二晶體管又通過(guò)所述限流器連接于電源與地面之間。接著，從第二晶體管與限流器之間的一節(jié)點(diǎn)獲得所述輸出電壓。所述限流電路使用一電流鏡，其中所述輸出晶體管和所述第二晶體管通過(guò)所述電流鏡的不同引線連接到地面。盡管討論了其它實(shí)施例，所述示范性實(shí)施例基于NMOS晶體管。在另一實(shí)施例中，將若干所述電路串聯(lián)連接以驅(qū)動(dòng)每一負(fù)載基于一不同參考電壓的多個(gè)負(fù)載。
在本發(fā)明的一主要方面，通過(guò)從所述反饋回路移除負(fù)載使所述回路穩(wěn)定。在本發(fā)明的另一方面，在不需要補(bǔ)償電容器或具有一比現(xiàn)有技術(shù)的補(bǔ)償電容器更小的補(bǔ)償電容器的情況下達(dá)到所述穩(wěn)定性，允許減小所述緩沖器的靜態(tài)電流并提高所述建立時(shí)間。本發(fā)明的一個(gè)優(yōu)選用途為驅(qū)動(dòng)一非易失性存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)元件。
在以下示范性實(shí)施例的描述中包括本發(fā)明的額外方面、特征和優(yōu)點(diǎn)，其描述應(yīng)結(jié)合附圖來(lái)閱讀。


圖1a和圖1b為一用于驅(qū)動(dòng)電容負(fù)載的電壓緩沖器的現(xiàn)有技術(shù)實(shí)例。
圖2說(shuō)明本發(fā)明的一第一實(shí)施例。
圖3顯示本發(fā)明的一替代實(shí)施例。
圖4為一其中可采用根據(jù)本發(fā)明一實(shí)施例的一驅(qū)動(dòng)器的非易失性存儲(chǔ)器中的一存儲(chǔ)元件的方框圖。
具體實(shí)施例方式
圖2顯示了本發(fā)明的一第一示范性實(shí)施例。如下文中所描述，這提供一單位增益緩沖器，其能夠借助小靜態(tài)電流和快速的建立時(shí)間驅(qū)動(dòng)較大且潛在可變電容負(fù)載上的模擬電壓。具體而言，在圖2的設(shè)計(jì)中，盡管參考電壓Vin仍決定連接到負(fù)載Cload31的節(jié)點(diǎn)Vout上的電平，但這個(gè)節(jié)點(diǎn)已與通到微分增益級(jí)11的反饋回路相隔離。盡管圖2的設(shè)計(jì)使用了源極跟隨器輸出級(jí)的變化形式，但在存在較大負(fù)載且無(wú)需增加較大補(bǔ)償電容器(如圖1a和圖1b中的Ccomp12)以在所述回路中引入一主極點(diǎn)的情況下，所述負(fù)載的此絕緣允許所述反饋回路穩(wěn)定。
圖2又顯示了一施加到微分增益級(jí)或運(yùn)算放大器11的一第一輸入的參考電壓Vin，所述微分增益級(jí)或運(yùn)算放大器11的輸出連接到通過(guò)一限流器連接于一電壓源與地面之間的晶體管13的控制柵極。所述微分增益級(jí)11的另一輸入連接到晶體管13與限流器之間的一節(jié)點(diǎn)，借此完成所述反饋回路。不像圖1中那樣，施加到負(fù)載Cload31的輸出電壓Vout不再?gòu)乃龇答伝芈帆@得。相反，一第二晶體管15通過(guò)一限流器與晶體管13并聯(lián)設(shè)置于電壓源與地面之間。晶體管15的所述控制柵極也與晶體管13的控制柵極一起連接到微分增益級(jí)11的輸出，且現(xiàn)在相反從晶體管15與所述限流器之間的一節(jié)點(diǎn)獲得所述輸出Vout。例如，在1997年David A.Johns和Ken Martin、JohnWiley & Sons所著“Analog Integrated Circuit Design”的圖3.19或6.10中描述了適合用作元件11的微分增益級(jí)或運(yùn)算放大器的實(shí)例，其以引用的方式并入本文中。
示范性實(shí)施例中的限流器用作一電流鏡，而晶體管13通過(guò)引線以晶體管43連接到地面，且晶體管15通過(guò)引線以晶體管45連接到地面。所述鏡面中的電流電平由通過(guò)晶體管41連接到地面且也連接到所述晶體管的控制柵極的電流源21設(shè)置。所述電流經(jīng)配置使得晶體管13的寬度W13與晶體管15的寬度W15的比率等于晶體管43的寬度W43與晶體管45的寬度W45的比率(W13/W15)＝(W43/W45)。例如，這可通過(guò)使W13＝αW15且W43＝αW45實(shí)現(xiàn)，其中α為某一常數(shù)。這樣，將輸出電壓設(shè)置為與節(jié)點(diǎn)A處的電壓(其中，所述輸出在圖1a中獲得)相同的值Vout＝VA，且因此，將所述負(fù)載驅(qū)動(dòng)到與Vin的參考電壓相同的電壓值，其中由于實(shí)際電路中的不同偏移(offset)，這些關(guān)系有些近似。盡管所述示范性實(shí)施例是用于一單位增益緩沖器，但如此項(xiàng)技術(shù)中所已知的，本發(fā)明描述的實(shí)施例通過(guò)(例如)將電阻引入到所述反饋回路中而容易適合其它數(shù)量的增益。
盡管圖2的電路將輸出Vout驅(qū)動(dòng)到參考電壓Vin，但Cload從所述反饋回路去耦，因此所述反饋回路是穩(wěn)定的。此外，所述建立時(shí)間比圖1a和圖1b電路的建立時(shí)間更快速，因?yàn)椴辉傩枰雽⑾喾丛黾咏r(shí)間的現(xiàn)有技術(shù)中所需的量值的補(bǔ)償電容Ccomp，且穿過(guò)所述微分增益級(jí)或運(yùn)算放大器的靜態(tài)電流減少，因?yàn)榇穗娏鞑辉傩枰獮镃comp充電。以下討論將用于不存在圖1a和圖1b的Ccomp12的情況，盡管可存在一較小補(bǔ)償電容也與本發(fā)明的不同實(shí)施例一起使用的情況。然而，本發(fā)明的一優(yōu)點(diǎn)為即使當(dāng)包括一補(bǔ)償電容器時(shí)，其與現(xiàn)有技術(shù)所需的補(bǔ)償電容器相比將是很小的。
在本發(fā)明的另一方面，由于只要維持比率(W13/W15)＝(W43/W45)即可獨(dú)立選擇所述晶體管的相對(duì)寬度，因此其可根據(jù)應(yīng)用及其特定功能而最佳化?？蓪⒕w管15的尺寸選擇為足夠大，以供應(yīng)足夠的電流來(lái)驅(qū)動(dòng)電容負(fù)載Cload，同時(shí)通過(guò)輸出晶體管13將電流保持為低于晶體管15所需的電流，因此低于圖1設(shè)計(jì)中的晶體管13所需的電流。接著，所述限流鏡與晶體管43和45的不等引線一起以為正確的輸出電平維持所需的比率。一示范性實(shí)施例使用寬度約為左引線中的晶體管的十倍的右引線中的晶體管W13＝W43＝W且W15＝W45＝10W。(在很多應(yīng)用中，電流源21及晶體管41對(duì)電路的很多元件是通用的，且因此大約固定為如圖2電路所見(jiàn)。接著，根據(jù)晶體管43和45所需的電流選擇其相對(duì)于晶體管41的尺寸，同時(shí)維持晶體管13、15、43和45的比率)。
圖2驅(qū)動(dòng)器的一尤其有用的應(yīng)用又為在一非易失性存儲(chǔ)器系統(tǒng)中，如在圖4中所示。在此情況下，可基于需要多少電流來(lái)驅(qū)動(dòng)字線而選擇供應(yīng)輸出電壓的晶體管的尺寸。這里，如以上以引用的方式并入本文中的不同專利和申請(qǐng)案中所詳細(xì)描述，所述電壓緩沖器是可連接的以供應(yīng)所需的不同電壓從而驅(qū)動(dòng)所述非易失性數(shù)據(jù)存儲(chǔ)元件。在圖4所示的實(shí)施例中，如在快閃EEPROM存儲(chǔ)器中所發(fā)現(xiàn)，所述數(shù)據(jù)存儲(chǔ)元件為一浮柵場(chǎng)效晶體管。當(dāng)將所述緩沖器連接到存儲(chǔ)器單元175時(shí)，所述基于一輸入?yún)⒖茧妷菏┘拥娇刂茤艠O185的輸出電壓為在讀取、寫入或擦除過(guò)程中所使用的任意不同電壓。因此，連接到所述緩沖器的電源須足以滿足這些電壓需要。其中可使用圖2所示類型驅(qū)動(dòng)器的更特定實(shí)例如美國(guó)專利第6,486,715號(hào)中的緩沖器，所述專利以引用的方式并入本文中。
盡管圖2的示范性實(shí)施例使用NMOS晶體管以用于輸出晶體管13及其它晶體管，但如圖1a，這些晶體管可以PMOS、npn、pnp、MESFET或其它實(shí)施代替。例如，在PMOS晶體管的情況下，可以背景技術(shù)部分所描述的用于圖1b PMOS型式的方式“倒逆”(flip over)所述電路。一般地說(shuō)，在圖2的實(shí)施例中，所述晶體管13和15通過(guò)一包括晶體管43和45的限流電路連接于一第一電壓電平與一第二電壓電平之間。節(jié)點(diǎn)A(對(duì)于反饋回路而言)和Vout節(jié)點(diǎn)位于各自晶體管13及晶體管15與限流器之間。在所示的NMOS實(shí)施例中，將所述第二參考電平視為接地。在一PMOS實(shí)施例中，所述第一參考電平將接地(或至少低于所述兩個(gè)參考電平)，其通過(guò)晶體管13與節(jié)點(diǎn)A分開(kāi)，且通過(guò)晶體管15與Vout節(jié)點(diǎn)分開(kāi)，而這兩個(gè)節(jié)點(diǎn)現(xiàn)在通過(guò)所述限流器連接到高電壓電平。
本發(fā)明的一第二實(shí)施例允許使用一串聯(lián)鏈路中的多個(gè)緩沖器。圖3中所示的一具有三個(gè)緩沖器的實(shí)例又顯示于一NMOS實(shí)施中。一般地說(shuō)，可存在以此方式連接的任何數(shù)目的緩沖器，并可使用PMOS、npn、pnp、MESFET或其它實(shí)施例變化。排列所述輸入電壓，使得V3＞V2＞V1，或一般地說(shuō)Vn＞V(n-i)＞...＞V2＞V1。如果所希望的輸出電壓不滿足Voutn＞Vout(n-1)＞…＞Vout2＞Vout1，那么可相應(yīng)地重新排列其連接。
將左側(cè)的輸出晶體管13a-c都串聯(lián)連接，也將右引線的驅(qū)動(dòng)晶體管15a-c都串聯(lián)連接，同時(shí)在每一輸出晶體管的限流器側(cè)上關(guān)閉各自的反饋回路，并在每一驅(qū)動(dòng)晶體管的限流器側(cè)上獲得各自的輸出電壓。接著，兩側(cè)的電流趨向由晶體管41、43和45及電流源21所組成的電流鏡的引線(一般不相等)。在所有緩沖器中，所述輸出晶體管13a-c與驅(qū)動(dòng)晶體管15a-c及所述兩個(gè)鏡像(mirroring)晶體管43和45各自成比率，使得輸出電壓Vout1-Vout3分別對(duì)應(yīng)于輸入電壓V1-V3。例如，這可為W15a＝W15b＝W15c＝W45＝αW13a＝αW13b＝αW13c＝αW43，其中所述比例因數(shù)又為α＝10或某一其它適當(dāng)?shù)闹?。這又允許基于負(fù)載C1-C331a-c所需的電流選擇所述驅(qū)動(dòng)晶體管15a-c的寬度，同時(shí)通過(guò)輸出晶體管13a-c維持較低的電流電平。
圖3的設(shè)計(jì)尤其適用于個(gè)別負(fù)載C1-Cn是可變的但其總和(C1+C2+...+Cn)＝Ctotal是常數(shù)的情況。盡管如圖2中的三個(gè)單獨(dú)電路可驅(qū)動(dòng)圖3的負(fù)載31a-c，但圖3的配置可具有多個(gè)優(yōu)點(diǎn)。如果使用三個(gè)個(gè)別緩沖器，那么每個(gè)需能驅(qū)動(dòng)最大負(fù)載Ctotal。因此，如果在每一緩沖器中驅(qū)動(dòng)最大負(fù)載所需的電流為Imax，那么所需的總電流將為nImax，而圖3的設(shè)計(jì)僅需(忽略其它變化)Imax電流來(lái)驅(qū)動(dòng)所有負(fù)載。因此，由于右引線和左引線中的晶體管每一均串聯(lián)連接，因此在圖3設(shè)計(jì)中流動(dòng)的電流相對(duì)于圖2設(shè)計(jì)的三個(gè)副本(copy)所需的電流而減小因數(shù)～1/n。同樣，鑒于使用單獨(dú)驅(qū)動(dòng)器用于負(fù)載31a-c將導(dǎo)致電容C1-C3以不同速率充電，圖3的設(shè)計(jì)允許這些負(fù)載一起充電。應(yīng)注意，所述靜態(tài)電流也相對(duì)于一將為每一反饋回路引入一補(bǔ)償電容的設(shè)計(jì)而相應(yīng)減小。
盡管已相對(duì)于不同示范性實(shí)施例描述了本發(fā)明，但將了解本發(fā)明受到隨附權(quán)利要求書的整個(gè)范疇的保護(hù)。
權(quán)利要求
1.一種從一輸入電壓供應(yīng)一輸出電壓的電路，其包含一第一晶體管和一第二晶體管，其并聯(lián)連接于一第一電壓源與一參考電壓之間并通過(guò)一限流電路并聯(lián)連接于一第二電壓源與一參考電壓之間；和一微分增益級(jí)，其具有一經(jīng)連接以接收所述輸入電壓的第一輸入、一連接到所述第一晶體管與所述限流電路之間的一節(jié)點(diǎn)的第二輸入和一連接到所述第一和所述第二晶體管的所述控制柵極的輸出，其中所述輸出電壓從所述第二晶體管與所述限流電路之間的一節(jié)點(diǎn)供應(yīng)。
2.根據(jù)權(quán)利要求1所述的電路，其中所述電路是單位增益型。
3.根據(jù)權(quán)利要求1所述的電路，其中所述參考電壓為地電壓，且所述第一和所述第二晶體管為通過(guò)所述限流電路連接到所述電壓源的PMOS晶體管。
4.根據(jù)權(quán)利要求1所述的電路，其中所述參考電壓為地電壓，且所述第一和所述第二晶體管為通過(guò)所述限流電路接地的NMOS晶體管。
5.根據(jù)權(quán)利要求4所述的電路，其中所述限流電路為一電流鏡，所述電流鏡包含控制柵極彼此連接的一第三NMOS晶體管和一第四NMOS晶體管，其中所述第一晶體管通過(guò)所述第三晶體管接地，且所述第二晶體管通過(guò)所述第四晶體管接地。
6.根據(jù)權(quán)利要求1所述的電路，其中所述第二晶體管具有一通道寬度，所述通道寬度約為所述第一晶體管的通道寬度的十倍。
7.一種用于驅(qū)動(dòng)一負(fù)載的電壓緩沖器，其包含一微分增益級(jí)，其經(jīng)連接以接收一輸入電壓，并具有一包含一第一晶體管的反饋回路，所述第一晶體管的控制柵極連接到所述微分增益級(jí)的所述輸出；和一第二晶體管，其連接于所述反饋回路外部以將一電流供應(yīng)到所述負(fù)載，其中所述微分增益級(jí)的所述輸出經(jīng)連接以根據(jù)所述輸入電壓將一電壓設(shè)置于所述負(fù)載上。
8.根據(jù)權(quán)利要求7所述的電壓緩沖器，其中所述電壓緩沖器是單位增益型。
9.根據(jù)權(quán)利要求7所述的電路，其中所述第二晶體管具有一通道寬度，所述通道寬度約為所述第一晶體管的所述通道寬度的十倍。
10.一種從相應(yīng)一組輸入電壓供應(yīng)一組輸出電壓的電路，其包含復(fù)數(shù)個(gè)N型第一晶體管，其串聯(lián)連接于一第一電壓源與一參考電壓之間并通過(guò)一限流電路串聯(lián)連接于一第二電壓源與一參考電壓之間；復(fù)數(shù)個(gè)N型第二晶體管，其串聯(lián)連接并與所述第一晶體管并聯(lián)連接于所述第一電壓源與所述參考電壓之間且通過(guò)一限流電路并聯(lián)連接于所述第二電壓源與所述參考電壓之間；和復(fù)數(shù)個(gè)N型微分增益級(jí)，其每個(gè)具有一第一輸入，其經(jīng)連接以接收所述輸入電壓的一相應(yīng)電壓；一第二輸入，其連接到所述第一晶體管的一相應(yīng)晶體管的限流電路側(cè)上所述終端處的一節(jié)點(diǎn)；和一輸出，其連接到所述第一晶體管的所述一相應(yīng)晶體管和所述第二晶體管的一相應(yīng)晶體管的所述控制柵極，其中所述相應(yīng)輸出電壓從所述第二晶體管的所述限流電路側(cè)上的所述終端的一節(jié)點(diǎn)供應(yīng)。
11.根據(jù)權(quán)利要求10所述的電路，其中所述電路是單位增益型。
12.根據(jù)權(quán)利要求10所述的電路，其中所述參考電壓為地電壓，且所述第一和所述第二晶體管為通過(guò)所述限流電路連接到所述電壓源的PMOS晶體管。
13.根據(jù)權(quán)利要求10所述的電路，其中所述參考電壓為地電壓，且所述第一和所述第二晶體管為通過(guò)所述限流電路接地的NMOS晶體管。
14.根據(jù)權(quán)利要求13所述的電路，其中所述限流電路為一電流鏡，所述電流鏡包含控制柵極彼此連接的一第三NMOS晶體管和一第四NMOS晶體管，其中所述第一晶體管通過(guò)所述第三晶體管接地，且所述第二晶體管通過(guò)所述第四晶體管接地。
15.根據(jù)權(quán)利要求10所述的電路，其中所述第二晶體管具有一通道寬度，所述通道寬度約為所述第一晶體管的所述通道寬度的十倍。
16.一種存儲(chǔ)器系統(tǒng)，其包含一個(gè)或一個(gè)以上非易失性數(shù)據(jù)存儲(chǔ)元件；一電壓源；和一電壓緩沖器，其可連接以將一輸出電壓供應(yīng)給所述數(shù)據(jù)存儲(chǔ)元件，其包含一限流電路；一第一晶體管和一第二晶體管，其并聯(lián)連接于一第一電壓源與一參考電壓之間且通過(guò)所述限流電路并聯(lián)連接于一第二電壓源和所述參考電壓之間；和一微分增益級(jí)，其具有一可連接以接收一參考電壓的第一輸入、一連接到所述第一晶體管與所述限流電路之間的一節(jié)點(diǎn)的第二輸入和一連接到所述第一和所述第二晶體管的所述控制柵極的輸出，其中所述輸出電壓從所述第二晶體管與所述限流電路之間的一節(jié)點(diǎn)供應(yīng)。
17.根據(jù)權(quán)利要求16所述的存儲(chǔ)器，其中所述數(shù)據(jù)存儲(chǔ)元件為晶體管，且其中當(dāng)所述電壓緩沖器連接到所述數(shù)據(jù)存儲(chǔ)元件時(shí)，所述輸出電壓供應(yīng)到所述數(shù)據(jù)存儲(chǔ)元件的所述控制柵極。
18.根據(jù)權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其中所述數(shù)據(jù)存儲(chǔ)元件為浮柵場(chǎng)效晶體管。
19.根據(jù)權(quán)利要求16所述的存儲(chǔ)器系統(tǒng)，其中所述輸出電壓為一用于一編程過(guò)程的電壓。
20.根據(jù)權(quán)利要求16所述的存儲(chǔ)器系統(tǒng)，其中所述輸出電壓為一用于一讀取過(guò)程的電壓。
21.根據(jù)權(quán)利要求16所述的存儲(chǔ)器系統(tǒng)，其中所述輸出電壓為一用于一擦除過(guò)程的電壓。
22.一種用于驅(qū)動(dòng)一負(fù)載的電壓緩沖器，其包含一微分增益級(jí)，其經(jīng)連接以接收一輸入電壓并具有一包含一第一晶體管的反饋回路，所述第一晶體管的控制柵極連接到所述微分增益級(jí)的所述輸出；和構(gòu)件，連接到所述反饋回路并可連接到所述負(fù)載以根據(jù)所述輸入電壓將一輸出電壓供應(yīng)到所述負(fù)載，借此，在不增加所述微分增益級(jí)中的所述靜態(tài)電流的情況下，所述反饋回路是穩(wěn)定的。
全文摘要
一種用于電容負(fù)載的電壓緩沖器將所述負(fù)載與所述反饋回路隔離。使用跟隨器配置(follower arrangement)的一變化引入所述反饋回路外的一第二晶體管(15)。電流通過(guò)所述第二晶體管(15)供應(yīng)到負(fù)載(31)，所述第二晶體管(15)經(jīng)連接以具有與所述反饋電路中的晶體管(13)相同的控制柵極電平，并基于所述參考輸入電壓提供一輸出電壓。所述輸出電壓取決于所述輸入電壓，但所述負(fù)載從所述反饋回路移除。通過(guò)將所述負(fù)載從所述反饋回路移除，在僅具有一個(gè)小補(bǔ)償電容器或無(wú)補(bǔ)償電容器的情況下，所述回路是穩(wěn)定的，從而允許減小所述緩沖器的靜態(tài)電流并提高建立時(shí)間。本發(fā)明的一個(gè)優(yōu)選用途為驅(qū)動(dòng)一非易失性存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)元件。
文檔編號(hào)H03F3/45GK1757157SQ200480003038
公開(kāi)日2006年4月5日 申請(qǐng)日期2004年1月16日 優(yōu)先權(quán)日2003年1月30日
發(fā)明者沙阿扎德·哈立德 申請(qǐng)人:桑迪士克股份有限公司