專(zhuān)利名稱(chēng)：用于8至14調(diào)變或8至16調(diào)變的譯碼系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及關(guān)于譯碼的技術(shù)領(lǐng)域，尤指一種用于8至14調(diào)變或8至16調(diào)變(EFM/ESM)的譯碼系統(tǒng)。
背景技術(shù)：
在一個(gè)具有交叉數(shù)據(jù)干擾(intersymbol interference、ISI)的環(huán)境中，因?yàn)樗x取的數(shù)據(jù)受到前后數(shù)據(jù)位的影響，所以常以部份響應(yīng)最大可能(PRML，Partial Response Maximum Likelihood)的技術(shù)以消除接收數(shù)據(jù)中的交叉數(shù)據(jù)干擾(ISI)現(xiàn)象。一般使用Viterbi譯碼以解出具交叉數(shù)據(jù)干擾的信號(hào)。
Viterbi譯碼是依據(jù)一些條件機(jī)率，以檢查可能的路徑并選擇最佳的路徑。圖1是一PRabba信道模型，圖2是PRabba信道模型中，a為1、b為2時(shí)的Trellis示意圖。
在DVD及CD數(shù)據(jù)中，由于使用8至14調(diào)變或8至16調(diào)變(eight to fourteenmodulation/eight to sixteen modulation、EFM/ESM)，故數(shù)據(jù)串中并沒(méi)有連串長(zhǎng)度(run length)為1及2的數(shù)據(jù)串。故在解EFM/ESM調(diào)變數(shù)據(jù)串時(shí)，圖2的Trellis圖可簡(jiǎn)化成圖3的Trellis圖，也就是排除連串長(zhǎng)度為1及2的數(shù)據(jù)串。在圖3中，虛線代表a4為-1，實(shí)線代表a4為+1。圖4是使用簡(jiǎn)化Trellis圖進(jìn)行Viterbi譯碼的示意圖，其中輸入序列為{-1、-1、-1、-1、+1、+1、+1、-1、-1、-1、-1、-1、+1、+1、+1、+1、+1、+1}。輸出的序列為{4、0、-4、-6、-4、0、4、4、0、-4、-6、-6、-4、0、4、6、6、6}。一開(kāi)始，由節(jié)點(diǎn)(-1-1-1)為起始，依據(jù)接收的數(shù)據(jù)計(jì)算列0至列1的路徑值。節(jié)點(diǎn)(-1-1-1)具有兩個(gè)分支，分別連接至節(jié)點(diǎn)(-1-1-1)及節(jié)點(diǎn)(-1-1+1)。計(jì)算節(jié)點(diǎn)(-1-1-1)至節(jié)點(diǎn)(-1-1-1)的路徑值，是將輸出的數(shù)據(jù)(4)代入路徑值公式中，也就是將s＝4代入9+3s及4+2s，可分別得到21及12。分別將21及12標(biāo)示于列1的節(jié)點(diǎn)(-1-1-1)及節(jié)點(diǎn)(-1-1+1)上方。計(jì)算列1至列2的路徑值時(shí)，此時(shí)，將s＝0代入9+3s、4+2s及0中，可分別得到9、4及0，再將9與21相加、4與21相加、0與12相加，而得到累積的路徑值30、25、12，再將30、25、12標(biāo)示于列2的節(jié)點(diǎn)(-1-1-1)、(-1-1+1)及節(jié)點(diǎn)(-1+1+1)上方。依序類(lèi)推。然而，DVD及CD光驅(qū)的讀取速度快速增加，習(xí)知技術(shù)是將譯碼芯片的時(shí)序提高。此雖可解決譯碼問(wèn)題，但是卻會(huì)增加譯碼芯片設(shè)計(jì)困難度，同時(shí)也因工作頻率提高，也產(chǎn)生芯片功率消耗變大及散熱問(wèn)題。所以公知的DVD及CD光驅(qū)譯碼系統(tǒng)仍有予以改善的需求。

發(fā)明內(nèi)容
本發(fā)明的目的是在提供用于8至14調(diào)變或8至16調(diào)變(EFM/ESM)的譯碼系統(tǒng)，以避免公知技術(shù)所產(chǎn)生譯碼芯片設(shè)計(jì)困難度的問(wèn)題，更降低芯片功率消耗變大及散熱的問(wèn)題。
依據(jù)本發(fā)明的一特色，是提出一種用于8至14調(diào)變或8至16調(diào)變(EFM/ESM)的譯碼系統(tǒng)，該系統(tǒng)包含一模擬至數(shù)字轉(zhuǎn)換裝置、一適應(yīng)性等化裝置及一Viterbi譯碼裝置。該模擬至數(shù)字轉(zhuǎn)換裝置接收一EFM或ESM調(diào)變特性的模擬信號(hào)，并將的轉(zhuǎn)換為具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)；該適應(yīng)性等化裝置耦合至該模擬至數(shù)字轉(zhuǎn)換裝置，以將該具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)換成具有最小相位特性的第一信號(hào)；該Viterbi譯碼裝置耦合至該適應(yīng)性等化裝置，以接收該第一信號(hào)，并依據(jù)Viterbi算法及一信道模型以產(chǎn)生一譯碼信號(hào)；其中，該Viterbi譯碼裝置在計(jì)算一分支至一節(jié)點(diǎn)的路徑值時(shí)，依據(jù)該EFM或ESM調(diào)變特性，舍棄不存在的路徑。
依據(jù)本發(fā)明的另一特色，是提出一種用于8至14調(diào)變或8至16調(diào)變(EFM/ESM)調(diào)變的譯碼系統(tǒng)，該系統(tǒng)包含一模擬至數(shù)字轉(zhuǎn)換裝置、一分割電路、一頻率及相位回復(fù)裝置、一適應(yīng)性等化裝置及一Viterbi譯碼裝置。該模擬至數(shù)字轉(zhuǎn)換裝置是接收一EFM或ESM調(diào)變特性的模擬信號(hào)，并將的轉(zhuǎn)換為具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)；該分割電路具有磁滯(hysteresis)特性，以將該EFM或ESM調(diào)變特性的模擬信號(hào)轉(zhuǎn)換為一第二信號(hào)；該頻率及相位回復(fù)裝置耦合至該分割電路及該模擬至數(shù)字轉(zhuǎn)換裝置，以依據(jù)該第二信號(hào)產(chǎn)生一調(diào)整信號(hào)，以調(diào)整該模擬至數(shù)字轉(zhuǎn)換裝置的取樣時(shí)間，以回復(fù)該EFM或ESM調(diào)變特性的模擬信號(hào)的頻率及相位；該適應(yīng)性等化裝置耦合至該模擬至數(shù)字轉(zhuǎn)換裝置，以將該具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)轉(zhuǎn)換成具有最小相位特性的第一信號(hào)；該Viterbi譯碼裝置耦合至該適應(yīng)性等化裝置，以接收該第一信號(hào)，并依據(jù)Viterbi算法及一信道模型以產(chǎn)生一譯碼信號(hào)；其中，該Viterbi譯碼裝置在計(jì)算一分支至一節(jié)點(diǎn)的路徑值時(shí)，依據(jù)該EFM或ESM調(diào)變特性，舍棄不存在的路徑。
由于本發(fā)明設(shè)計(jì)新穎，能提供產(chǎn)業(yè)上利用，且確有增進(jìn)功效，故依法申請(qǐng)發(fā)明專(zhuān)利。


圖1是一PRabba信道模型的示意圖。
圖2是PRabba信道模型中a為1、b為2時(shí)的Trellis示意圖。
圖3是PRabba信道模型的簡(jiǎn)化Trellis示意圖。
圖4是使用簡(jiǎn)化Trellis圖進(jìn)行Viterbi譯碼的示意圖。
圖5是本發(fā)明的使用于EFM或ESM調(diào)變的譯碼系統(tǒng)的方塊圖。
圖6是將圖3的Trellis圖由2列擴(kuò)大成4列的示意圖。
圖7是本發(fā)明的修正Trellis圖。
圖8是本發(fā)明依據(jù)圖7的Viterbi譯碼示意圖。
圖9A是本發(fā)明的一PRaa信道模型的簡(jiǎn)化Trellis圖。
圖9B是本發(fā)明依據(jù)圖9的修正Trellis圖。
圖10A是本發(fā)明的一PRaba信道模型的簡(jiǎn)化Trellis圖。
圖10B是本發(fā)明依據(jù)圖10的修正Trellis圖。
符號(hào)說(shuō)明模擬至數(shù)字轉(zhuǎn)換裝置 510適應(yīng)性等化裝置 520Viterbi譯碼裝置 530分割電路540頻率及相位回復(fù)裝置 550具體實(shí)施方式
圖5是本發(fā)明的使用于8至14調(diào)變或8至16調(diào)變(EFM/ESM)的譯碼系統(tǒng)的方塊圖，其包含一模擬至數(shù)字轉(zhuǎn)換裝置510、一適應(yīng)性等化裝置520、一Viterbi譯碼裝置530、一分割電路540及一頻率及相位回復(fù)裝置550。
模擬至數(shù)字轉(zhuǎn)換裝置510是接收一EFM或ESM調(diào)變特性的模擬信號(hào)，并將的轉(zhuǎn)換為具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)。分割電路(slicer)540，其具有磁滯(hysteresis)特性，其判別輸入信號(hào)的大小，當(dāng)輸入信號(hào)大于第一磁滯值時(shí)，輸出為正電位。而當(dāng)輸入信號(hào)小于第二磁滯值時(shí)，輸出則為零。分割電路540將該EFM或ESM調(diào)變特性的模擬信號(hào)轉(zhuǎn)換為一第二信號(hào)。頻率及相位回復(fù)裝置550耦合至該分割電路540及該模擬至數(shù)字轉(zhuǎn)換裝置510，以依據(jù)該第二信號(hào)產(chǎn)生一調(diào)整信號(hào)，以調(diào)整該模擬至數(shù)字轉(zhuǎn)換裝置的取樣時(shí)間，故頻率及相位回復(fù)裝置550是利用分割電路540所產(chǎn)生的信號(hào)，以回復(fù)EFM或ESM調(diào)變特性的模擬信號(hào)的頻率及相位。
適應(yīng)性等化裝置520耦合至該模擬至數(shù)字轉(zhuǎn)換裝置510，以將該具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)轉(zhuǎn)換成具有最小相位特性的第一信號(hào)。Viterbi譯碼裝置530是耦合至該適應(yīng)性等化裝置520，以接收該第一信號(hào)，并依據(jù)Viterbi算法及一信道模型以產(chǎn)生一譯碼信號(hào)。其中，該Viterbi譯碼裝置在計(jì)算一分支至一節(jié)點(diǎn)的路徑值時(shí)，依據(jù)該EFM或ESM調(diào)變特性，舍棄不存在的路徑。
圖6是將圖3的Trellis圖由2列擴(kuò)大成4列。由圖6可知，當(dāng)列1及列3的節(jié)點(diǎn)被決定后，列2的節(jié)點(diǎn)可唯一地被決定。也就是，當(dāng)譯碼路徑經(jīng)由列1節(jié)點(diǎn)(-1-1-1)及列3節(jié)點(diǎn)(-1-1+1)時(shí)，該譯碼路徑必定經(jīng)過(guò)列2的節(jié)點(diǎn)(-1-1-1)，如圖6中較黑的粗線表示。同理，當(dāng)譯碼路徑經(jīng)由列2節(jié)點(diǎn)(-1-1-1)及列節(jié)4點(diǎn)(-1+1+1)時(shí)，該譯碼路徑必定經(jīng)過(guò)列3的節(jié)點(diǎn)(-1-1+1)。
依據(jù)上述，可將圖3的Trellis圖改成如圖7所示。圖7是本發(fā)明的修正Trellis圖，其一次可對(duì)2個(gè)位進(jìn)行譯碼。例如，列1節(jié)點(diǎn)(-1-1-1-1)遇到(-1-1)譯碼數(shù)據(jù)時(shí)，則至列2節(jié)點(diǎn)(-1-1-1-1)，圖7中以虛線 表示。列1節(jié)點(diǎn)(-1-1-1-1)遇到(-1+1)譯碼數(shù)據(jù)時(shí)，則至列2節(jié)點(diǎn)(-1-1-1+1)，圖7中以一點(diǎn)虛線 表示。列1節(jié)點(diǎn)(-1-1-1-1)遇到(+1+1)譯碼數(shù)據(jù)時(shí)，則至列2節(jié)點(diǎn)(-1-1+1+1)，圖7中以實(shí)線(→)表示。由于使用EFM/ESM調(diào)變，故數(shù)據(jù)串中并沒(méi)有連串長(zhǎng)度為1及2的數(shù)據(jù)串，因此列1節(jié)點(diǎn)(-1-1-1-1)不會(huì)遇到(+1-1)譯碼數(shù)據(jù)。列1節(jié)點(diǎn)(+1+1+1+1)遇到(+1+1)譯碼數(shù)據(jù)時(shí)，則至列2節(jié)點(diǎn)(+1+1+1-1)，圖7中以?xún)牲c(diǎn)虛線 表示。
由圖7的修正Trellis圖，將圖4的Viterbi譯碼圖重畫(huà)如圖8所示。圖8是依據(jù)本發(fā)明技術(shù)的Viterbi譯碼示意圖。輸入序列為{-1、-1、-1、-1、+1、+1、+1、-1、-1、-1、-1、-1、+1、+1、+1、+1、+1、+1}。一開(kāi)始， 由節(jié)點(diǎn)(-1-1-1-1)為起始，依據(jù)接收的數(shù)據(jù)計(jì)算列0至列1的路徑值。節(jié)點(diǎn)(-1-1-1-1)具有3個(gè)分支，分別連接至節(jié)點(diǎn)(-1-1-1-1)、(-1-1-1+1)及(-1-1+1+1)。計(jì)算節(jié)點(diǎn)(-1-1-1-1)至節(jié)點(diǎn)(-1-1-1-1)的路徑值，是將輸出的數(shù)據(jù)(4)代入路徑值公式中，也就是將s＝4代入3s+9、2s+4及0，可分別得到21、12及0。分別將21、12及0標(biāo)示于列1的節(jié)點(diǎn)(-1-1-1-1)、(-1-1-1+1)及(-1-1+1+1)上方。計(jì)算列1至列2的路徑值時(shí)，由于一次譯碼二個(gè)位，故此時(shí)將s＝-4代入3s+9、2s+4、0、-2s+4、-2s+4及-3s+9中，可分別得到-3、-4、0、12及21，再計(jì)算累積的路徑值而得到18、17、21、24、12及21，再將18、17、21、24、12及21標(biāo)示于列2的節(jié)點(diǎn)(-1-1-1-1)、(-1-1-1+1)、(-1-1+1+1)、(-1+1+1+1)、(+1+1+1-1)及(+1+1+1+1)上方。依序類(lèi)推即可圖8的Viterbi譯碼示意圖。
Vitebi譯碼裝置530是依據(jù)圖7的修正Trellis圖進(jìn)行Viterbi譯碼。由于Viterbi譯碼裝置530一次使用2個(gè)位，故其取樣率(sampling rate)可由1/T降低至1/(2T)。而適應(yīng)性等化裝置520的處理時(shí)間可由1T增加至2T。
適應(yīng)性等化裝置520的點(diǎn)(tabs)是與傳輸信道的脈沖響應(yīng)(impulse response)有關(guān)，一傳輸信道的脈沖響應(yīng)在時(shí)間軸分布越長(zhǎng)，適應(yīng)性等化裝置520所需使用的點(diǎn)(tabs)越多。于本發(fā)明中，由于適應(yīng)性等化裝置520的處理時(shí)間由1T增加至2T，故其所需使用的點(diǎn)(tabs)可以減少。相對(duì)應(yīng)地，Trellis圖的譯碼深度(depth)也可減少。此不僅可減少所需的內(nèi)存，更可降低譯碼芯片的功率消耗。
圖9A是一PRaa信道模型的簡(jiǎn)化Trellis圖，圖9B是本發(fā)明的修正Trellis圖。圖10A是一PRaba信道模型的簡(jiǎn)化Trellis圖，圖10B是本發(fā)明的修正Trellis圖。
綜上所述，本發(fā)明的模擬至數(shù)字轉(zhuǎn)換裝置510、一適應(yīng)性等化裝置520、一Viterbi譯碼裝置530、一分割電路540及一頻率及相位回復(fù)裝置550的工作頻率可較公知技術(shù)減少一半，同時(shí)適應(yīng)性等化裝置520的點(diǎn)(tabs)及Trellis圖的譯碼深度(depth)也可減少，此可解決公知技術(shù)芯片設(shè)計(jì)困難度的問(wèn)題，同時(shí)避免公知技術(shù)中芯片功率消耗變大及散熱問(wèn)題。
上述較佳具體實(shí)施例僅是為了方便說(shuō)明而舉例而已，本發(fā)明所主張的保護(hù)范圍應(yīng)以權(quán)利要求所述為準(zhǔn)，而非僅限于上述實(shí)施例。
權(quán)利要求
1.一種用于8至14調(diào)變或8至16調(diào)變的譯碼系統(tǒng)，其特征在于，該系統(tǒng)包含一模擬至數(shù)字轉(zhuǎn)換裝置，是接收一EFM或ESM調(diào)變特性的模擬信號(hào)，并將其轉(zhuǎn)換為具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)；一適應(yīng)性等化裝置，耦合至該模擬至數(shù)字轉(zhuǎn)換裝置，以將該具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)換成具有最小相位特性的第一信號(hào)；以及一Viterbi譯碼裝置，是耦合至該適應(yīng)性等化裝置，以接收該第一信號(hào)，并依據(jù)Viterbi算法及一信道模型以產(chǎn)生一譯碼信號(hào)；其中，該Viterbi譯碼裝置在計(jì)算一分支至一節(jié)點(diǎn)的路徑值時(shí)，依據(jù)該EFM或ESM調(diào)變特性，舍棄不存在的路徑。
2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，還包含一分割電路，其具有磁滯特性，以將該EFM或ESM調(diào)變特性的模擬信號(hào)轉(zhuǎn)換為一第二信號(hào)；以及一頻率及相位回復(fù)裝置，耦合至該分割電路及該模擬至數(shù)字轉(zhuǎn)換裝置，以依據(jù)該第二信號(hào)產(chǎn)生一調(diào)整信號(hào)，以調(diào)整該模擬至數(shù)字轉(zhuǎn)換裝置的取樣時(shí)間，以回復(fù)該EFM或ESM調(diào)變特性的模擬信號(hào)的頻率及相位。
3.如權(quán)利要求1所述的系統(tǒng)，其特征在于，當(dāng)該EFM或ESM調(diào)變特性的模擬信號(hào)大于一第一磁滯值時(shí)，該第二信號(hào)為正電位，當(dāng)該EFM或ESM調(diào)變特性的模擬信號(hào)小于一第二磁滯值時(shí)，該第二信號(hào)電壓為0。
4.如權(quán)利要求1所述的系統(tǒng)，其特征在于，該信道模型為PRabba。
5.如權(quán)利要求1所述的系統(tǒng)，其特征在于，該信道模型為PRaa。
6.如權(quán)利要求1所述的系統(tǒng)，其特征在于，該信道模型為PRaba。
7.一種用于8至14調(diào)變或8至16調(diào)變的譯碼系統(tǒng)，其特征在于，該系統(tǒng)包含一模擬至數(shù)字轉(zhuǎn)換裝置，是接收一EFM或ESM調(diào)變特性的模擬信號(hào)，并將的轉(zhuǎn)換為具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)；一分割電路，其具有磁滯特性，以將該EFM或ESM調(diào)變特性的模擬信號(hào)轉(zhuǎn)換為一第二信號(hào)；一頻率及相位回復(fù)裝置，耦合至該分割電路及該模擬至數(shù)字轉(zhuǎn)換裝置，以依據(jù)該第二信號(hào)產(chǎn)生一調(diào)整信號(hào)，以調(diào)整該模擬至數(shù)字轉(zhuǎn)換裝置的取樣時(shí)間，以回復(fù)該EFM或ESM調(diào)變特性的模擬信號(hào)的頻率及相位；一適應(yīng)性等化裝置，耦合至該模擬至數(shù)字轉(zhuǎn)換裝置，以將該具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)轉(zhuǎn)換成具有最小相位特性的第一信號(hào)；以及一Viterbi譯碼裝置，是耦合至該適應(yīng)性等化裝置，以接收該第一信號(hào)，并依據(jù)Viterbi算法及一信道模型以產(chǎn)生一譯碼信號(hào)；其中，該Viterbi譯碼裝置在計(jì)算一分支至一節(jié)點(diǎn)的路徑值時(shí)，依據(jù)該EFM或ESM調(diào)變特性，舍棄不存在的路徑。
8.如權(quán)利要求7所述的系統(tǒng)，其特征在于，當(dāng)該EFM或ESM調(diào)變特性的模擬信號(hào)大于一第一磁滯值時(shí)，該第二信號(hào)為正電位，當(dāng)該EFM或ESM調(diào)變特性的模擬信號(hào)小于一第二磁滯值時(shí)，該第二信號(hào)電壓為0。
9.如權(quán)利要求7所述的系統(tǒng)，其特征在于，該信道模型為PRabba。
10.如權(quán)利要求7所述的系統(tǒng)，其特征在于，該信道模型為PRaa。
11.如權(quán)利要求7項(xiàng)所述的系統(tǒng)，其特征在于，該信道模型為PRaba。
全文摘要
本發(fā)明提出一種用于8至14調(diào)變或8至16調(diào)變(EFM/ESM)的譯碼系統(tǒng)，其包含一模擬至數(shù)字轉(zhuǎn)換裝置、一適應(yīng)性等化裝置及一Viterbi譯碼裝置。模擬至數(shù)字轉(zhuǎn)換裝置接收一EFM或ESM調(diào)變特性的模擬信號(hào)，并將其轉(zhuǎn)換為具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)；適應(yīng)性等化裝置將具有EFM或ESM調(diào)變特性的數(shù)字信號(hào)換成具有最小相位特性的第一信號(hào)；該Viterbi譯碼裝置接收第一信號(hào)，并依據(jù)Viterbi算法及一信道模型以產(chǎn)生一譯碼信號(hào)；其中，Viterbi譯碼裝置在計(jì)算一分支至一節(jié)點(diǎn)的路徑值時(shí)，依據(jù)EFM或ESM調(diào)變特性，舍棄不存在的路徑。
文檔編號(hào)H03M13/00GK1848274SQ20051006425
公開(kāi)日2006年10月18日 申請(qǐng)日期2005年4月12日 優(yōu)先權(quán)日2005年4月12日
發(fā)明者林文昌 申請(qǐng)人:宏陽(yáng)科技股份有限公司