專利名稱：具有低歪斜的對(duì)稱差分輸出信號(hào)的軌到軌共模操作的高速差分接收機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及差分接收機(jī)電路領(lǐng)域，更具體地，涉及具有低歪斜(skew)和對(duì)稱的差分輸出信號(hào)的軌到軌(rail to rail)共模操作的差分接收機(jī)電路。
用于接收具有軌到軌共模電壓(CMV)范圍的低擺幅差分信號(hào)的一種傳統(tǒng)的技術(shù)是利用兩個(gè)接收機(jī)電路。第一接收機(jī)電路例如是一個(gè)被使用來(lái)接收具有接近于電源電壓電位(Vdd)的CMV的信號(hào)的NMOS型輸入晶體管；和一個(gè)被使用來(lái)接收具有接近于地電位(gnd)的CMV的信號(hào)的PMOS型輸入晶體管。來(lái)自兩個(gè)接收機(jī)電路的輸出信號(hào)然后被組合而成為來(lái)自它的輸出端的單端輸出信號(hào)。差分接收機(jī)電路典型地具有任何形式的差分放大器，然而，最通常的差分放大器典型地是高度精確的折疊的級(jí)聯(lián)放大器。
美國(guó)專利申請(qǐng)No.5,801,564公開了一種減小歪斜的差分接收機(jī)，它利用了第一和第二差分放大器。不幸的是，為了得到預(yù)定的運(yùn)行，需要兩個(gè)差分放大器的仔細(xì)的耦合。另外，這個(gè)電路相當(dāng)復(fù)雜，結(jié)果，影響差分輸出信號(hào)中產(chǎn)生低歪斜和對(duì)稱性。
所以，需要以低的設(shè)計(jì)成本提供一種具有低歪斜和對(duì)稱差分輸出信號(hào)的高速性能差分接收機(jī)。因此，本發(fā)明的目的是提供一種以軌到軌共模工作而同時(shí)提供低歪斜和對(duì)稱的差分輸出信號(hào)的差分接收機(jī)電路。
按照本發(fā)明，提供了一種差分接收機(jī)電路，包括作為第一軌的第一電源電壓端，用于接收第一電位；和作為第二軌的第二電源電壓端，用于接收低于第一電位的第二電位；差分信號(hào)分離器，包括被布置在第一和第二電源電壓端之間的第一分支和第二分支，和用于接收差分輸入信號(hào)的第一和第二輸入端，以及用于提供來(lái)自這些輸入端的兩個(gè)互補(bǔ)的差分輸出信號(hào)的第一到第四輸出端；共模電壓(CMV)歸一化級(jí)，用于對(duì)這兩個(gè)互補(bǔ)的差分輸出信號(hào)進(jìn)行電乎移位，以形成一個(gè)互補(bǔ)的差分輸出信號(hào)，CMV歸一化級(jí)包括與該差分信號(hào)分離器級(jí)的第一到第四輸出端有電耦合的第一到第四輸入端和第一和第二輸出端；跨阻抗放大器，包括與CMV歸一化級(jí)的第一和第二輸出端有電耦合的第一和第二輸入端和用于提供具有低信號(hào)歪斜和對(duì)稱性的軌到軌互補(bǔ)差分輸出信號(hào)的第一和第二輸出端，其中差分信號(hào)分離級(jí)、共模電壓(CMV)歸一化級(jí)和放大器被布置在第一和第二電源電壓端之間，以用于接收來(lái)自這些電源電壓端的第一和第二電位。
按照本發(fā)明，提供了一種用于提供差分輸出信號(hào)的方法，包括提供作為第一軌的第一電壓和作為第二個(gè)另外的軌的第二個(gè)另外的電壓；接收一個(gè)具有共模電壓(CMV)和不同于從第二電壓到第一電壓的軌到軌的差分輸入信號(hào)；把該差分輸入信號(hào)進(jìn)行相位分離以使其成為具有交叉電壓和在電位上不是重疊而是相互有間隔的兩個(gè)互補(bǔ)的差分輸出信號(hào)；把該兩個(gè)互補(bǔ)的差分輸出信號(hào)進(jìn)行電平移動(dòng)，并把每個(gè)互補(bǔ)差分信號(hào)內(nèi)的模擬信號(hào)相加，以形成一個(gè)與軌到軌不同的互補(bǔ)的輸出信號(hào)；以及放大該一個(gè)互補(bǔ)輸出信號(hào)，以形成一個(gè)具有類似于電平移位信號(hào)的時(shí)間特性軌到軌互補(bǔ)差分信號(hào)和在第一與第二電壓之間的近似地從軌到軌的轉(zhuǎn)換。
按照本發(fā)明，提供了一個(gè)電路，它包括用于提供第一電壓作為第一軌和第二個(gè)另外的電壓作為第二個(gè)另外的軌的裝置；用于接收一個(gè)具有共模電壓(CMV)和與從第二電壓到第一電壓的軌到軌不同的差分輸入信號(hào)的裝置；用于對(duì)差分輸入信號(hào)進(jìn)行相位分離，以使其成為具有交叉電壓和在電位上不相重疊而是相互間有間隔的兩個(gè)互補(bǔ)的差分輸出信號(hào)的裝置；用于把該兩個(gè)互補(bǔ)的差分輸出信號(hào)進(jìn)行電平移位以及把在每個(gè)互補(bǔ)差分信號(hào)內(nèi)的模擬信號(hào)相加，以形成一個(gè)與軌到軌不同的互補(bǔ)的輸出信號(hào)的裝置；以及用于放大該一個(gè)互補(bǔ)輸出信號(hào)以形成一個(gè)軌到軌互補(bǔ)差分信號(hào)，該信號(hào)具有類似于電平移位信號(hào)的時(shí)間特性和在第一與第二電壓之間的近似地從軌到軌的轉(zhuǎn)換的裝置。
按照本發(fā)明，提供了用于存儲(chǔ)指令數(shù)據(jù)的貯存媒體，該指令數(shù)據(jù)包括第一指令數(shù)據(jù)，用于提供作為第一軌的第一電壓和作為第二個(gè)另外的軌的第二個(gè)另外的電壓；第二指令數(shù)據(jù)，用于接收具有共模電壓(CMV)且不同于從第二電壓到第一電壓的軌到軌的差分輸入信號(hào)；第三指令數(shù)據(jù)，用于對(duì)差分輸入信號(hào)相位進(jìn)行分離以使其成為兩個(gè)互補(bǔ)的差分輸出信號(hào)，該信號(hào)具有交叉電壓并且在電位上不是重疊而是互相隔開；第四指令數(shù)據(jù)，用于把兩個(gè)互補(bǔ)的差分輸出信號(hào)進(jìn)行電平移動(dòng)以及把在每個(gè)互補(bǔ)差分信號(hào)內(nèi)的模擬信號(hào)相加以形成一個(gè)與軌到軌不同的互補(bǔ)的輸出信號(hào)；以及第五指令數(shù)據(jù)，用于放大該一個(gè)互補(bǔ)輸出信號(hào)，以形成軌到軌互補(bǔ)差分信號(hào)，該信號(hào)具有類似于電平移位信號(hào)的時(shí)間特性和在第一與第二電壓之間的近似地從軌到軌的轉(zhuǎn)換。
現(xiàn)在結(jié)合以下的附圖描述本發(fā)明的示例性實(shí)施例，其中

圖1a顯示作為軌到軌共模電壓(CMV)差分接收機(jī)電路的第一級(jí)的差分信號(hào)分離器輸入級(jí)；圖1b顯示作為軌到軌CMV差分接收機(jī)電路第二級(jí)的CMV歸一化級(jí)；圖1c顯示作為軌到軌CMV差分接收機(jī)電路第三級(jí)的跨阻抗放大器級(jí)；圖1d顯示作為軌到軌輸出驅(qū)動(dòng)器級(jí)的緩沖器級(jí)，它是軌到軌CMV差分接收機(jī)電路的第四級(jí)；圖2a用圖形顯示提供給軌到軌CMV差分接收機(jī)電路的差分輸入端的、小的差分信號(hào)輸入信號(hào)“in+”和“in-”；圖2b顯示由于“in+”電壓上升的結(jié)果，“dn”電壓增加和“sn”電壓減??；圖2c顯示由于“in+”電壓上升的結(jié)果，“sp”電壓減小和“dp”電壓增加；圖3a顯示從第二級(jí)的輸出端提供的輸出信號(hào)“in2-”和“in2+”；圖3b顯示從第三級(jí)的輸出端提供的輸出信號(hào)“in3-”和“in3+”；以及圖3c顯示從軌到軌CMV差分接收機(jī)電路的輸出端提供的輸出信號(hào)“out-”和“out+”。
圖1a到1d顯示按照本發(fā)明的優(yōu)選實(shí)施例的軌到軌共模電壓(CMV)差分接收機(jī)電路100的多個(gè)級(jí)。差分接收機(jī)電路100包括串聯(lián)地布置的四級(jí)對(duì)稱電路。圖1a顯示作為第一級(jí)的差分信號(hào)分離器輸入級(jí)110。圖1b顯示第二級(jí)，即CMV歸一化級(jí)130。圖1c顯示第三級(jí)，即跨阻抗放大器級(jí)150。圖1d顯示第四級(jí)，它作為軌到軌輸出驅(qū)動(dòng)器級(jí)150的緩沖器級(jí)。
參照?qǐng)D1a，第一級(jí)110包括兩個(gè)對(duì)稱電路分支，第一分支111和第二分支112。布置在第一分支111內(nèi)的是第一n溝道金屬氧化物半導(dǎo)體(NMOS)晶體管(NMOS1)113和第一p溝道金屬氧化物半導(dǎo)體(PMOS)晶體管(PMOS1)114。布置在第二分支112內(nèi)的是第二NMOS晶體管(NMOS2)115和第二PMOS晶體管(PMOS2)116。四個(gè)被標(biāo)記為R1的電阻負(fù)荷117a到117d把器件NMOS1 113、PMOS1 114和NMOS2 115、PMOS2 116的漏極和源極電耦合到第一和第二電源電壓端110c和110d，它們分別被連接來(lái)接收電位電壓Vdd和Vss。
晶體管PMOS1 114和NMOS2 115的柵極被電耦合在一起，并與被標(biāo)記為“In+”的第一輸入端110a電耦合。晶體管PMOS2 116和NMOS1113的柵極一起與被標(biāo)記為“In-”的第二輸入端110b電耦合。第一和第二輸入端110a和110b形成第一級(jí)110的差分輸入端。第一級(jí)110另外還具有四個(gè)輸出端110e到110h，分別被標(biāo)記為inn1，inp1，inn2，inp2，用于從那里提供各個(gè)信號(hào)dn，sn，sp，dp。
在使用中，第一級(jí)110用作為差分信號(hào)相位分離級(jí)。被提供給這一級(jí)的差分輸入端110a和110b的輸入信號(hào)是具有軌到軌共模電壓(CMV)的約50mv到400mv的電位的小的差分信號(hào)。
第一分支111包括NMOS1和PMOS1器件113和114，它們以穿過柵極結(jié)構(gòu)的形式被電耦合在一起。這個(gè)穿過柵極的每一端被電耦合到各自的電阻，其中電阻117a和117b分別把NMOS1和PMOS1器件113和114的漏極和源極電耦合到110c和110d電源電壓端。電阻117c和117d用來(lái)分別把NMOS2和PMOS2器件115和116的漏極和源極耦合到110c和110d電源電壓端。
參照?qǐng)D2a，這個(gè)圖用圖形顯示當(dāng)小差分信號(hào)“In+”和“In-”被施加到輸入端110a和110b--即MOS器件113和114的柵極端一時(shí)發(fā)生的情形。當(dāng)“In+”上升時(shí)，PMOS1器件114導(dǎo)通較小的電流，而對(duì)于NMOS1器件113，出現(xiàn)同樣的但反向的情形。對(duì)于輸入端110b，因?yàn)樾盘?hào)“In-”的電位降低，NMOS1器件113導(dǎo)通較小的電流?？偟男Ч且黾哟┻^柵極阻抗，所以傳播通過這個(gè)第一分支111的電流減小。如圖2b所示，對(duì)于輸出端110e和110f，由于“in+”電壓上升的結(jié)果，將觀察到“dn”電壓的增加和“sn”電壓的減小。
同樣類型的事件在第二分支112中觀察到，但其效果與第一分支111的效果相反。參照?qǐng)D2c，“in+”電壓上升的這個(gè)轉(zhuǎn)變導(dǎo)致“sp”電壓的減小和“dp”電壓的增加，正如在110g和110h輸出端是觀察到的。圖2d顯示對(duì)于這個(gè)第一級(jí)110從各個(gè)輸出端110e和110h提供的四個(gè)疊加的輸出信號(hào)dn，sn，sp，dp。這個(gè)圖還顯示以一個(gè)差分信號(hào)開始，導(dǎo)致生成兩個(gè)互補(bǔ)的差分信號(hào)，它們具有在上部與下部的交叉點(diǎn)組(被標(biāo)記為“A”，201a和201b與“B”，202a和202b)之間的大約幾皮秒的非常小的歪斜。而且，當(dāng)輸入CMV改變時(shí)，相應(yīng)的交叉電壓有電位的上升或下降，但在時(shí)間上或在定時(shí)關(guān)系上保持相對(duì)恒定。另外，當(dāng)差分幅度改變時(shí)，兩個(gè)互補(bǔ)差分輸出信號(hào)的差分幅度也改變。
回到圖1a，當(dāng)輸入CMV移到較高的Vdd電位時(shí)，即使在PMOS1器件114關(guān)斷或接近關(guān)斷時(shí)，穿過柵極結(jié)構(gòu)也使電流導(dǎo)通。當(dāng)輸入CMV移到地電位時(shí)，即使在NMOS1器件113關(guān)斷或接近關(guān)斷時(shí)，穿過柵極結(jié)構(gòu)也使電流導(dǎo)通。
所以在CMV移到更高的Vdd或更低的Vss的極端情形下，仍由一個(gè)MOS器件，(它是NMOS1器件113或PMOS1器件114)執(zhí)行差分相位分離。在極端CMV的情形下，當(dāng)?shù)谝环种?11比起第二分支112導(dǎo)通更多的電流時(shí)，差分相位分離由軌到軌CMV來(lái)起作用。
任選地，這個(gè)第一級(jí)的差分增益小于1，這時(shí)它任選地是差分輸入電壓的50％。優(yōu)選地，在集成電路制作期間，每個(gè)PMOS和NMOS器件113到116以及電阻117a 117d的尺度這樣選擇以使得交叉電壓和差分相位分離的最好性能接近最優(yōu)。
回到圖1b，CMV歸一化級(jí)被顯示為具有兩個(gè)NMOS器件，其標(biāo)記為MN1 134和MN2 136，以及兩個(gè)PMOS器件，其標(biāo)記為MP1 133和MP2135。器件MP1 133和MP2 135的漏極被電耦合在一起，并且還被電耦合到第一電源電壓端130c，用于通過電阻R2 137a接收Vdd。器件MN1134和MN2 136的源極被電耦合在一起，并且還被電耦合到第二電源電壓端130d，用于通過電阻R2 137b接收Vss。第三電阻R3 137c布置在一個(gè)被形成在器件MP1 133的源極與器件MN1 134的漏極之間的接點(diǎn)與一個(gè)被形成在器件MP2 135的源極與器件MN2 136的漏極之間的接點(diǎn)之間。
PMOS器件MP1 133和MP2 135的柵極端形成第二級(jí)130的輸入端130e和130f，并且被分別電耦合到第一級(jí)底側(cè)的輸出端110f和110h。NMOS器件MN1 134和MN2 136的柵極電耦合到第一級(jí)頂側(cè)的輸出端110e和110g。這個(gè)第二級(jí)是互補(bǔ)差分級(jí)，它用來(lái)把共模電壓(CMV)歸一化到大約Vdd/2。
參考圖3a，當(dāng)被提供給輸入端130e的輸入電壓“inp1”低于被提供給輸入端130g的輸入電壓“inp2”時(shí)，和當(dāng)被提供給輸入端130f的輸入電壓“inn2”高于被提供給輸入端130h的輸入電壓“inn1”時(shí)，正電流路徑從節(jié)點(diǎn)131a(如由信號(hào)“in2-”所表示)經(jīng)過電阻R3 137c流到節(jié)點(diǎn)131b(如由信號(hào)“in2+”所表示)。主電流路徑被形成為從第一電源電壓端130c，電阻R2 137a，經(jīng)過晶體管MP1 133，經(jīng)過電阻R3 137c，經(jīng)過晶體管MN2 136，經(jīng)過電阻R2 137b，和最后到第二電源電壓端130d(它是地電位Vss)。
當(dāng)輸入條件被顛倒時(shí)，出現(xiàn)相反的情形。正的電流從節(jié)點(diǎn)131b，“in2+”經(jīng)過電阻R3流到節(jié)點(diǎn)131a，“in2-。優(yōu)選地，PMOS和NMOS器件133，135，134，136被設(shè)計(jì)成具有相等的工作面積和可比較的增益gm。這使第一級(jí)110的電容負(fù)荷得以均衡，以及有助于從這個(gè)第二級(jí)130的輸出端131a和131b提供的輸出信號(hào)的歪斜與對(duì)稱性。根據(jù)對(duì)于晶體管MP1 133，MP2 135和MN1 134，MN2 136的相等的增益gm，流入電阻R3 137c的正的和負(fù)的電流是相等的。所以，從第二級(jí)130的輸出端131a和131b提供的輸出差分電壓的中心值約為Vdd/2的CMV。而且，因?yàn)榈诙?jí)130主要被使用來(lái)把CMV歸一化，這一級(jí)的電壓增益并不重要。電壓增益在第三級(jí)150實(shí)現(xiàn)。
而且，對(duì)于圖3a，隨著第一級(jí)110的差分輸入CMV的改變，從輸出端110e到110h提供的四個(gè)輸出信號(hào)的電位上下移動(dòng)。參考圖3b，當(dāng)從輸出端131a和131b提供的第二級(jí)130差分輸出信號(hào)的差分幅度改變時(shí)，它的CMV保持為恒定的--約Vdd/2。
回到圖1c和1d，這些圖顯示跨阻抗級(jí)。第二級(jí)的輸出端131a 131b被電耦合到輸入端150a和150b，信號(hào)“in2+”和“in2-”是從第三級(jí)150的這些端提供的?？缱杩辜?jí)150包括具有各自的反饋負(fù)荷電阻157a和157b的兩個(gè)倒相器，即第一倒相器151和第二倒相器152。每個(gè)電阻R4 157a和157b提供從倒相器輸出端到倒相器輸入端150a或150b的負(fù)反饋，從而把每個(gè)倒相器的正常的高增益從幾百或幾千降低到小的數(shù)值，諸如5。這個(gè)跨阻抗級(jí)150的凈效應(yīng)在于，它產(chǎn)生具有相等的上升和下降時(shí)間的輸出波形，如果提供給輸入端150a和150b的差分輸入信號(hào)處在技術(shù)規(guī)范內(nèi)的話。這個(gè)第三級(jí)150形成第二級(jí)130的電阻負(fù)荷，因?yàn)楦鶕?jù)定義，提供給跨阻抗級(jí)輸入端150a和150b的輸入信號(hào)具有電流的形式。
參考圖3b，因?yàn)闋可娴蕉搪冯娏骰蛲ㄟ^電流，從跨阻抗級(jí)150的輸出端150c和150d提供的輸出信號(hào)“in3+”和“in3-”不是軌到軌的。實(shí)際上，跨阻抗級(jí)150給第二級(jí)130加上額外的電流負(fù)荷，以及提供對(duì)于第二級(jí)130附加的CMV均衡。另外，由于跨阻抗級(jí)150的輸出信號(hào)由電路設(shè)計(jì)所控制，從輸出端150c和150d提供的信號(hào)“in3+”和“in3-”是具有非常低歪斜的對(duì)稱差分信號(hào)，并以Vdd/2為中心，但不是軌到軌的。參照?qǐng)D3c，隨著第一級(jí)110的差分輸入CMV改變，第三級(jí)150的差分輸出信號(hào)的差分幅度會(huì)改變，但它的CMV保持恒定，約為Vdd/2。
參照?qǐng)D1d，第四級(jí)配備有兩個(gè)輸入端170a和170b，它們被耦合到第三級(jí)150的輸出端150c和150d。這個(gè)第四級(jí)170接收來(lái)自第三級(jí)150的輸出信號(hào)，以及通過使用緩沖器電路171和172緩沖該輸出信號(hào)，以便在輸出端170c和170d上形成輸出信號(hào)“out+”和“out-”。參照?qǐng)D3d，最終得到的輸出信號(hào)“out+”和“out-”是軌到軌的。根據(jù)設(shè)計(jì)，這個(gè)第四級(jí)170被優(yōu)化以放大和緩沖第三級(jí)150輸出信號(hào)和保留波形和CMV的低的歪斜和上升與下降對(duì)稱性。
有利地，按照本發(fā)明的實(shí)施例的差分接收機(jī)能夠以高速度或任選地以低速度進(jìn)行差分信號(hào)放大和信號(hào)通信，其中低歪斜和高對(duì)稱性是優(yōu)選的。
可以設(shè)想許多其它實(shí)施例而不背離本發(fā)明的精神或范圍。
權(quán)利要求
1.一種差分接收機(jī)電路，包括作為第一軌的第一電源電壓端(110c；130c)，用于接收第一電位；和作為第二軌的第二電源電壓端(110d；130d)，用于接收低于第一電位的第二電位；差分信號(hào)分離器(110)，包括被布置在第一電源電壓端(110c)和第二電源電壓端(110d)之間的第一分支(111)和第二分支(112)，和用于接收差分輸入信號(hào)的第一輸入端(110a)和第二輸入端(110b)，以及用于提供來(lái)自這些輸入端的兩個(gè)互補(bǔ)的差分輸出信號(hào)的第一到第四輸出端(110e，110f，110g，110h)；共模電壓(CMV)歸一化級(jí)(130)，用于對(duì)兩個(gè)互補(bǔ)的差分輸出信號(hào)進(jìn)行電平移位，以形成一個(gè)互補(bǔ)的差分輸出信號(hào)，該CMV歸一化級(jí)(130)包括與差分信號(hào)分離器級(jí)(110)的第一到第四輸出端(110e，110f，110g，110h)有電耦合的第一到第四輸入端(130e，130f，130g，130h)和第一和第二輸出端(131a，131b)；跨阻抗放大器(150)，包括與CMV歸一化級(jí)(130)的第一和第二輸出端(131a，131b)有電耦合的第一和第二輸入端(150a，150b)，以及用于提供具有低信號(hào)歪斜和對(duì)稱性的軌到軌互補(bǔ)差分輸出信號(hào)的第一和第二輸出端(150c，150d)，其中差分信號(hào)分離級(jí)(110)、共模電壓(CMV)歸一化級(jí)(130)和跨阻抗放大器(150)被布置在第一電源電壓端(110c；130c)和第二電源電壓端(110d；130d)之間，用于接收來(lái)自這些電源電壓端的第一和第二電位。
2.按照權(quán)利要求1的差分接收機(jī)電路，包括緩沖器級(jí)(170)，它包括第一輸入端(170a)和第二輸入端(170b)，它們電耦合到跨阻抗放大器(150)的第一輸出端(150c)和第二輸出端(150d)；以及第一輸出端(170c)和第二輸出端(170d)，用于提供軌到軌互補(bǔ)差分輸出信號(hào)。
3.按照權(quán)利要求1的差分接收機(jī)電路，其中第一分支(111)包括具有柵極、漏極和源極的第一PMOS器件(114)；具有柵極和與第一PMOS器件(114)的漏極和源極電耦合的漏極和源極的第一NMOS器件(113)。
4.按照權(quán)利要求3的差分接收機(jī)電路，其中第二分支(112)包括具有柵極、漏極和源極的第二PMOS器件(116)；具有柵極和與第二PMOS器件(116)的漏極和源極電耦合的漏極和源極的第二NMOS器件(115)，其中第一PMOS器件(114)和第二NMOS器件(115)的柵極被電耦合在一起和形成差分信號(hào)分離級(jí)(110)的第一輸入端(110a)以及第二PMOS器件(116)和第一NMOS器件(113)的柵極形成差分信號(hào)分離級(jí)(110)的第二輸入端(110b)。
5.按照權(quán)利要求4的差分接收機(jī)電路，其中NMOS(113，115)器件和PMOS器件(114，116)包括近似相等的工作面積和近似相等的增益。
6.按照權(quán)利要求4的差分接收機(jī)電路，其中第一分支(111)包括第一組兩個(gè)近似相同的電阻(117a，117b)，它們分別被布置在被電耦合的第一NMOS(113)器件和第一PMOS(114)器件的漏極與第一電源電壓端(110c)之間和在被電耦合的第一NMOS(113)器件和第一PMOS(114)器件的源極與第二電源電壓端(110d)之間，其中差分信號(hào)分離級(jí)(110)的第一輸出端(110e)和第二輸出端(110f)分別在第一NMOS(113)器件與第一PMOS(114)器件的被電耦合的漏極與源極處形成。
7.按照權(quán)利要求6的差分接收機(jī)電路，其中第二分支(112)包括近似等同于第一組兩個(gè)大體相同的電阻(117a，117b)第二組兩個(gè)近似相同的電阻(117c，117d)，它們分別被布置在被電耦合的第二NMOS(115)器件和第二PMOS(116)器件的漏極與第一電源電壓端(110c)之間和在被電耦合的第二NMOS(115)器件和第二PMOS(116)器件的源極與第二電源電壓端(110d)之間，其中差分信號(hào)分離級(jí)(110)的第三輸出端(110g)和第四輸出端(110h)分別在第二NMOS(115)器件與第二PMOS(116)器件的被電耦合的漏極與源極處形成。
8.按照權(quán)利要求1的差分接收機(jī)電路，其中共模電壓(CMV)歸一化級(jí)(130)包括第一分支；第二分支；以及在兩個(gè)分支的第一端到第一電源電壓端(130c)之間的第一電阻耦合(137a)和在兩個(gè)分支的第二端到第二電源電壓端(130d)之間的第二電阻耦合(137b)，其中用于第一電阻耦合(137a)與第二電阻耦合(137b)的電阻值近似相等。
9.按照權(quán)利要求8的差分接收機(jī)電路，其中共模電壓(CMV)歸一化級(jí)(130)的第一分支包括第一PMOS器件(133)，它具有與CMV歸一化級(jí)(130)的第一輸入端(130e)電耦合的柵極、被電耦合到第一分支的第一端的漏極、和源極；以及第一NMOS器件(134)，它具有與CMV歸一化級(jí)(130)的第二輸入端(130f)電耦合的柵極、被電耦合到第一PMOS器件(133)的源極的漏極以便形成CMV歸一化級(jí)(130)的第一輸出端(131a)、和被電耦合到第一分支的第二端的源極。
10.按照權(quán)利要求9的差分接收機(jī)電路，其中共模電壓(CMV)歸一化級(jí)(130)的第二分支包括第二PMOS器件(135)，具有與CMV歸一化級(jí)(130)的第三輸入端(130g)電耦合的柵極、被電耦合到第二分支的第一端的漏極、和源極；以及第二NMOS器件(136)，具有與CMV歸一化級(jí)(130)的第四輸入端(130h)電耦合的柵極、被電耦合到第二PMOS器件(135)的源極的漏極以便形成CMV歸一化級(jí)(130)的第二輸出端(131b)、和被電耦合到第二分支的第二端的源極。
11.按照權(quán)利要求10的差分接收機(jī)電路，其中NMOS器件(134，136)和PMOS器件(133，135)包括近似相等的工作面積和近似相等的增益。
12.按照權(quán)利要求1的差分接收機(jī)電路，還包括第三電阻(137c)，被布置在CMV歸一化級(jí)(130)的第一輸出端(131a)與第二輸出端(131b)之間。
13.按照權(quán)利要求1的差分接收機(jī)電路，其中跨阻抗放大器(150)包括第一倒相器電路(151)，被布置在跨阻抗放大器(150)的第一輸入端(150a)與第一輸出端(150c)之間；以及第四電阻(157a)，被布置成與第一倒相器電路(151)并聯(lián)。
14.按照權(quán)利要求13的差分接收機(jī)電路，其中跨阻抗放大器包括第二倒相器電路(152)，被布置在跨阻抗放大器(150)的第二輸入端(150b)與第二輸出端(150d)之間；以及第四電阻(157b)，被布置成與第二倒相器電路(152)并聯(lián)。
15.按照權(quán)利要求2的差分接收機(jī)電路，其中緩沖器級(jí)(170)包括第一緩沖器電路(171)，被布置在緩沖器級(jí)(170)的第一輸入端(170a)與第一輸出端(170c)之間。
16.按照權(quán)利要求15的差分接收機(jī)電路，其中緩沖器級(jí)(170)包括第二緩沖器電路(172)，被布置在緩沖器級(jí)(170)的第二輸入端(170b)與第二輸出端(170d)之間。
17.按照權(quán)利要求1的差分接收機(jī)電路，其中差分輸入信號(hào)具有約50mv到400mv的電位，以及具有軌到軌的共模電壓(CMV)。
18.按照權(quán)利要求2的差分接收機(jī)電路，包括同一個(gè)集成電路半導(dǎo)體基片，其中差分信號(hào)分離器(110)、CMV歸一化級(jí)(130)、跨阻抗放大器電路(150)和緩沖器級(jí)(170)被合并在同一個(gè)集成電路半導(dǎo)體基片上。
19.一種提供差分輸出信號(hào)的方法，包括提供作為第一軌的第一電壓和作為第二個(gè)另外的軌的第二個(gè)另外的電壓；接收具有共模電壓(CMV)和不同于從第二電壓到第一電壓的軌到軌的差分輸入信號(hào)；把差分輸入信號(hào)進(jìn)行相位分離以使其成交具有交叉電壓和與在電位上不重疊而是相互有間隔的兩個(gè)互補(bǔ)的差分輸出信號(hào)；把兩個(gè)互補(bǔ)的差分輸出信號(hào)進(jìn)行電平移位并且把每個(gè)互補(bǔ)差分輸出信號(hào)內(nèi)的模擬信號(hào)相加以形成一個(gè)與軌到軌不同的互補(bǔ)的輸出信號(hào)；以及放大該一個(gè)互補(bǔ)輸出信號(hào)以形成一個(gè)軌到軌互補(bǔ)差分信號(hào)，該信號(hào)具有類似于電平移位信號(hào)的時(shí)間特性和在第一與第二電壓之間的近似地從軌到軌的轉(zhuǎn)換。
20.按照權(quán)利要求19的方法，包括把CMV歸一化為在第二電壓電平與第一電壓電平之間約一半的電位。
21.按照權(quán)利要求19的方法，其中為了改變輸入信號(hào)CMV，對(duì)用于輸入信號(hào)的交叉電壓進(jìn)行改變。
22.按照權(quán)利要求19的方法，其中為了改變輸入信號(hào)的差分幅度，還對(duì)兩個(gè)互補(bǔ)差分輸出信號(hào)的差分幅度進(jìn)行改變。
23.按照權(quán)利要求19的方法，還包括提供用于接收差分輸入信號(hào)的第一級(jí)，其中這個(gè)第一級(jí)的差分增益小于1。
24.按照權(quán)利要求19的方法，其中第一級(jí)的差分增益約為用于差分輸入信號(hào)的差分輸入電壓的一半。
25.一種用于存儲(chǔ)指令數(shù)據(jù)的貯存媒體，指令數(shù)據(jù)包括第一指令數(shù)據(jù)，用于提供作為第一軌的第一電壓和作為第二個(gè)另外的軌的第二個(gè)另外的電壓；第二指令數(shù)據(jù)，用于接收具有共模電壓(CMV)且不同于從第二電壓到第一電壓的軌到軌的差分輸入信號(hào)；第三指令數(shù)據(jù)，用于把差分輸入信號(hào)進(jìn)行相位分離以形成兩個(gè)互補(bǔ)的差分輸出信號(hào)，它們具有交叉電壓并且在電位上不重疊而是互相隔開的；第四指令數(shù)據(jù)，用于把兩個(gè)互補(bǔ)的差分輸出信號(hào)進(jìn)行電平移動(dòng)以及把每個(gè)互補(bǔ)差分輸出信號(hào)內(nèi)的模擬信號(hào)相加以形成一個(gè)與軌到軌不同的互補(bǔ)的輸出信號(hào)；以及第五指令數(shù)據(jù)，用于放大該一個(gè)互補(bǔ)輸出信號(hào)，以形成軌到軌互補(bǔ)差分信號(hào)，它具有類似于電平移位信號(hào)的時(shí)間特性和在第一與第二電壓之間的近似地從軌到軌的轉(zhuǎn)換。
全文摘要
公開了一種新穎的高速差分接收機(jī)(100)，它提供接收和放大具有軌到軌共模電壓的小的差分電壓。接收機(jī)輸出信號(hào)是具有低歪斜和高對(duì)稱性的差分信號(hào)。高速差分接收機(jī)(100)是基于共模電壓歸一化的，該共模電壓歸一化是在最終得到的信號(hào)被重新組合、歸一化、和放大之前，根據(jù)差分相位分離方法進(jìn)行的。本方法包括使用差分信號(hào)分離級(jí)(110)，其后接著是共模電壓歸一化級(jí)(130)，然后是受控制的增益的跨阻抗放大級(jí)(150)，以及最后使用在性質(zhì)上是對(duì)稱和平衡的一個(gè)或兩個(gè)軌到軌放大級(jí)(170)的放大。
文檔編號(hào)H03F3/30GK1943107SQ200580011854
公開日2007年4月4日 申請(qǐng)日期2005年4月19日 優(yōu)先權(quán)日2004年4月20日
發(fā)明者E·G·克豪里, D·塞斯安斯 申請(qǐng)人:皇家飛利浦電子股份有限公司