專利名稱：一種電壓電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)模混合集成電路領(lǐng)域，涉及一種電壓電平轉(zhuǎn)換電路，特別是涉及由單穩(wěn)態(tài)脈沖延時電路和電流比較器及反相器構(gòu)成的電平變換電路，適用于集成電路中不同的數(shù)字信號電平之間的轉(zhuǎn)換。
背景技術(shù)：
在集成電路中控制信號從某一工作電壓電路部分傳輸?shù)搅硪还ぷ麟妷弘娐凡糠謺r，由于工作電壓的不同，須要對傳輸信號進行電平轉(zhuǎn)換。尤其在高頻的信號電路中，當(dāng)電壓相差較大時，傳輸信號的電平轉(zhuǎn)換處理就顯得非常地重要。如圖1所示，這是現(xiàn)有低壓電平轉(zhuǎn)換到高壓電平的一種傳統(tǒng)電壓電平轉(zhuǎn)換器，其包括PMOS晶體管PG1及PG2、NMOS晶體管NG1及NG2與一反相器INV，其中所述PMOS晶體管PG1及PG2稱作上拉晶體管，所述NMOS晶體管NG1及NG2則稱為下拉晶體管?，F(xiàn)令供應(yīng)電壓VccH為3.3伏特，而輸入端I的輸入電壓為一介于0至1.2伏特間的矩形波。當(dāng)輸入電壓Vin由低電平的0伏特變換至高電平的1.2伏特時，NMOS晶體管NGI被導(dǎo)通，且PMOS晶體管PG2的柵極變?yōu)榈碗娖蕉筆MOS晶體管PG2導(dǎo)通，故輸出端Vout的輸出為一高電平的3.3伏特電壓。因此，電壓電平轉(zhuǎn)換器將1.2伏特的輸入電壓Vin轉(zhuǎn)換為3.3伏特的輸出電壓Vout。然而，由于0伏特不能瞬間轉(zhuǎn)換至1.2伏特，因此轉(zhuǎn)換期間所經(jīng)過的較低輸入電壓Vin可能無法使各PMOS晶體管PGI及PG2與NMOS晶體管NGI及NG2達(dá)到實際開關(guān)動作，因只有其柵極被充電至臨界電壓(約0.8伏特)以上方能達(dá)開關(guān)結(jié)果。另外，PMOS晶體管PG2及NMOS晶體管NG2在分別趨向于導(dǎo)通及截止與分別趨向于截止及導(dǎo)通的過程中對于輸出電壓vout的上拉及下拉有互相競爭的現(xiàn)象，因此輸出電壓Vout在轉(zhuǎn)變成低電平時速度較慢，動態(tài)功率損耗大，波形亦因此失真。如圖2的輸入電壓Vin及輸出電壓Vout波形所示，輸入電壓Vin在由低電平轉(zhuǎn)換至高電平時，輸出電壓Vout于一延遲時間Tr后才拉升至高電平；且輸入電壓Vin在轉(zhuǎn)換至低電平時，輸出電壓Vout于一延遲時間Tf后才降至低電平。因此，輸出波相較于輸入波存有失真情形。另外電路要求輸入端的低電平的電壓與輸出端的低電平的電壓值相同，這樣限制了電平的轉(zhuǎn)換范圍。
當(dāng)輸入信號Vin產(chǎn)生噪聲而無法很準(zhǔn)確維持為一定值時，由此因互相競爭而產(chǎn)生的失真不隨之改變，最后使輸出的轉(zhuǎn)換時間漂移，這一般稱作“抖動”現(xiàn)象，一般皆希望將之降低以獲得與輸入波相同的輸出波。另外，當(dāng)輸入信號存在噪聲時，電壓電平轉(zhuǎn)換器的各晶體管的開關(guān)情形與無噪聲時不盡相同，故輸出信號會隨時間變動，且此變動亦是一般希望加以降低的。此外，由于NMOS晶體管NG1和NG2所承受的最高電壓約為2.5伏特，因此其柵極需制作得較厚，故其臨界電壓亦較高。此時，較低的輸入電壓Vin不能使NMOS晶體管NG1和NG2導(dǎo)通，故NMOS晶體管NG1和NG2的切換速度慢。因此，下拉晶體管NG1和NG2的柵極厚度以較低為佳，以使其切換速度獲得改善。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種電壓電平轉(zhuǎn)換電路，該電路具有較靈活的電壓轉(zhuǎn)換范圍，電轉(zhuǎn)換速度快、并具有降低噪聲及抖動的影響。
本發(fā)明提供的一種電壓電平轉(zhuǎn)換電路，其特征在于它包括第一電壓/電流變換電路、第二電壓/電流變換電路、第三電壓/電流變換電路、第四電壓/電流變換電路、反相器INV1和電流比較電路；各電壓/電流變換電路和反相器INV1的輸入直流電壓的工作范圍為VDD～VSS，VDD和VSS分別為外接電壓的高低電位；電流比較電路的輸入直流電壓的工作范圍為VO_H～VO_L，VO_H和VO_L分別為外接高電壓的高低電位。第一、第二電壓/電流變換電路和反相器INV1的信號輸入端接外接輸入信號X。第一電壓/電流變換電路的輸出端與第二電壓/電流變換電路的輸出端相連，并連接到電流比較電路的同相電流輸入端；反相器INV1的輸出端連接到第三、第四電壓/電流變換電路的信號輸入端；第三電壓/電流變換電路的輸出端與第四電壓/電流變換電路的輸出端相連，并連接到電流比較電路的反相電流輸入端；電流比較電路設(shè)有同相輸出端Y和反相輸出端 。反相器INV1用于將外接信號輸入端X輸入的電平信號的高低電平取反。第一電壓/電流變換電路用于當(dāng)外接輸入信號X為高電平時，輸出大小為A1的電流，當(dāng)外接輸入信號X為低電平時，輸出電流為0。第二電壓/電流變換電路用于當(dāng)外接輸入信號X從低到高的電平翻轉(zhuǎn)時，輸出電流，該電流的大小記為A2，A2與A1的比值為3～10，延遲ΔT時間后，該電路自動恢復(fù)到無電流輸出的狀態(tài)，ΔT為電流比較電路的翻轉(zhuǎn)延遲時間；第三電壓/電流變換電路當(dāng)外接輸入信號X是低電平時，經(jīng)過反相器INV1后變成高電平輸入到第三電壓/電流變換電路的信號輸入端，第三電壓/電流變換電路將輸出電流值等于A1的電流；當(dāng)外接輸入信號X是高電平時，經(jīng)過反相器INV1后變成低電平輸入到第三電壓/電流變換電路的信號輸入端，第三電壓/電流變換電路輸出電流為0；第四電壓/電流變換電路用于當(dāng)外接輸入信號X有從高到低的電平翻轉(zhuǎn)時，經(jīng)過反相器INV1后變成從低到高的電平翻轉(zhuǎn)信號輸入到第四電壓/電流變換電路的信號輸入端，第四電壓/電流變換電路輸出一個電流值等于A2的電流，延遲AT時間后，該電路自動恢復(fù)到無電流輸出的狀態(tài)；電流比較電路用于比較其輸入端電流的大小，輸出對應(yīng)的高低電平電壓。
本發(fā)明電路中的電壓/電流變換電路工作在電壓域VSS～VDD內(nèi)，把從信號輸入端X輸入的電壓信號轉(zhuǎn)換成電流信號，然后通過電流比較電路把電流信號轉(zhuǎn)換成高低電平的電壓信號。由于電流比較電路30工作在VO_L～VO_H電壓域內(nèi)，因此，它的輸出電壓為VO_L～VO_H，從而實現(xiàn)電壓電平轉(zhuǎn)換。第一、第三電壓/電流變換電路作為低速變換通道，其工作電流很小，用于維持輸出電平的穩(wěn)定；第二、第四電壓/電流變換電路作為高速變換通道，其工作電流較大，用于使電流比較電路有很快的翻轉(zhuǎn)速度。第二、第四電壓/電流變換電路只在輸入信號電平翻轉(zhuǎn)時才工作很短一段時間(ΔT)，等到電流比較電路完成電平翻轉(zhuǎn)后，它們立即停止工作，盡可能地減少功耗。
本發(fā)明原理和技術(shù)效果將通過典型的應(yīng)用實例作進一步詳細(xì)的說明。


圖1為現(xiàn)有電壓電平轉(zhuǎn)換電路的示意圖；圖2為圖1是電壓電平轉(zhuǎn)換電路的輸出波形示意圖；圖3為本發(fā)明電壓電平轉(zhuǎn)換電路的電路原理圖；圖4為對應(yīng)于圖3的一種實施方式的電路結(jié)構(gòu)圖。
圖5為對應(yīng)于圖4的一種具體實現(xiàn)電路圖。
圖6為對應(yīng)于圖5的電路仿真結(jié)果具體實施方式
下面結(jié)合附圖和實例對本發(fā)明作進一步詳細(xì)的說明。
如圖3所示，本發(fā)明電壓電平轉(zhuǎn)換電路包括第一電壓/電流變換單元10、第二電壓/電流變換單元20、反相器INV1和電流比較電路30。
第一電壓/電流變換單元10包括第一電壓/電流變換電路11和第二電壓/電流變換電路12。
第二電壓/電流變換單元20包括第三電壓/電流變換電路21和第四電壓/電流變換電路22。
電壓/電流變換電路11、12、21、22和反相器INV1的輸入直流電壓的工作范圍為VDD～VSS，VDD和VSS分別為外接電壓的高低電位。
電流比較電路30的輸入直流電壓的工作范圍為VO_H～VO_L，VO_H和VO_L分別為外接高電壓的高低電位。
外接輸入信號X連接到第一、第二電壓/電流變換電路11、12和反相器INV1的信號輸入端。第一電壓/電流變換電路11的輸出端與第二電壓/電流變換電路12的輸出端相連，并連接到電流比較電路30的同相電流輸入端301。反相器INV1的輸出端連接到第三、第四電壓/電流變換電路21、22的信號輸入端。第三電壓/電流變換電路21的輸出端與第四電壓/電流變換電路22的輸出端相連，并連接到電流比較電路30的反相電流輸入端302。電流比較電路30還設(shè)有同相輸出端Y和反相輸出端 反相器INV1是把外接信號輸入端X輸入的電平信號的高低電平取反。當(dāng)外接信號輸入端X輸入的是高電平時，反相器INV1輸出的是低電平，當(dāng)外接信號輸入端X輸入的是低電平時，反相器INV1輸出的是高電平。
第一電壓/電流變換電路11用于當(dāng)外接輸入信號X為高電平時，輸出大小為A1的電流，當(dāng)外接輸入信號X為低電平時，輸出電流為0。第二電壓/電流變換電路12用于當(dāng)外接輸入信號X從低到高的電平翻轉(zhuǎn)時，輸出電流，該電流的大小記為A2，A2與A1的比值為3～10，延遲ΔT時間后，該電路自動恢復(fù)到無電流輸出的狀態(tài)，ΔT為電流比較電路30的翻轉(zhuǎn)延遲時間；第三電壓/電流變換電路21的結(jié)構(gòu)第一電壓/電流變換電路11相同，當(dāng)外接輸入信號X是低電平時，經(jīng)過反相器INV1后變成高電平輸入到第三電壓/電流變換電路21的信號輸入端，第三電壓/電流變換電路21將輸出電流值等于A1的電流；當(dāng)外接輸入信號X是高電平時，經(jīng)過反相器INV1后變成低電平輸入到第三電壓/電流變換電路21的信號輸入端，第三電壓/電流變換電路21輸出電流為0；第四電壓/電流變換電路22的結(jié)構(gòu)與第一電壓/電流變換電路12相同。當(dāng)外接輸入信號X有從高到低的電平翻轉(zhuǎn)時，經(jīng)過反相器INV1后變成從低到高的電平翻轉(zhuǎn)信號輸入到第四電壓/電流變換電路22的信號輸入端，第四電壓/電流變換電路22輸出一個電流值等于A2的電流，延遲ΔT時間后，該電路自動恢復(fù)到無電流輸出的狀態(tài)；電流比較電路30用于比較其反相電流輸入端302與同相電流輸入端301的電流大小，輸出相應(yīng)的高低電平電壓的電路。
當(dāng)同相電流輸入端301上的電流大于反相電流輸入端302上的電流，同相輸出端Y輸出高電平，反相輸出端 輸出的是低電平；當(dāng)同相電流輸入端301上的電流小于反相電流輸入端302上的電流，同相輸出端Y輸出低電平，反相輸出端 輸出的是高電平。
本發(fā)明電路的工作原理如下當(dāng)信號輸入端X輸入的電壓為高電平時，第一電壓/電流變換電路11有一個較小的電流輸出，而第二電壓/電流變換電路12、第三電壓/電流變換電路21、第四電壓/電流變換電路22輸出的電流都為零，因此同相電流輸入端301上的電流大于反相電流輸入端302上的電流，使電流比較電路的同相輸出端Y輸出高電平，反相輸出端 輸出的是低電平。當(dāng)外接輸入信號X有從高到低的電平翻轉(zhuǎn)時，經(jīng)過反相器INV1后變成從低到高的電平翻轉(zhuǎn)信號輸入到第三電壓/電流變換電路21、第四電壓/電流變換電路22的信號輸入端，使第三電壓/電流變換電路21輸出較小的電流，并且第四電壓/電流變換電路22有一個較大的電流輸出，但第一電壓/電流變換電路11、第二電壓/電流變換電路12輸出的電流都為零，因此同相電流輸入端301上的電流小于反相電流輸入端302上的電流，使電流比較電路的同相輸出端Y輸出低電平，反相輸出端 輸出的是高電平。由于第四電壓/電流變換電路22有一個較大的電流輸出，電流比較電路30的翻轉(zhuǎn)速度很快。延遲ΔT后，第四電壓/電流變換電路22自動恢復(fù)到無電流輸出的狀態(tài)，此時只有第三電壓/電流變換電路2l輸出一個小電流，而第一電壓/電流變換電路11、第二電壓/電流變換電路12、第四電壓/電流變換電路22輸出的電流都為零，因此同相電流輸入端301上的電流小于反相電流輸入端302上的電流，使電流比較電路的同相輸出端Y輸出低電平，反相輸出端 輸出的是高電平。由于第三電壓/電流變換電路21輸出的電流較小，它可以使電流比較電路30維持穩(wěn)定的輸出，并且功率耗較低。當(dāng)外接輸入信號X有從低到高的電平翻轉(zhuǎn)時，經(jīng)過反相器INV1后變成從高到低的電平翻轉(zhuǎn)信號輸入到第三電壓/電流變換電路21、第四電壓/電流變換電路22的信號輸入端，使第三電壓/電流變換電路21、第四電壓/電流變換電路22輸出的電流都為零，但第一電壓/電流變換電路11輸出較小的電流，并且第二電壓/電流變換電路12有一個較大的電流輸出，因此同相電流輸入端30l上的電流大于反相電流輸入端302上的電流，使電流比較電路的同相輸出端Y輸出高電平，反相電流輸出端 輸出的是低電平。由于第一電壓/電流變換電路12有一個較大的電流輸出，電流比較電路30的翻轉(zhuǎn)速度很快。延遲ΔT后，第二電壓/電流變換電路12自動恢復(fù)到無電流輸出的狀態(tài)，此時只有第一電壓/電流變換電路21輸出一個小電流，而第二電壓/電流變換電路12、第三電壓/電流變換電路2l、第四電壓/電流變換電路22輸出的電流都為零，因此同相電流輸入端301上的電流大于反相電流輸入端302上的電流，使電流比較電路的同相輸出端Y輸出高電平，反相輸出端 輸出的是低電平。由于第一電壓/電流變換電路11輸出的電流較小，它可以使電流比較電路30維持穩(wěn)定的輸出，并且功率耗較低。
根據(jù)上面公開的內(nèi)容，本領(lǐng)域一般人員可以采用多種具體方式實施本發(fā)明，下面列舉其中一種方式予以進一步詳細(xì)的說明。
如圖4所示，第一電壓/電流變換電路11由電流源I1和NMOS開關(guān)管MN1組成。電流源I1的下端連接外接低電壓VSS，上端連接到NMOS開關(guān)管MN1的源極，NMOS開關(guān)管MN1的柵極連接到外接輸入信號X，NMOS開關(guān)管MN1的漏極作為第一電壓/電流變換電路11的輸出端，連接到電流比較器31的反相電流輸入端，即電流比較電路30的同相電流輸入端301。
第二電壓/電流變換電路12由電流源I2和NMOS開關(guān)管MN2以及單穩(wěn)態(tài)脈沖延時模塊P1組成。電流源I2的下端連接VSS，上端連接到NMOS開關(guān)管MN2的源極；NMOS開關(guān)管MN2的漏極作為第二電壓/電流變換電路12的輸出端，連接到電流比較器31的反相電流輸入端，并與MN1的漏極相連；NMOS開關(guān)管MN2的柵極連接到單穩(wěn)態(tài)延時模塊P1的輸出；單穩(wěn)態(tài)延時模塊P1的輸入連接外接輸入信號X，單穩(wěn)態(tài)延時模塊P1的上端連接外接輸入電壓VDD，單穩(wěn)態(tài)延時模塊P1的下端連接外接輸入電壓VSS。
第三電壓/電流變換電路21由電流源I3和NMOS開關(guān)管MN3組成。電流源I3的下端連接外接低電壓VSS，上端連接到NMOS開關(guān)管MN3的源極，NMOS開關(guān)管MN3的漏極作為第三電壓/電流變換電路21的輸出端，連接到電流比較器31的同相電流輸入端，即電流比較電路30的反相電流輸入端302。NMOS開關(guān)管MN3的柵極連接到反相器INV1的輸出端，反相器INV1的輸入端連接到外接輸入信號X。
第四電壓/電流變換電路22由電流源I4和NMOS開關(guān)管MN4以及單穩(wěn)態(tài)脈沖延時模塊P2組成，電流源I4的下端連接外接低電壓VSS，上端連接到NMOS開關(guān)管MN4的源極；NMOS開關(guān)管MN4的漏極作為第四電壓/電流變換電路22的輸出端，連接到電流比較器31的同相電流輸入端，并與MN3的漏極相連；NMOS開關(guān)管MN4的柵極連接到單穩(wěn)態(tài)延時模塊P2的輸出；單穩(wěn)態(tài)延時模塊P2的上端連接外接輸入電壓VDD，單穩(wěn)態(tài)延時模塊P2的下端連接外接輸入電壓VSS，單穩(wěn)態(tài)延時模塊P2的輸入連接反相器INV1的輸出端；反相器INV1的輸入端連接到外接輸入信號X，反相器INV1的上端連接外接輸入電壓VDD，反相器INV1的下端連接外接輸入電壓VSS。
電流比較電路30包括電流比較器31和兩個反相器INV2、INV3。
電流比較器31的反相電流輸入端連接到NMOS開關(guān)管MN1和MN2的漏極，電流比較器31的同相電流輸入端連接到NMOS開關(guān)管MN3和MN4的漏極。電流比較器31的輸出端連接到反相器INV2的輸入端，電流比較器31的上端連接外接輸入電壓VO_H，電流比較器31的下端連接外接輸入電壓VO_L；反相器INV2的輸出信號就是電壓電平轉(zhuǎn)換電路的同相輸出端Y，并且該反相器的輸出端還連接到反相器INV3的輸入端，反相器INV3的輸出信號就是電壓電平轉(zhuǎn)換電路的反相輸出端 。反相器INV2和INV3的上端連接外接輸入電壓VO_H，反相器INV2和INV3的下端連接外接輸入電壓VO_L。
可見，輸入信號變換單元10、20的直流輸入電壓的高電平為VDD，低電平為VSS即輸入信號變換單元的工作電壓域為VSS～VDD。電流比較電路30的直流輸入電壓的高電平為VO_H，低電平為VO_L，即輸出信號變換單元的工作電壓域為VO_L～VO_H。
提高單穩(wěn)態(tài)脈沖延時模塊P1和P2的延遲時間可以使電流比較器的輸出電平翻轉(zhuǎn)時間縮短，當(dāng)電流比較器的輸出電平穩(wěn)定后，高速變換通道的電流除了增加電中的功率損耗外，對電路無貢獻。因此，當(dāng)電流比較器的輸出電平穩(wěn)定后，需使單穩(wěn)態(tài)脈沖延時模塊P1和P2的延遲時間結(jié)束，關(guān)斷高速變換通道，降低功率損耗。合理地設(shè)計單穩(wěn)態(tài)脈沖延時模塊P1和P2的延遲時間，使其延遲的時間等于電流比較器的電平翻轉(zhuǎn)所需的時間，可使電路在電平的轉(zhuǎn)換延時和功率損耗之間有最佳的折衷處理。因此，單穩(wěn)態(tài)延時電路和加速電路相結(jié)合中既可加快電平的翻轉(zhuǎn)速度，還可減小電路的靜態(tài)功耗，使電路的整體功耗降低。
本發(fā)明電路的工作原理如下單穩(wěn)態(tài)脈沖延時模塊P1和P2具有單穩(wěn)態(tài)升沿觸發(fā)并輸出脈沖方波的特性。當(dāng)其輸入信號有從低到高翻轉(zhuǎn)的升沿時，模塊輸出具有一定時間寬度ΔT的高電平脈沖，此后輸出信號又自動返回到穩(wěn)定的低電平VSS；在其它狀態(tài)下，模塊輸出為低電平VSS。
當(dāng)原端的輸入信號X為高電平(電壓為VDD)時，單穩(wěn)態(tài)脈沖延時模塊P1和P2輸出低電平(電壓為VSS)，因此NMOS開關(guān)管MN1導(dǎo)通，NMOS開關(guān)管MN2、MN3、MN4截止，此時電流比較器31的反相電流輸入端的電流大于其同相電流輸入端的電流，使Y端輸出高電平(電壓為VO_H)。當(dāng)輸入信號X由高電平(電壓為VDD)向低電平(電壓為VSS)翻轉(zhuǎn)時，單穩(wěn)態(tài)脈沖延時模塊P1輸出低電平(電壓為VSS)，單穩(wěn)態(tài)脈沖延時模塊P2輸出高電平(電壓為VDD)，因此NMOS開關(guān)管MN3、MN4導(dǎo)通，NMOS開關(guān)管MN1、MN2截止，由于流過NMOS開關(guān)管MN4的電流比流過NMOS開關(guān)管MN3的電流大得多，因此NMOS開關(guān)管MN4的導(dǎo)通能加速電流比較器31的翻轉(zhuǎn)，使Y端輸出迅速翻轉(zhuǎn)為低電平(電壓為VO_L)。由于單穩(wěn)態(tài)脈沖延時模塊P2輸出的高電平只有很短的時間ΔT，超過這段時間后，其輸出變?yōu)榈碗娖?，使NMOS開關(guān)管MN4截止，只有NMOS開關(guān)管MN3導(dǎo)通，通過它的電流很小，可使輸出端Y維持穩(wěn)定的低電平(電壓為VO_L)的狀態(tài)。同理，當(dāng)原端的輸入信號X由低電平向高電平翻轉(zhuǎn)時，單穩(wěn)態(tài)脈沖延時模塊P1輸出高電平，單穩(wěn)態(tài)脈沖延時模塊P2輸出低電平，因此NMOS開關(guān)管MN1、MN2導(dǎo)通，NMOS開關(guān)管MN3、MN4截止，由于流過NMOS開關(guān)管MNN2的電流比流過NMOS開關(guān)管MN1的電流大得多，因此NMOS開關(guān)管MN2的導(dǎo)通能加速電流比較器31的翻轉(zhuǎn)，使Y端輸出迅速翻轉(zhuǎn)為高電平(電壓為Vo_H)。由于單穩(wěn)態(tài)脈沖延時模塊P1輸出的高電平只有很短的時間ΔT，超過這段時間后，其輸出變?yōu)榈碗娖?，使NMOS開關(guān)管MN2截止，只有NMOS開關(guān)管MN1導(dǎo)通，通過它的電流很小，可使輸出端Y維持穩(wěn)定的高電平(電壓為Vo_H)的狀態(tài)?？梢?，由于單穩(wěn)態(tài)脈沖延時模塊的作用，使第二變換電路12和第四變換電路22只在電平翻轉(zhuǎn)的瞬間才導(dǎo)通，可加速電路的電平轉(zhuǎn)換速度；當(dāng)輸入信號處于穩(wěn)態(tài)時，只有第一變換電路11和第三變換電路21導(dǎo)通，使輸出維持穩(wěn)定，盡可能地減少功率損耗。
針對圖4所示的電路圖，圖5給出了一種具體實現(xiàn)電路。如圖5所示，反相器INV4、電容C1、與非門NAND1、反相器INV5構(gòu)成單穩(wěn)態(tài)脈沖延時模塊P1，反相器INV6、電容C2、與非門NAND2、反相器INV7構(gòu)成單穩(wěn)態(tài)脈沖延時模塊P2，PMOS管HP1、HP2、HP3、HP4和NMOS管HN1、HN2構(gòu)成電流比較器31。NMOS管MN5、MN6、MN7、MN8分別構(gòu)成四個電流源I1、I2、I3、I4，它們的源極和襯底都接到VSS，柵極接到外接輸入偏置電壓VREF，漏極作為電流源的輸出端，分別接NMOS開關(guān)管MN1、MN2、MN3、MN4的源極，NMOS管MN1、MN2、MN3、MN4的襯底接VSS。
數(shù)字信號的輸入端X連接到反相器INV4、INV1的輸入端，并連接到二輸入與非門NAND1的一個輸入端，還連接到NMOS開關(guān)管MN1的柵極。反相器INV4的輸出端連接到二輸入與非門NAND1的另一個輸入端，并與電容C1的上端相連，電容C1的下端接VSS。二輸入與非門NAND1的輸出端連接到反相器INV5的輸入端，反相器INV5的輸出端連接到NMOS開關(guān)管MN2的柵極。NMOS開關(guān)管MN1和MN2的漏極相連，該節(jié)點是電流比較器31的反相電流輸入端，并連接到PMOS管HP1的漏極和柵極，還連接到PMOS管HP2的柵極。反相器INV1的輸出連接到反相器INV6的輸入端，并連接到二輸入與非門NAND2的一個輸入端，還連接到NMOS開關(guān)管MN3的柵極。
反相器INV6的輸出端連接到二輸入與非門NAND2的另一個輸入端，并與電容C2的上端相連，電容C2的下端接VSS。二輸入與非門NAND2的輸出端連接到反相器INV7的輸入端，反相器INV7的輸出端連接到NMOS開關(guān)管MN4的柵極。NMOS開關(guān)管MN3和MN4的漏極相連，該節(jié)點是電流比較器31的同相電流輸入端，并連接到PMOS管HP3的漏極和柵極，還連接到PMOS管HP4的柵極。反相器INV4、INV5、與非門NAND1以及反相器INV1、INV6、INV7、與非門NAND2的上端連接外接輸入電壓VDD，下端連接外接輸入電壓VSS。
PMOS管HP1、HP2、HP3、HP4的源極和襯底電極都接到外接電壓輸入端VO_H。PMOS管HP2的漏極連接NMOS管HN1的漏極和柵極，并與NMOS管HN2的柵極相連接。NMOS管HN1、HN2的源極和襯底電極都接到外接電壓輸入端VO_L。NMOS管HN2的漏極與PMOS管HP4的漏極連接，并與反相器INV2的輸入端相連。反相器INV2的輸出端即為電壓電平轉(zhuǎn)換電路的同相輸出端Y，它與反相器INV3的輸入端相連。反相器INV3的輸出端即為電壓電平轉(zhuǎn)換電路的反相輸出端 。反相器INV2和INV3的上端連接外接輸入電壓VO_H，反相器INV2和INV3的下端連接外接輸入電壓VO_L。
本發(fā)明的實施電路具體工作原理詳細(xì)敘述如下。
當(dāng)輸入信號X為高電平(電壓為VDD)時，NMOS開關(guān)管MNl導(dǎo)通，NMOS開關(guān)管MN2、MN3和MN4截止，因此PMOS管HP3和HP4也截止，此時PMOS管HP1、HP2、NMOS管HN1處于飽和態(tài)，HN2處于深線性區(qū)，使Y端輸出高電平(電壓為Vo_H)。當(dāng)輸入信號X由高電平向低電平翻轉(zhuǎn)時，NMOS開關(guān)管MNl截止，NMOS開關(guān)管MN3導(dǎo)通；低電平X使與非門NAND1鎖定，使與非門NAND2導(dǎo)通，此時電容C1的延時作用被屏蔽，NAND1輸出的高電平使NMOS開關(guān)管MN2截止，而電容C2的延時作用，使NAND2輸出有一定脈沖寬度ΔT的負(fù)脈沖信號，使MN4導(dǎo)通ΔT時間，由于流過NMOS開關(guān)管MN4的電流比流過NMOS開關(guān)管MN3的電流大得多，因此流過PMOS開關(guān)管HP3的電流較大，加速輸出端電平的翻轉(zhuǎn)；當(dāng)輸出端電平完成翻轉(zhuǎn)后，電路的延時結(jié)束，NMOS開關(guān)管MN4截止，只有MN3保持導(dǎo)通狀態(tài)，流過PMOS開關(guān)管HP3的電流很小，用來維持輸出端的電平穩(wěn)定，因此使輸出端Y輸出穩(wěn)定的低電平(電壓為Vo_L)。同理，當(dāng)輸入信號X由低電平向高電平翻轉(zhuǎn)時，由于電容C1的延時作用使NMOS開關(guān)管MN2導(dǎo)通ΔT時間，使流過PMOS開關(guān)管HP1的電流較大，加快輸出端電平的翻轉(zhuǎn)；其后NMOS開關(guān)管MN2截止，只有NMOS開關(guān)管MN1導(dǎo)通，流過NMOS開關(guān)管MN1的微弱電流使輸出端Y維持穩(wěn)定的高電平(電壓為Vo_H)。可見，由于單穩(wěn)態(tài)脈沖延時電路的作用，使兩個高速通道只在電平翻轉(zhuǎn)的瞬間才輪流導(dǎo)通，當(dāng)輸入信號處于穩(wěn)態(tài)時，只有低速通道輪流導(dǎo)通。
本領(lǐng)域一般技術(shù)人員根據(jù)本發(fā)明公開的內(nèi)容，對各部分均可以采用其它多種不同的具體實施方式
予以實現(xiàn)。
權(quán)利要求
l、一種電壓電平轉(zhuǎn)換電路，其特征在于它包括第一電壓/電流變換電路(11)、第二電壓/電流變換電路(12)、第三電壓/電流變換電路(21)、第四電壓/電流變換電路(22)、反相器INV1和電流比較電路(30)；各電壓/電流變換電路(11、12、21、22)和反相器INV1的輸入直流電壓的工作范圍為VDD～VSS，VDD和VSS分別為外接電壓的高低電位；電流比較電路(30)的輸入直流電壓的工作范圍為VO_H～VO_L，VO_H和VO_L分別為外接高電壓的高低電位；第一、第二電壓/電流變換電路(11、12)和反相器INV1的信號輸入端接外接輸入信號X；第一電壓/電流變換電路(11)的輸出端與第二電壓/電流變換電路(12)的輸出端相連，并連接到電流比較電路(30)的同相電流輸入端(301)；反相器INV1的輸出端連接到第三、第四電壓/電流變換電路(21、22)的信號輸入端；第三電壓/電流變換電路(21)的輸出端與第四電壓/電流變換電路(22)的輸出端相連，并連接到電流比較電路(30)的反相電流輸入端(302)；電流比較電路(30)設(shè)有同相輸出端Y和反相輸出端 反相器INV1用于將外接信號輸入端X輸入的電平信號的高低電平取反；第一電壓/電流變換電路(11)用于當(dāng)外接輸入信號X為高電平時，輸出大小為A1的電流，當(dāng)外接輸入信號X為低電平時，輸出電流為0；第二電壓/電流變換電路(12)用于當(dāng)外接輸入信號X從低到高的電平翻轉(zhuǎn)時輸出電流，該電流的大小記為A2，A2與A1的比值為3～1O，延遲ΔT時間后，該電路自動恢復(fù)到無電流輸出的狀態(tài)，ΔT為電流比較電路(30)的翻轉(zhuǎn)延遲時間；第三電壓/電流變換電路(21)當(dāng)外接輸入信號X是低電平時，經(jīng)過反相器INV1后變成高電平輸入到第三電壓/電流變換電路(21)的信號輸入端，第三電壓/電流變換電路(21)將輸出電流值等于A1的電流；當(dāng)外接輸入信號X是高電平時，經(jīng)過反相器INV1后變成低電平輸入到第三電壓/電流變換電路(21)的信號輸入端，第三電壓/電流變換電路(21)輸出電流為0；第四電壓/電流變換電路(22)用于當(dāng)外接輸入信號X有從高到低的電平翻轉(zhuǎn)時，經(jīng)過反相器INV1后變成從低到高的電平翻轉(zhuǎn)信號輸入到第四電壓/電流變換電路(22)的信號輸入端，第四電壓/電流變換電路(22)輸出一個電流值等于A2的電流，延遲ΔT時間后，該電路自動恢復(fù)到無電流輸出的狀態(tài)；電流比較電路(30)用于比較其輸入端電流的大小，輸出對應(yīng)的高低電平電壓。
2.根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，其特征在于所述第一電壓/電流變換電路(11)由電流源I1和NMOS開關(guān)管MN1組成；電流源I1的下端連接外接低電壓VSS，上端連接到NMOS開關(guān)管MN1的源極，NMOS開關(guān)管MN1的柵極連接到外接輸入信號X，NMOS開關(guān)管MN1的漏極與電流比較器(31)的反相電流輸入端相連，電流比較器(31)的反相電流輸入端即電流比較電路(30)的同相電流輸入端(301)；第二電壓/電流變換電路(12)由電流源I2和NMOS開關(guān)管MN2以及單穩(wěn)態(tài)脈沖延時模塊P1組成；電流源I2的下端連接VSS，上端連接到NMOS開關(guān)管MN2的源極；NMOS開關(guān)管MN2的漏極與電流比較器(31)的反相電流輸入端相連，并與NMOS開關(guān)管MN1的漏極相連；NMOS開關(guān)管MN2的柵極連接到單穩(wěn)態(tài)延時模塊P1的輸出；單穩(wěn)態(tài)延時模塊P1的輸入連接外接輸入信號X，單穩(wěn)態(tài)延時模塊P1的輸入直流電壓的工作范圍為VDD～VSS；第三電壓/電流變換電路(21)由電流源I3和NMOS開關(guān)管MN3組成；電流源I3的下端連接外接低電壓VSS，上端連接到NMOS開關(guān)管MN3的源極，NMOS開關(guān)管MN3的漏極連接到電流比較器(31)的同相電流輸入端，電流比較電路(30)的反相電流輸入端(302)，NMOS開關(guān)管MN3的柵極連接到反相器INV1的輸出端，反相器INV1的輸入端連接到外接輸入信號X；第四電壓/電流變換電路(22)由電流源14和NMOS開關(guān)管MN4以及單穩(wěn)態(tài)脈沖延時電路P2組成，電流源I4的下端連接外接低電壓VSS，上端連接到NMOS開關(guān)管MN4的源極；NMOS開關(guān)管MN4的漏極連接到電流比較器(31)的同相電流輸入端，并與NMOS開關(guān)管MN3的漏極相連；NMOS開關(guān)管MN4的柵極連接到單穩(wěn)態(tài)延時模塊P2的輸出；單穩(wěn)態(tài)延時模塊P2的輸入直流電壓的工作范圍為VDD～VSS，單穩(wěn)態(tài)延時模塊P2的輸入連接反相器INV1的輸出端；電流比較電路30包括電流比較器31和反相器INV2、INV3；電流比較器(31)的反相電流輸入端連接到NMOS開關(guān)管MN1和MN2的漏極，電流比較器(31)的同相電流輸入端連接到NMOS開關(guān)管MN3和MN4的漏極；電流比較器(31)的輸出端連接到反相器INV2的輸入端，電流比較器(31)的輸入直流電壓的工作范圍為VO_H～VO_L；反相器INV2的輸出信號作為同相輸出端Y，并且該反相器的輸出端還連接到反相器INV3的輸入端，反相器INV3的輸出信號作為反相輸出端 ；反相器INV2和INV3的輸入直流電壓的工作范圍為VO_H～VO_L。
3.根據(jù)權(quán)利要求2所述的電壓電平轉(zhuǎn)換電路，其特征在于單穩(wěn)態(tài)脈沖延時模塊P1由反相器INV4、電容C1、與非門NANDl和反相器INV5構(gòu)成，單穩(wěn)態(tài)脈沖延時模塊P2由反相器INV6、電容C2、與非門NAND2和反相器INV7構(gòu)成，電流比較器(31)由PMOS管HP1、HP2、HP3、HP4和NMOS管HN1、HN2構(gòu)成；NMOS管MN5、MN6、MN7、MN8分別構(gòu)成四個電流源I1、I2、I3、I4，它們的源極和襯底均接VSS，柵極接到外接輸入偏置電壓VREF，漏極作為電流源的輸出端，分別接NMOS開關(guān)管MN1、MN2、MN3、MN4的源極，NMOS管MN1、MN2、MN3、MN4的襯底接VSS；數(shù)字信號的輸入端X連接到反相器INV4、INV1的輸入端，并連接到二輸入與非門NAND1的一個輸入端，還連接到NMOS開關(guān)管MN1的柵極；反相器INV4的輸出端連接到二輸入與非門NAND1的另一個輸入端，并與電容C1的上端相連，電容C1的下端接VSS；二輸入與非門NAND1的輸出端連接到反相器INV5的輸入端，反相器INV5的輸出端連接到NMOS開關(guān)管MN2的柵極；NMOS開關(guān)管MN1和MN2的漏極相連，該節(jié)點是電流比較器(31)的反相電流輸入端，并連接到PMOS管HP1的漏極和柵極，還連接到PMOS管HP2的柵極；反相器INV1的輸出連接到反相器INV6的輸入端，并連接到二輸入與非門NAND2的一個輸入端，還連接到NMOS開關(guān)管MN3的柵極；反相器INV6的輸出端連接到二輸入與非門NAND2的另一個輸入端，并與電容C2的上端相連，電容C2的下端接VSS；二輸入與非門NAND2的輸出端連接到反相器INV7的輸入端，反相器INV7的輸出端連接到NMOS開關(guān)管MN4的柵極；NMOS開關(guān)管MN3和MN4的漏極相連，該節(jié)點是電流比較器(31)的同相電流輸入端，并連接到PMOS管HP3的漏極和柵極，還連接到PMOS管HP4的柵極；反相器INV4、INV5、與非門NAND1以及反相器INV1、INV6、INV7、與非門NAND2的上端連接外接輸入電壓VDD，下端連接外接輸入電壓VSS；PMOS管HP1、HP2、HP3、HP4的源極和襯底電極都接到外接電壓輸入端VO_H；PMOS管HP2的漏極連接NMOS管HN1的漏極和柵極，并與NMOS管HN2的柵極相連接；NMOS管HN1、HN2的源極和襯底電極都接到外接電壓輸入端VO_L；NMOS管HN2的漏極與PMOS管HP4的漏極連接，并與反相器INV2的輸入端相連；反相器INV2的輸出端即為電壓電平轉(zhuǎn)換電路的同相輸出端Y，它與反相器INV3的輸入端相連；反相器INV3的輸出端即為電壓電平轉(zhuǎn)換電路的反相輸出端 ；反相器INV2和INV3的上端連接外接輸入電壓VO_H，反相器INV2和INV3的下端連接外接輸入電壓VO_L。
全文摘要
本發(fā)明公開了一種電壓電平轉(zhuǎn)換電路。它包括第一電壓/電流變換電路、第二電壓/電流變換電路、第三電壓/電流變換電路、第四電壓/電流變換電路、反相器INV1和電流比較電路。反相器INV1用于將外接信號輸入端X輸入的電平信號的高低電平取反；電流比較電路用于比較其輸入端電流的大小，輸出對應(yīng)的高低電平電壓。第一、第三電壓/電流變換電路作為低速變換通道，其工作電流很小，用于維持輸出電平的穩(wěn)定；第二、第四電壓/電流變換電路作為高速變換通道，其工作電流較大，用于使電流比較電路有很快的翻轉(zhuǎn)速度。第二、第四電壓/電流變換電路只在輸入信號電平翻轉(zhuǎn)時才工作很短時間，等到電流比較電路完成電平翻轉(zhuǎn)后，它們立即停止工作，盡可能地減少功耗。
文檔編號H03K19/0185GK1972126SQ20061012538
公開日2007年5月30日 申請日期2006年12月8日 優(yōu)先權(quán)日2006年12月8日
發(fā)明者鄒雪城, 劉政林, 張科峰, 孔令榮, 鄭朝霞, 鄒志革, 曾子玉, 胡水根 申請人:華中科技大學(xué)