專利名稱：脈沖寬度調(diào)制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種根據(jù)多速率方法的脈沖寬度調(diào)制(PWM)電路。
背景技術(shù)：
按照慣例，通過改變脈沖信號占空比來控制向負載供給電功率的PWM電路已用于控制發(fā)動機的速度、使照明設(shè)備變暗，等等。當這種PWM電路的高電平期間延長時，向發(fā)動機和照明設(shè)備供給的電功率增加，結(jié)果導致發(fā)動機的轉(zhuǎn)速和照明設(shè)備的亮度增加。反之，當其高電平期間變短時，向發(fā)動機和照明設(shè)備供給的電功率減少，結(jié)果導致發(fā)動機的轉(zhuǎn)速和照明設(shè)備的亮度降低(參見，例如，日本未審查專利申請公開07-183779)。
通常，高電平期間的變化通過改變本期間內(nèi)計數(shù)的參考時鐘的數(shù)目來實現(xiàn)，因此高電平期間的長度只能隨參考時鐘的增加/減少而改變。例如，假設(shè)用于生成PWM電路輸出的一個周期的參考時鐘數(shù)目為10000個時鐘，當高電平期間增加一個時鐘時，高電平期間的增加率為1/10000。然而，增加率不能小于等于1/10000。提高參考時鐘頻率使得一個時鐘寬度縮短，能夠?qū)崿F(xiàn)期間的高精度變化。但是，為實現(xiàn)那樣的目標，需要具有高運行速率的計數(shù)器等等，造成運行的限制并增加成本?？紤]到這個問題，存在常用的根據(jù)多速率方法的PWM電路，它能實現(xiàn)通過一個或更少的參考時鐘的精準的變化。
例如，傳統(tǒng)的根據(jù)多速率方法的PWM電路通過以下方式使用一個或更小參考時鐘的精度來控制向發(fā)動機等供給的電功率，例如通過在保持脈沖信號周期不變的情況下在從PWM電路輸出的脈沖信號的幾個周期內(nèi)，將高電平期間的長度增加一個時鐘一次。例如，假設(shè)用于生成PWM電路輸出的一個周期的參考時鐘數(shù)目為10000個時鐘，當高電平期間的長度在兩個周期內(nèi)增加一個時鐘一次時，高電平期間的增加率為1/20000。同理，當其在四個周期內(nèi)增加一個時鐘一次時，高電平期間的增加率可以為1/40000，從而在不考慮參考時鐘頻率的情況下能夠?qū)崿F(xiàn)高精度的控制。
根據(jù)多速率方法的傳統(tǒng)的PWM電路，能夠通過在PWM輸出的幾個周期中增加高電平期間長度一次，以一個或小于一個時鐘的高精度來執(zhí)行功率控制。然而，由于其高電平期間包含增加的周期和未增加的周期兩者，所以在PWM輸出的信號波形中會發(fā)生抖動。由于在PWM輸出的信號波形中的抖動，給發(fā)動機負載或照明設(shè)備的信號在其中將包括有失真分量，這樣會影響設(shè)備的運行。
消除這種失真的可能的解決方案是使用濾波器等，但這同樣包括增加電路規(guī)模和成本的問題。

發(fā)明內(nèi)容
有鑒于上述問題，本發(fā)明的目的是在不引起任何的PWM輸出信號波形抖動的情況下在PWM電路中實現(xiàn)高精度控制，并提供低成本小規(guī)模的PWM電路。
在本發(fā)明的一個實施例中，PWM電路包括計數(shù)器、周期寄存器、周期檢測器、脈沖寬度寄存器、脈沖寬度檢測器、附加脈沖寄存器、電壓生成器、選擇器、以及電壓控制器。
計數(shù)器對參考時鐘進行計數(shù)。周期檢測器檢測計數(shù)器的輸出值是否達到在周期寄存器寄存的指示周期的設(shè)置值。脈沖寬度檢測器檢測計數(shù)器的輸出值是否達到在脈沖寬度寄存器寄存的指示脈沖寬度的設(shè)置值。選擇器從由電壓生成器生成的多個電壓中選擇一個電壓。附加脈沖寄存器設(shè)置將被添加到脈沖寬度的第一附加脈沖的輸出電壓(第一電壓)。
電壓控制器控制選擇器，以確定從PWM電路輸出的電壓和輸出電壓的期間。具體地，電壓控制器根據(jù)由周期檢測器輸出的周期檢測信號、由脈沖寬度檢測器輸出的脈沖寬度檢測信號和由附加脈沖寄存器輸出的指示第一附加脈沖的第一電壓的設(shè)置值來控制選擇器，以將在第一電壓的第一附加脈沖添加到脈沖寬度的末端。
這樣，根據(jù)本發(fā)明的PWM電路可以選擇多個電壓作為輸出。結(jié)果，例如，通過設(shè)置在附加脈沖期間的輸出電壓等于在脈沖寬度期間輸出電壓的一半，能夠在PWM輸出波形中不引起任何的抖動的情況下實現(xiàn)精確負載控制。
在以上描述的實施例的優(yōu)選實例中，通過提供檢測計數(shù)器的輸出值和第一附加脈沖的預設(shè)期間的附加脈沖檢測器，能夠改變附加脈沖。例如，不但可以設(shè)置具有相當于一個參考時鐘的寬度的附加脈沖，而且可以設(shè)置相當于例如兩個參考時鐘的多個參考時鐘的寬度的附加脈沖。這實現(xiàn)了PWM電路的輸出電壓的緩慢、平滑的變化，降低了對負載的影響?；蛘?，將附加脈沖寄存器配置為設(shè)置指示第一附加脈沖的第一電壓的設(shè)置值和指示第二附加脈沖的第二電壓的設(shè)置值，這樣使電壓控制器可以控制選擇器，以將第一附加脈沖和第二附加脈沖順次添加到脈沖寬度。例如，在第一電壓設(shè)置為脈沖寬度的輸出電壓的2/3和第二電壓設(shè)為它的1/3的情況下，PWM電路的輸出電壓可以通過兩步從脈沖寬度的輸出電壓逐漸降低，這樣可實現(xiàn)更平滑的電壓變化。此外，計數(shù)器可由加計數(shù)器，減計數(shù)器等構(gòu)成，電壓生成器可由簡單的分壓電阻電路構(gòu)成。另外，將第一附加脈沖或第二附加脈沖的期間添加到脈沖寬度的起始端和/或末端能實現(xiàn)更平滑的控制。
例如，將在附加脈沖期間輸出的電壓設(shè)置為在脈沖寬度期間輸出電壓的1/2，能在PWM輸出波形中不引起任何抖動的情況下實現(xiàn)高精度的負載控制。


通過下列詳細描述，結(jié)合附圖，本發(fā)明的本質(zhì)、原理和實用性將會變得更加清楚，在各附圖中相同的部件由同樣的標號表示，其中圖1是根據(jù)本發(fā)明第一實施例的多速率PWM電路101的框圖；圖2(a)和圖2(b)是分別用于解釋選擇器110和電壓控制器108的邏輯的圖；圖3是示出在第一實施例中的運行波形的圖；圖4是示出邏輯電路107的實例的電路圖；圖5是用于說明附加脈沖不同的多速率PWM電路輸出波形的圖表；圖6是根據(jù)本發(fā)明第二實施例的多速率PWM電路201的框圖；圖7是示出第二實施例中運行波形的圖；圖8是根據(jù)本發(fā)明第三實施例的多速率PWM電路301的框圖；圖9是示出第三實施例中運行波形的圖；圖10是用于說明電壓控制器303的邏輯的圖；
圖11是根據(jù)本發(fā)明第四實施例的多速率PWM電路401的框圖；圖12是示出第四實施例中運行波形的圖；圖13是示出第五實施例中運行波形的圖；圖14是根據(jù)本發(fā)明第六實施例的多速率PWM電路601的框圖；和圖15是示出第六實施例中運行波形的圖。
具體實施例方式
通過使用

本發(fā)明的實施例。
(第一實施例)圖1是根據(jù)本發(fā)明第一實施例的通過多速率方法實施的PWM電路的方框圖。多速率PWM電路101包括加計數(shù)器102、周期值寄存器103、高電平寬度寄存器104、比較器105和106、邏輯電路107、電壓控制器108、附加脈沖寄存器109、選擇器110，以及構(gòu)成分壓電阻電路的電阻R1、R2、R3和R4。假設(shè)從諸如振蕩器和CPU的外部提供參考時鐘CLK、起始信號START，以及設(shè)置值。
當輸入起始信號START時，加計數(shù)器102與每一參考時鐘CLK同步增加，以輸出16位的計數(shù)值。在加計數(shù)器102的初始狀態(tài)下將計數(shù)值設(shè)定為0(零)，并且當從比較器105輸入清除CLR信號時，將計數(shù)值重設(shè)為0(零)。
例如，周期值寄存器103預先在其中寄存10000作為設(shè)置值，并且它持續(xù)輸出16位設(shè)置值(10000)到比較器105。
比較器105判斷由加計數(shù)器102輸出的16位計數(shù)值是否達到在周期值寄存器103中寄存的設(shè)置值(10000)。當計數(shù)值達到10000時，比較器105將具有相當于一個參考時鐘的寬度的信號C1輸出到邏輯電路107。
例如，高電平寬度寄存器104預先在其中寄存5000作為設(shè)置值，并且它持續(xù)輸出16位設(shè)置值(5000)到比較器106。比較器106判斷由加計數(shù)器102輸出的16位計數(shù)值是否已達到在高電平寬度寄存器104中寄存的設(shè)置值(5000)，當計數(shù)值達到5000時，比較器106將具有相當于一個參考時鐘的寬度的信號C2輸出到邏輯電路107。
基于比較器105的輸出和比較器106的輸出，邏輯電路107向電壓控制器108輸出信號LG1、LG2、LG3，所述信號指示在多速率PWM電路101的輸出中的三個期間的定時(timing)和寬度，這三個期間為高電平期間、低電平期間和附加脈沖期間，所述附加脈沖期間是從高電平期間到低電平期間的過渡期間。隨后將詳細描述邏輯電路107。
附加脈沖寄存器109是在附加脈沖期間設(shè)置輸出電壓(V2)的寄存器，并且將設(shè)置值作為信號VSEL輸出到電壓控制器108。
這里，將描述具有所述電阻R1到R4的構(gòu)成電壓生成器的分壓電阻電路、選擇器110和多速率PWM電路101的輸出信號111。所述電阻R1到R4在電源(VCC)和接地(GND)之間串聯(lián)連接，并且將GND的電壓V0、電阻R1和R2之間的電壓V1、電阻R2和R3之間的電壓V2、電阻R3和R4之間的電壓V3，以及VCC的電壓V4輸入到選擇器110。選擇器110根據(jù)從電壓控制器108輸出的選擇信號S1、S2、S3來選擇輸入電壓V0到V4之一，以輸出選擇的電壓作為輸出信號111。此時在圖2(a)中顯示選擇器110的邏輯。圖2(a)中，當來自電壓控制器108的選擇信號S1、S2、S3的邏輯都為“0”時，選擇輸出電壓V0。當選擇信號S1、S2、S3的邏輯分別為“1”，“0”，“0”時，選擇輸出電壓V1；同理，當選擇信號S1、S2、S3的邏輯分別為“0”，“1”，“0”時，選擇輸出電壓V2；當它們分別為“1”，“1”，“0”時，選擇輸出電壓V3；而當它們分別為“0”，“0”，“1”時，選擇輸出電壓V4。
接下來，在圖2(b)中顯示圖1中的電壓控制器108的邏輯?；趶倪壿嬰娐?07輸出的信號LG1至LG3的狀態(tài)，確定將輸出到選擇器110的選擇信號S1至S3的狀態(tài)。具體地，當信號LG1、LG2、LG3的邏輯分別為“1”、“0”、“0”時，將“0”、“0”、“1”作為選擇信號S1、S2、S3的邏輯輸出到選擇器110，從而選擇輸出電壓V4。類似地，當信號LG1、LG2、LG3的邏輯分別為“0”、“1”、“0”時，將“0”、“0”、“0”作為選擇信號S1、S2、S3的邏輯輸出到選擇器110，從而選擇輸出電壓V0。特別地，當信號LG1、LG2、LG3的邏輯分別為“0”、“0”、“1”時，將“0”、“1”、“0”作為選擇信號S1、S2、S3的邏輯輸出到選擇器110，從而選擇由附加脈沖寄存器109輸出的信號VSEL指定的電壓V2。邏輯電路107可被包括在電壓控制器108中。
接下來，通過使用圖3來描述圖1中的多速率PWM電路101的運行。當輸入到加計數(shù)器102的參考時鐘CLK的計數(shù)數(shù)目達到在周期值寄存器103中寄存的設(shè)置值時，比較器105向邏輯電路107輸出具有相當于一個參考時鐘的寬度t1的信號C1。類似地，當參考時鐘CLK的計數(shù)數(shù)目達到在高電平寬度寄存器104中寄存的設(shè)置值時，比較器106向邏輯電路107輸出具有相當于一個參考時鐘的寬度t2的信號C2。
這里，圖4示出邏輯電路107的電路實例。邏輯電路107包括置位復位觸發(fā)器(SRFF)151和152，以及逆變器153。所述SRFF151和152的每個在其輸入端S接收到信號時隨信號上升沿同步置位，并且將邏輯“1”(高電平)輸出到其輸出端Q。另一方面，所述SRFF151和152的每個在其輸入端R接收到信號時隨信號上升沿同步復位，并且將邏輯“0”(低電平)輸出到其輸出端Q。
在SRFF151中，將信號C1輸入到輸入端S并將信號C2輸入到輸入端R。在SRFF152中，將信號C2經(jīng)由逆變器153輸入到輸入端S并將信號C1輸入到輸入端R。
假設(shè)初始狀態(tài)下將SRFF151的輸出端Q設(shè)置為“0”并將SRFF152的輸出端Q設(shè)置為“1”。當輸入信號C1時，設(shè)置SRFF151，使信號LG1的邏輯變?yōu)椤?”。另一方面，SRFF152復位，從而信號LG2的邏輯變?yōu)椤?”。接下來，當輸入信號C2時，SRFF151復位，從而信號LG1的邏輯變?yōu)椤?”。另一方面，由于信號C2通過逆變器153，所以將信號C2的反向信號輸入到SRFF152，從而SRFF152隨信號C2的下降沿同步置位，并將信號LG1的邏輯變?yōu)椤?”。即，在延遲了圖3中信號C2的寬度t2的時間來設(shè)置SRFF152。對于信號LG3，照原樣輸出信號C2。代替使用如圖4所示的異步運行的電路，邏輯電路107可以通過使用與參考時鐘CLK同步運行的觸發(fā)器電路等組成，并可以與參考時鐘CLK同步輸出信號LG1至LG3。這樣，可以基于參考時鐘CLK、比較器105的輸出信號C1和比較器106的輸出信號C2來生成信號LG1至LG3。
圖1中的電壓控制器108根據(jù)圖2(b)所示的邏輯基于由邏輯電路107生成的信號LG1至LG3，生成選擇信號S1至S3，從而使選擇器110選擇輸出電壓。結(jié)果獲得了圖3所示的輸出信號111。
此時，PWM電路的輸出信號111的周期等于信號C1的周期，所述信號C1的周期相當于10000個參考時鐘CLK。此外，用于運行負載的高電平期間的脈沖寬度為寬度t3，并且此時的輸出信號111的電壓為V4。脈沖寬度之后添加的附加脈沖為寬度t4，并且此時的輸出信號111的電壓為V2。類似地，在附加脈沖和下一脈沖寬度之間的低電平期間為寬度t5，并且此時的輸出信號111的電壓為V0。其后，類似地重復高電平期間、附加脈沖，以及低電平期間。
接下來，將使用圖5來描述對于如第一實施例中被改變的附加脈沖的電壓執(zhí)行控制以及對于未改變的附加脈沖的電壓執(zhí)行相似控制之間的區(qū)別。圖5所示，從上開始，為沒有任何附加脈沖的PWM輸出波形、具有未改變附加脈沖的電壓的PWM輸出波形，和在本實施例中的PWM輸出波形。
在基本波形中，高電平期間和低電平期間有相同的周期Ts，并且高電平期間的電壓為V4，低電平期間的電壓為V0。這里假設(shè)基本波形的周期等于相當于10000個參考時鐘的長度，高電平期間具有相當于5000個參考時鐘的長度。這里，在期望將高電平期間增加相當于一個周期的1/20000的寬度的情況下，將相當于一個時鐘的期間添加到基本波形的每個高電平期間，結(jié)果會增加1/10000寬度，從而，在兩個周期內(nèi)將相當于一個時鐘的期間添加到高電平期間僅一次。這是圖5中的中間的波形，其中第一個周期中的高電平期間為THs1，第二個周期的高電平期間為THs2，因此在兩個周期中的高電平期間彼此相差寬度TB。類似地，在第一周期中的低電平期間為TLs1，在第二個周期中的低電平期間為TLs2，并且在兩個周期中的低電平期間彼此相差寬度TB。正如在基本波形中一樣，高電平期間的電壓為V4，而低電平期間的電壓為V0。
另一方面，在本實施例中的PWM輸出波形中，由于在每個周期內(nèi)將在電壓V2的附加脈沖添加到高電平期間的末端，從而所有高電平期間具有寬度THs，所有低電平期間具有寬度TLs。此外，將電壓V2設(shè)置為電壓V4的1/2等同于將基本波形中的高電平期間增加1/20000的寬度，從而在兩種情況下，在高電平期間向負載供給的電功率是相同的。
因此，由于在多速率PWM電路101的輸出信號111中，高電平期間和低電平期間的寬度是不變的，這樣不會使輸出信號111的波形引起抖動。結(jié)果，能夠減少由于抖動帶來的波動的影響。
(第二實施例)接下來，圖6中顯示根據(jù)本發(fā)明第二實施例的通過多速率方法實施的PWM電路。使用相同的附圖標記指定與圖1中的第一實施例相同的元件。多速率PWM電路201與第一實施例的不同之處在于，所述多速率PWM電路201還包括附加脈沖寬度寄存器202和比較器203，并且還包括代替邏輯電路107的邏輯電路204。
例如，附加脈沖寬度寄存器202預先在其中寄存5002作為設(shè)置值，并且它持續(xù)輸出16位設(shè)置值(5002)到比較器203。比較器203判斷由加計數(shù)器102輸出的16位計數(shù)值是否達到在附加脈沖寬度寄存器202中寄存的設(shè)置值(5002)，并且當計數(shù)值達到5002時，比較器203輸出具有相當于一個參考時鐘寬度的信號C3到邏輯電路204。
與第一實施例中的邏輯電路107類似，邏輯電路204生成信號LG1、LG2、LG3，并將它們輸出到電壓控制器108，但是當生成信號LG1、LG2、LG3時，它不僅涉及信號C1、C2，而且還涉及由比較器203輸出的信號C3。
接下來，將使用圖7來描述圖6中的多速率PWM電路201的運行。在圖7中，以如圖3中的類似的方式輸出寬度t1、t2和t3。當輸入到加計數(shù)器102的參考時鐘CLK的計數(shù)數(shù)目達到寄存在附加脈沖寬度寄存器202中寄存的設(shè)置值時，將具有相當于一個參考時鐘寬度t21的信號C3從比較器203輸出到邏輯電路204。
邏輯電路204生成具有寬度t23的信號LG3，寬度t23為從寬度t2的信號C2的上升沿到寬度t21的信號C3的上升沿的間隔。此外，生成具有寬度t22的信號LG2，寬度t22為從寬度t21的信號C3的上升沿到寬度t1的信號C1的上升沿的間隔。生成信號LG2和LG3的電路通過使用圖4中描述的SRFF151來實現(xiàn)。
在將由邏輯電路204生成的信號LG1至LG3輸出到電壓控制器108之后的本實施例的運行與第一實施例的運行相同，即，輸出信號111根據(jù)圖2(b)中顯示的邏輯從選擇器110輸出。具體地，在圖7中，PWM電路的輸出信號111的周期等于信號C1的周期，所述信號C1的周期相當于10000個參考時鐘。此外，用于運行負載的高電平期間的脈沖寬度為寬度t3，此時的輸出信號111的電壓為V4。在脈沖寬度之后添加的附加脈沖為寬度t23，此時的輸出信號111的電壓為V2。同理，在附加脈沖和下一脈沖寬度之間的低電平期間為寬度t22，此時的輸出信號111的電壓為V0。其后，類似地重復高電平期間、附加脈沖，以及低電平期間。
順便提及，在圖7中，由于在附加脈沖期間的電壓V2為在高電平期間中電壓V4的1/2，這等同于在基本波形的每個周期中將高電平期間增加相當于一個時鐘的寬度，但是在期望將高電平期間增加例如1/20000寬度的情況下，將附加脈沖期間的電壓V2設(shè)置為高電平期間的電壓V4的1/4。
因此，在多速率PWM電路201的輸出信號111中，高電平期間和低電平期間的寬度不根據(jù)每一周期而改變，從而在輸出信號111的波形中不會發(fā)生抖動。此外，由于附加脈沖的寬度相當于兩個時鐘，所以使得在從高電平期間到低電平期間的過渡期間中輸出電壓的變化更為平滑。
(第三實施例)接下來，圖8中顯示根據(jù)本發(fā)明第三實施例的通過多速率方法實施的PWM電路。使用相同的附圖標記指定與圖1和圖6中相同的元件。多速率PWM電路301與第二實施例的不同之處在于邏輯電路302、電壓控制器303，以及附加脈沖寄存器304。
在邏輯電路302中，盡管將與第二實施例中相同的信號C1至C3輸入到其中，但由此生成的信號為4個信號LG1、LG2、LG3、LG4。此外，輸出信號LG1和LG2的運行與圖7中的信號運行相同。對于信號LG3，輸出與信號C2相同的信號。生成信號LG4，其寬度為從寬度t2的信號C2的下降沿到寬度t21的信號C3的上升沿的間隔。生成信號LG4的電路可通過使用圖4中描述的SRFF152和逆變器153來實現(xiàn)。
附加脈沖存儲器304是在附加脈沖期間設(shè)置第一輸出電壓(V3)和第二輸出電壓(V1)的存儲器，并且將設(shè)置值作為信號VSEL1和VSEL2輸出到電壓控制器303。
電壓控制器303根據(jù)圖10所示的邏輯來運行。具體地，當信號LG1、LG2、LG3、LG4的邏輯分別為“1”、“0”、“0”、“0”時，將“0”、“0”、“1”作為選擇信號S1、S2、S3的邏輯輸出到選擇器110，從而選擇輸出電壓V4。同理，當信號LG1、LG2、LG3、LG4的邏輯分別為“0”、“1”、“0”、“0”時，將“0”、“0”、“0”作為選擇信號S1、S2、S3的邏輯輸出到選擇器110，從而選擇輸出電壓V0。特別地，當信號LG1、LG2、LG3、LG4的邏輯分別為“0”、“0”、“1”、“0”時，將“1”、“1”、“0”作為選擇信號S1、S2、S3的邏輯輸出到選擇器110，從而選擇由附加脈沖寄存器304輸出的信號VSEL1指定的電壓V3。此外，當信號LG1、LG2、LG3、LG4的邏輯分別為“0”、“0”、“0”、“1”時，將“0”、“0”、“1”作為選擇信號S1、S2、S3的邏輯輸出到選擇器110，從而選擇由附加脈沖寄存器304輸出的信號VSEL2指定的電壓V1。
結(jié)果如圖9所示，PWM的輸出信號111的周期等于信號C1的周期，所述信號C1的周期相當于10000個參考時鐘CLK。此外，用于運行負載的高電平期間的脈沖寬度為寬度t3，此時的輸出信號111的電壓為V4。添加于脈沖寬度末端的第一附加脈沖具有寬度t2，此時的輸出信號111的電壓為V3。附加于第一附加脈沖末端的第二附加脈沖具有寬度t31，此時的輸出信號111的電壓為V1。同理，接著第二附加脈沖的低電平期間為寬度t22，此時的輸出信號111的電壓為V0。其后，類似地重復高電平期間、第一附加脈沖、第二附加脈沖，以及低電平期間。
因此，在多速率PWM電路301的輸出信號111中，高電平期間和低電平期間的寬度不根據(jù)每一周期而改變，從而在輸出信號111的波形中不會發(fā)生抖動。此外，在從高電平期間到低電平期間的過渡期間中，添加其電壓略微低于高電平期間電壓的第一附加脈沖和其電壓低于第一附加脈沖電壓的第二附加脈沖，這使得輸出電壓的變化更為平滑。
(第四實施例)接下來，圖11顯示根據(jù)本發(fā)明第四實施例的通過多速率方法實施的PWM電路。使用相同的附圖標記表示與圖1中相同的元件。多速率PWM電路401與第一實施例的顯著不同之處在于，使用減計數(shù)器402來代替加計數(shù)器。此外，周期值寄存器403、比較器404，和邏輯電路405也是不同的。
減計數(shù)器402具有用于起始信號START、參考時鐘CLK、預設(shè)PRST，和當計數(shù)器從0進一步倒計數(shù)時輸出的借位信號(borrow signal)BR的輸入端，它還有16位預設(shè)值的輸入端。另外，對于預設(shè)PRST，經(jīng)由邏輯加OR來輸入起始信號START和借位信號BR。輸入到16位預設(shè)值輸入端的數(shù)值在計數(shù)器中隨著預設(shè)PRST的上升沿同步設(shè)置。這里，當輸入起始信號START時，在減計數(shù)器402中設(shè)置在周期值寄存器403中寄存的數(shù)值10000。在此狀態(tài)下每次輸入?yún)⒖紩r鐘CLK時，減計數(shù)器402就逐一減少。
將由減計數(shù)器402輸出的16位計數(shù)值輸出到比較器404。比較器404比較在高電平寬度寄存器101中設(shè)置的數(shù)值5000和由減計數(shù)器402輸出的16位計數(shù)值，如果它們彼此一致，則比較器404輸出信號C2b到邏輯電路405。
將由比較器404輸出的信號C2b和由邏輯加OR輸出的作為信號C1b的預設(shè)PRST輸入到邏輯電路405。如圖12所示，邏輯電路405的運行與圖3中的第一實施例中的邏輯電路107的運行相同，盡管圖3中的C1、C2，LG1、LG2和LG3分別被C1b、C2b，LG1b、LG2b和LG3b代替。
具體地，用于運行負載的高平期間的脈沖寬度為寬度t3，此時的輸出信號111的電壓為V4。附加于脈沖寬度末端的附加脈沖為寬度t4，此時的輸出信號111的電壓為V2。同理，在附加脈沖和下一脈沖寬度之間的低電平期間為寬度t5，此時的輸出信號111的電壓為V0。其后，類似地重復高電平期間、附加脈沖，以及低電平期間。
因此，在多速率PWM電路401的輸出信號111中，高電平期間和低電平期間的寬度是不變的，從而在輸出信號111的波形中不會發(fā)生抖動。結(jié)果就能夠減少由于抖動帶來的波動的影響。
(第五實施例)接下來，使用圖13來說明第五實施例，其中只改變了第四實施例的邏輯電路405的運行。
對于第五實施例中的邏輯電路405，將與在第四實施例中相同的信號C1b和C2b輸入到其中，但是從該邏輯電路輸出到電壓控制器303的信號LG1b至LG3b是不同的。在圖13中，生成信號LG1b，其寬度為從寬度t1的信號C1b的下降沿到寬度t2的信號C2b的上升沿的間隔。生成信號LG2b，其寬度為從寬度t2的信號Cb2的下降沿到寬度t1的信號C1b的上升沿的間隔。對于信號LG3b，輸出與信號C1b相同的信號。生成這些信號LG1b至LG3b的電路可以基于與圖4中描述的使用所述SRFF151、SRFF152和逆變器153的電路相同的原理來實現(xiàn)。
結(jié)果，在多速率PWM電路401的PWM輸出信號111中，用于運行負載的高電平期間的脈沖寬度為寬度t51，此時的輸出信號111的電壓為V4。添加于脈沖寬度起始端的附加脈沖為寬度t53，此時的輸出信號111的電壓為V2。同理，低電平期間為寬度t52，此時的輸出信號111的電壓為V0。其后，類似地重復附加脈沖、高電平期間，以及低電平期間。
因此，在多速率PWM電路401的輸出信號111中，高電平期間和低電平期間的寬度是不變的，從而在輸出信號111的波形中不會發(fā)生抖動。結(jié)果就能夠減少由于抖動帶來的波動的影響。
(第六實施例)接下來，圖14顯示根據(jù)本發(fā)明第六實施例的通過多速率方法實施的PWM電路。使用相同的附圖標記表示與圖11中相同的元件。多速率PWM電路601與第四和第五實施例的顯著不同之處在于邏輯電路602和電壓控制器603。
雖然將與第四和第五實施例中相同的信號C1b和C2b輸入到邏輯電路602，但是從該邏輯電路輸出到電壓控制器603的信號是不同的，這些信號為4個信號LG1b至LG4b。在圖15中，信號LG1b和LG4b與第五實施例的圖13中的信號相同。生成信號LG2b，其寬度為從寬度t2的信號Cb2的下降沿到寬度t1的信號C1b的上升沿的間隔。對于信號LG3b，輸出與信號C2b相同的信號。
電壓控制器603在與第一實施例的圖2(b)中的電壓控制器108相同的邏輯下運行，盡管信號LG1由LG1b替代，信號LG2由LG2b替代，信號LG3由LG3b和LG4b替代。即，在信號LG1b的期間輸出電壓V4，在信號LG2b的期間輸出電壓V0。此外，在信號LG3b和LG4b的期間輸出電壓V2。
結(jié)果，在圖15中，在多速率PWM電路601的PWM輸出信號111中，用于運行負載的高電平期間的脈沖寬度為寬度t51，此時的輸出信號111的電壓為V4。添加于脈沖寬度起始端的附加脈沖為寬度t53，此時的輸出信號111的電壓為V2。在脈沖寬度之后添加的附加脈沖為寬度t62，此時的輸出信號111的電壓為V2。同理，低電平期間為寬度t61，此時的輸出信號111的電壓為V0。其后，類似地重復前附加脈沖、高電平期間、后附加脈沖，以及低電平期間。
因此，在多速率PWM電路601的輸出信號111中，高電平期間和低電平期間的寬度是不變的，從而在輸出信號111的波形中不會發(fā)生抖動。此外，在從高電平期間到低電平期間的過渡期間中和從低電平期間到高電平期間的過渡期間中，添加其電壓等于高電平期間電壓的1/2的附加脈沖，這使得輸出電壓的變化平滑。
權(quán)利要求
1.一種脈沖寬度調(diào)制電路，包括計數(shù)器，對參考時鐘進行計數(shù)；周期寄存器，在其中寄存指示周期的設(shè)置值；周期檢測器，比較所述計數(shù)器的輸出值和在所述周期寄存器中寄存的指示周期的設(shè)置值；脈沖寬度寄存器，在其中寄存指示脈沖寬度的設(shè)置值；脈沖寬度檢測器，比較所述計數(shù)器的輸出值和在所述脈沖寬度寄存器中寄存的指示脈沖寬度的設(shè)置值；電壓生成器，生成多個電壓；選擇器，從由所述電壓生成器生成的多個電壓中選擇一電壓并輸出所述電壓；附加脈沖寄存器，在其中寄存第一附加脈沖的第一電壓，將所述第一附加脈沖添加到所述脈沖寬度上；以及電壓控制器，根據(jù)由所述周期檢測器輸出的周期檢測信號、由所述脈沖寬度檢測器輸出的脈沖寬度檢測信號，和由所述附加脈沖寄存器輸出的第一電壓，控制由所述選擇器輸出的電壓和輸出電壓的期間，其中所述電壓控制器控制所述選擇器，以將該第一附加脈沖添加到所述脈沖寬度的末端。
2.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制電路，還包括附加脈沖檢測器，檢測所述計數(shù)器的輸出值和第一附加脈沖的寬度，其中所述電壓控制器根據(jù)由所述周期檢測器輸出的周期檢測信號、由所述脈沖寬度檢測器輸出的脈沖寬度檢測信號、由所述附加脈沖檢測器輸出的附加脈沖檢測信號，和由所述附加脈沖寄存器輸出的指示第一電壓的設(shè)置值，控制由所述選擇器輸出的電壓和輸出電壓的期間。
3.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制電路，其中所述的電壓生成器由分壓電阻電路構(gòu)成。
4.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制電路，其中所述的計數(shù)器由加計數(shù)器構(gòu)成。
5.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制電路，其中所述的計數(shù)器由減計數(shù)器構(gòu)成。
6.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制電路，其中所述的附加脈沖寄存器設(shè)置該第一附加脈沖的第一電壓和第二附加脈沖的第二電壓；以及所述的電壓控制器控制所述的選擇器，以將該第一附加脈沖和該第二附加脈沖順序添加到所述脈沖寬度的末端。
7.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制電路，其中所述的電壓控制器控制所述的選擇器，以將該第一附加脈沖添加到所述脈沖寬度的起始端。
8.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制電路，其中所述的電壓控制器控制所述的選擇器，以將該第一附加脈沖添加到所述脈沖寬度的起始端和末端。
全文摘要
一種脈沖寬度調(diào)制電路，包括計數(shù)器、周期寄存器、周期檢測器、脈沖寬度寄存器、脈沖寬度檢測器，附加脈沖寬度寄存器，電壓生成器，選擇器，以及電壓控制器。電壓控制器基于由周期檢測器輸出的周期檢測信號、由脈沖寬度檢測器輸出的脈沖寬度檢測信號，和由附加脈沖寄存器輸出的指示第一附加脈沖的第一電壓的設(shè)置值，控制選擇器，以將在第一電壓的第一附加脈沖添加到脈沖寬度的末端，從而確定從脈沖寬度調(diào)制電路輸出的電壓和電壓輸出的期間。
文檔編號H03K7/00GK101047372SQ200610128810
公開日2007年10月3日 申請日期2006年8月30日 優(yōu)先權(quán)日2006年3月27日
發(fā)明者松井聰 申請人:富士通株式會社