專利名稱：用于實(shí)現(xiàn)減少帶寬的高性能vc1強(qiáng)度補(bǔ)償?shù)姆椒ê?或設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及數(shù)字視頻，更具體地，涉及一種用于實(shí)現(xiàn)減少 帶寬、高性能、vci強(qiáng)度補(bǔ)償?shù)姆椒ê?或設(shè)備。
背景技術(shù)：
VC1 一見頻標(biāo)準(zhǔn)(即，由SMPTE 421M定義)包4舌運(yùn)動(dòng)^卜償發(fā) 生之前的幀上的強(qiáng)度4卜《嘗(intensity compensation )。強(qiáng)度3卜^f嘗^皮P艮 定在適當(dāng)?shù)奈恢冒l(fā)生(即，回存到相同的存儲(chǔ)緩沖器內(nèi))。利用強(qiáng) 度補(bǔ)償?shù)南嗤瑤暮罄^參考將新的強(qiáng)度補(bǔ)償應(yīng)用于在先強(qiáng)度補(bǔ)償 的結(jié)果。圖1示出了實(shí)現(xiàn)用于解碼VC1內(nèi)部宏塊的流和結(jié)構(gòu)、而無 強(qiáng)度補(bǔ)償?shù)膫鹘y(tǒng)系統(tǒng)。圖2示出了具有添加強(qiáng)度補(bǔ)償?shù)膫鹘y(tǒng)系統(tǒng)。
通過VC1參考軟件提供用于強(qiáng)度補(bǔ)償?shù)囊粋€(gè)傳統(tǒng)方法。將預(yù) 強(qiáng)度補(bǔ)償(即，乘、力o、縮;改和消波)應(yīng)用于運(yùn)動(dòng)補(bǔ)償之前的整個(gè) 參考幀。在通常由預(yù)定乘法在計(jì)算機(jī)范圍內(nèi)執(zhí)行的軟件實(shí)現(xiàn)中，由 于運(yùn)動(dòng)補(bǔ)償輸入數(shù)據(jù)包括用于內(nèi)插的額外像素，乘法操作的總數(shù)減 少。
這種系統(tǒng)的缺點(diǎn)包括諸如在強(qiáng)度補(bǔ)償期間內(nèi)不可以同時(shí)執(zhí)行 其他任務(wù)的問題。如果利用硬件實(shí)現(xiàn)，則這種實(shí)現(xiàn)浪費(fèi)專用資源。 強(qiáng)度補(bǔ)償(讀取和寫入)的帶寬也添加到整個(gè)存儲(chǔ)器帶寬。
5期望實(shí)現(xiàn)實(shí)時(shí)強(qiáng)度補(bǔ)償系統(tǒng)，該系統(tǒng)允許運(yùn)動(dòng)補(bǔ)償和強(qiáng)度補(bǔ)償 同時(shí)發(fā)生。

發(fā)明內(nèi)容
本發(fā)明涉及一種設(shè)備，包括第一電路、第二電3各和第三電路。 第一電路可以配置為響應(yīng)(i)比特流信號(hào)和(ii)預(yù)測(cè)信號(hào)，生成
豐lr出信號(hào)和一個(gè)或多個(gè)運(yùn)動(dòng)向量。第二電3各可以配置為響應(yīng);也址信 號(hào)和輸出信號(hào)，生成一個(gè)或多個(gè)參考數(shù)據(jù)像素。第三電路可以配置 為響應(yīng)(i)運(yùn)動(dòng)向量，和(ii)參考數(shù)據(jù)^像素，生成預(yù)測(cè)信號(hào)和地 址信號(hào)。該設(shè)備通常配置為同時(shí)提供運(yùn)動(dòng)補(bǔ)償和強(qiáng)度補(bǔ)償。
本發(fā)明的目的、特征和優(yōu)點(diǎn)包括提供一種強(qiáng)度補(bǔ)償系統(tǒng)，該系 統(tǒng)可以(i)用于vci系統(tǒng)，(ii)節(jié)約帶寬，因?yàn)閺?qiáng)度補(bǔ)償不作為單 獨(dú)步驟執(zhí)行，而是在運(yùn)動(dòng)補(bǔ)償存儲(chǔ)器讀取期間(例如，強(qiáng)度補(bǔ)償需 要零附加帶寬)執(zhí)行，和/或(iii)通過允許運(yùn)動(dòng)補(bǔ)償與強(qiáng)度補(bǔ)償同 時(shí)發(fā)生來節(jié)約時(shí)間(例如，提高效率，以及相應(yīng)的區(qū)域節(jié)約)。


通過以下詳細(xì)說明以及所附權(quán)利要求和附圖，本發(fā)明的這些和
其它目的、特征和優(yōu)點(diǎn)將變得顯而易見。其中
圖1為無強(qiáng)度補(bǔ)償?shù)挠糜诮獯aVC1內(nèi)部宏塊的傳統(tǒng)系統(tǒng)的框
圖2為具有強(qiáng)度補(bǔ)償?shù)膫鹘y(tǒng)系統(tǒng)的框圖3為結(jié)合本發(fā)明的系統(tǒng)的框圖4為利用強(qiáng)度補(bǔ)償?shù)谋景l(fā)明的實(shí)施例的框圖；圖5為示出了單像素的強(qiáng)度補(bǔ)償?shù)牧鞒毯徒Y(jié)構(gòu)的示圖；以及 圖6為示出了多個(gè)像素的強(qiáng)度補(bǔ)償?shù)氖緢D。
具體實(shí)施例方式
參照?qǐng)D3,示出了結(jié)合本發(fā)明的系統(tǒng)50的框圖。系統(tǒng)(或電路) 50可以實(shí)施為一見頻編碼轉(zhuǎn)換器(video transcoder )。 ^見頻編碼4爭(zhēng)換器 50通常包括才莫塊(或電^各)52和存儲(chǔ)器54。模塊52通常包4舌處理 器(或電路)56和處理器(或電路)58。處理器58可以直4妻連接 至處理器模塊56和存儲(chǔ)器54。存儲(chǔ)器54可以實(shí)施在模塊52內(nèi)部 或才莫塊52外部?？梢杂商幚砥鞑拍獕K58 4妄收信號(hào)(例如，IN)。信 號(hào)IN可以是未經(jīng)壓縮的^t字比特流?？梢杂商幚砥鞑拍獕K58呈現(xiàn)信 號(hào)(例如，OUT)。信號(hào)OUT可以是未經(jīng)壓縮的4見頻信號(hào)。
處理器才莫塊56可以實(shí)施為SPARC處理器。處理器56可以可 操作地4丸行軟件內(nèi)的解碼操作部分和編碼纟喿作部分。處理器56還 可以可操作的控制處理器模塊58。雖然示出了 SPARC處理器，但 還可以實(shí)施其它類型的處理器以滿足特定應(yīng)用的標(biāo)準(zhǔn)。
處理器才莫塊58可以實(shí)施為視頻凄t字信號(hào)處理器(VDSP)。 VDSP才莫塊56可以可才喿作地l丸4亍硬件內(nèi)的解碼:捧作部分和編碼揭: 作部分。可以由處理器56控制VDSP才莫塊58。
存儲(chǔ)器54可以實(shí)施為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。存儲(chǔ)器 54可以可才喿作地存儲(chǔ)或者緩沖由系統(tǒng)50的解碼4喿作和編碼才喿作消 耗的和生成的信息。在一實(shí)例中，存儲(chǔ)器54可以實(shí)施為雙倍數(shù)據(jù) 速率(DDR)存4諸器。然而，還可以實(shí)施其它存〗諸器技術(shù)以滿足特 定應(yīng)用的一示準(zhǔn)。發(fā)明優(yōu)選實(shí)施例的系統(tǒng)100的沖匡圖。 系統(tǒng)100通常提供強(qiáng)度補(bǔ)償。系統(tǒng)100通常在處理器58內(nèi)進(jìn)行操 作。由圖3所示的信號(hào)IN被示為信號(hào)(例如，BITSTREAM),由 圖3所示的信號(hào)OUT^皮示為信號(hào)(例如，VIDEO—OUT )。系統(tǒng)100 通常包括塊(或電路)102、塊(或電3各)104、塊(或電^各)106。 電路102通常包括塊(或電路)108、塊(或電路)110、和塊(或 電路)112。電路106通常包括塊(或電^各)114、塊(或電3各)116、 和i夾(或電^各)118。塊108可以實(shí)施為熵解碼電^各。塊110可以實(shí) 施為反量化和變換電路。塊112可以實(shí)施為加法器電路。塊118可 以實(shí)施為解碼圖片緩沖器電路。塊114可以實(shí)施為強(qiáng)度補(bǔ)償電路。 塊116也可以實(shí)施為強(qiáng)度補(bǔ)償電路。塊104可以實(shí)施為運(yùn)動(dòng)補(bǔ)償和 內(nèi)插電路(motion compensation and interpolation circuit )。
電^各108可以具有可以4妄收信號(hào)BITSTREAM的輸入120、可 以呈現(xiàn)信號(hào)(例如，COEFF)的輸出122、以及可以呈現(xiàn)信號(hào)(例 如，MOTION_VECTORS )的輸出124。塊110可以具有可以接收 信號(hào)COEFF的輸入126、以及可以呈現(xiàn)信號(hào)(例如，ERROR)的 輸出128。信號(hào)COEFF可以為系數(shù)信號(hào)。求和塊112可以具有可以 接收信號(hào)ERROR的輸入130、可以接收信號(hào)(例如，PREDICTOR) 的輸入132、以及可以呈現(xiàn)信號(hào)(例如，VIDEO—OUT)的輸出134。 塊118可以具有可以4妾收信號(hào)VIDEO_OUT的輸入136、可以4妄收 信號(hào)(例如，ADDRESS )的輸入156、以及呈現(xiàn)信號(hào)(例如，INTl ) 的輸出138。塊116可以具有可以接收信號(hào)INTl的輸入140、以及 可以呈現(xiàn)信號(hào)(例如，INT2)的輸出142。電路114可以具有可以 接收信號(hào)INT2的輸入144、以及可以呈現(xiàn)信號(hào)(例如， REF_DATA—PIXELS )的輸出146。信號(hào)INTl和INT2可以為中間 信號(hào)。塊104可以具有可以4妄收信號(hào)REF—DATA—PIXELS的輸入 148、可以接收信號(hào)MOTION VECTORS的輸入150、可以呈現(xiàn)信號(hào)ADDRESS的輸出154，以及可以呈現(xiàn)信號(hào)PREDICTOR的輸出 152。
運(yùn)動(dòng)補(bǔ)償塊104通常響應(yīng)由，lT入150所4妾收的運(yùn)動(dòng)向量生成4言 號(hào)ADDRESS。信號(hào)ADDRESS包括從解碼圖片緩沖器118內(nèi)讀取 數(shù)據(jù)的像素的矩形所需要的信息。在一實(shí)例中，信號(hào)ADDRESS包 括基地址、寬度、高度以及圖像斜度(例如，2個(gè)垂直相鄰l象素之 間的字節(jié)的距離)。作為選擇，當(dāng)一起描述用于運(yùn)動(dòng)補(bǔ)償?shù)南袼氐?矩形時(shí)，信號(hào)ADDRESS可以為與存儲(chǔ)字或像素相只寸應(yīng)的;也址流。
對(duì)于實(shí)時(shí)石更〗牛實(shí)施，電^各100可以用于節(jié)省強(qiáng)度補(bǔ)償帶寬。電 路100也可以通過在呈現(xiàn)到運(yùn)動(dòng)補(bǔ)償塊104的輸入凄t據(jù)上使用前端 強(qiáng)度補(bǔ)償縮放操作，允許運(yùn)動(dòng)補(bǔ)償與強(qiáng)度補(bǔ)償同時(shí)發(fā)生。通常，可 能需要一個(gè)或兩個(gè)單獨(dú)的強(qiáng)度補(bǔ)償級(jí)114和116。在某些實(shí)施中， 可以實(shí)施強(qiáng)度補(bǔ)償?shù)膯蝹€(gè)強(qiáng)度補(bǔ)償級(jí)(例如，電路114)。在其它實(shí) 施中，可以組合強(qiáng)度外卜償電路114和116。
參照?qǐng)D5，示出了在單個(gè)〗象素上強(qiáng)度補(bǔ)償電^各116操作的示圖。 強(qiáng)度補(bǔ)償電路116通常包括塊(電路)180、塊(電路)182、塊(電 3各)184、以及塊(電i 各)186。塊180和塊184可以實(shí)施為乘法電 路。塊182可以實(shí)施為加法器電路。塊180可以以信號(hào)(例如， SCALE)乘信號(hào)INT1。塊182可以將信號(hào)(例如，OFFSET)加至 從塊180所接收的結(jié)果。塊184可以以信號(hào)(例如，1/64)乘由塊 所才妄收的結(jié)果。電^各186可以實(shí)施為消波電路。消波電路可以限制 從塊184所接收的信號(hào)的幅度為固定量。在示出的實(shí)例中，固定量 可以在0到255之間。然后消波電路呈^見$#出信號(hào)INT2。
根據(jù)需要可以并行復(fù)制強(qiáng)度補(bǔ)償電路116 (將連同圖6詳細(xì)描 述)。并行配置可以用于^是供期望的處理而不減少凄t據(jù)率。在硬件 實(shí)施中，強(qiáng)度補(bǔ)償像素需要壓縮，以便能夠適合地裝入通常經(jīng)由連
9接至參考填充(reference pad )緩沖器118的存儲(chǔ)器總線所讀:f又的數(shù) 據(jù)包內(nèi)。提供期望的總線寬度，可以復(fù)制強(qiáng)度補(bǔ)償塊116以與總線 的帶寬相匹配。在優(yōu)選實(shí)施中，這種總線通常為64-比特，或8像 素。在這種實(shí)例中，強(qiáng)度補(bǔ)償單元116可以對(duì)每2個(gè)強(qiáng)度補(bǔ)償級(jí)復(fù) 制8次。雖然已經(jīng)描述了 8像素的實(shí)例，但是也可以實(shí)施其它像素 寬度以滿足特定實(shí)施的設(shè)計(jì)標(biāo)準(zhǔn)。
信號(hào)SCALE和信號(hào)OFFSET為可以得自VC1圖片比特流語(yǔ)法 元素LUMSCALE和LUMSHIFT的f免字。元素LUMSCALE和 LUMSHIFT通常表示為6-位4直。元素LUMSCALE通常為0到63 范圍內(nèi)的無符號(hào)4直。元素LUMSHIFT通常為-32到31范圍內(nèi)的有 符號(hào)值。以下腳本描述了強(qiáng)度補(bǔ)償電路116運(yùn)行的實(shí)例
If(LUMSCAL==0) Scale=-64
OFFSET=255*64-LUMSHIFT*2*64 else
SCALE=LUMSCALE+32 OFFSET=LUMSHIFT*64 endif
out=(Scale*in+Offset+32) 6
當(dāng)值1/64與另一信號(hào)A相乘時(shí)，生成輸出信號(hào)A/64，舍入為 最接近的整凄t。由于此值為2的冪，也相當(dāng)于(A+32) >>6,其中， >>6表示二進(jìn)制運(yùn)算右移6位。本發(fā)明通常提供強(qiáng)度補(bǔ)償操作，該 強(qiáng)度補(bǔ)償操作可以基于從2幅不同圖片提取的2個(gè)不同集合 LUMSCALE和LUMSHIFT在大多數(shù)(或所有)#>素上#^亍。
參照?qǐng)D6，示出了在多個(gè)比特上多個(gè)強(qiáng)度補(bǔ)償電路116a-116n 的操作的示圖。強(qiáng)度補(bǔ)償電路116a-116n中的每個(gè)電路通常包括圖 5中所描述的各個(gè)元素。第一^象素(例如，INTla);故示出呈現(xiàn)給強(qiáng)
10度補(bǔ)償電路116a。強(qiáng)度補(bǔ)償電路116b通常接收第二像素(例如， INTlb)。相似地，強(qiáng)度補(bǔ)償電路116n通常接收最后的像素(例如， INTln)。強(qiáng)度補(bǔ)償電路116a-116n通常在多個(gè)輸出(例如，INT2a-INT2n)中的一個(gè)輸出處呈現(xiàn)各自的像素。
在供選擇的實(shí)例中，強(qiáng)度補(bǔ)償電路114和116可以在運(yùn)動(dòng)補(bǔ)償 單元(例如在處理器56內(nèi))的前端上實(shí)施。在另一實(shí)例中，強(qiáng)度 補(bǔ)償電路114和116可以包括在存儲(chǔ)器54的讀取邏輯部分內(nèi)。在執(zhí) 行邏輯相似的實(shí)施的實(shí)例中，存儲(chǔ)器54也可以實(shí)施為存4諸器子系 統(tǒng)。雖然已經(jīng)示出了解碼器，4旦是也可以*執(zhí)行相4以的處理以*提高 VC1編碼器(在此實(shí)質(zhì)上執(zhí)行相同的操作)的性能。
本發(fā)明的使用的檢測(cè)可以相當(dāng)簡(jiǎn)單。通常，處理器解碼已知 VC1比特流的最小帶寬為已知參數(shù)?？梢陨删哂泻筒痪哂袕?qiáng)度補(bǔ) 償?shù)谋忍亓??？梢詫?shí)現(xiàn)本發(fā)明，而不增加用于具有和不具有強(qiáng)度補(bǔ) 償?shù)牧鞯拇嫒∑鲙?。通過從設(shè)備公開數(shù)據(jù)表觀察存儲(chǔ)器配置，可 以計(jì)算最大系統(tǒng)帶寬。由于可以用上述2個(gè)比特:流測(cè)量測(cè)試/i殳備的 帶寬使用，所以這種計(jì)算應(yīng)當(dāng)足以推測(cè)本發(fā)明的使用。
本發(fā)明的各種信號(hào)通常為"on"(例如，數(shù)字HIGH，或1)或 "off， (例如，凄t字LOW,或0)。然而，信號(hào)習(xí)犬態(tài)on(例如， 宣稱)和off (例如，不宣稱)的特定極性可以調(diào)整(例如，顛倒) /人而滿足特定實(shí)施的i殳計(jì)標(biāo)準(zhǔn)。
另外，可以添加變極器以改變信號(hào)的特定極性。如同在本文中 利用的，術(shù)語(yǔ)"同時(shí)地"意在描述共享某些共有時(shí)間段的事件，但 該術(shù)i吾并不意p未著限制于在相同時(shí)間點(diǎn)開始、在相同時(shí)間點(diǎn)結(jié)束或 者具有相同持續(xù)時(shí)間的事件。
ii根據(jù)本發(fā)明公開的教導(dǎo)，可以以硬件、軟件、或硬件和l欠件的
結(jié)合來實(shí)施通過電路100表示的系統(tǒng)，其對(duì)本領(lǐng)域的技術(shù)人員來說
將是顯而易見的。
盡管已經(jīng)參照本發(fā)明的優(yōu)選實(shí)施例特別示出并描述了本發(fā)明， 但本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明的范圍內(nèi)，可以進(jìn) 行各種形式和細(xì)節(jié)的變換。
1權(quán)利要求
1.一種設(shè)備，包括第一電路，配置為響應(yīng)(i)比特流信號(hào)，以及(ii)預(yù)測(cè)信號(hào)，生成輸出信號(hào)和一個(gè)或多個(gè)運(yùn)動(dòng)向量；第二電路，配置為響應(yīng)(i)地址信號(hào)，以及(ii)所述輸出信號(hào)，生成一個(gè)或多個(gè)參考數(shù)據(jù)像素；以及第三電路，配置為響應(yīng)(i)所述運(yùn)動(dòng)向量，以及(ii)所述參考數(shù)據(jù)像素，生成所述預(yù)測(cè)信號(hào)和所述地址信號(hào)，其中，所述設(shè)備同時(shí)提供運(yùn)動(dòng)補(bǔ)償和強(qiáng)度補(bǔ)償。
2. 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第三電路包括強(qiáng)度補(bǔ) 償電路。
3. 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第三電路包括第一強(qiáng) 度補(bǔ)償電路和第二強(qiáng)度補(bǔ)償電路。
4. 根據(jù)權(quán)利要求1所述的設(shè)備，其中，比特流信號(hào)包括壓縮比特流。
5. 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述輸出信號(hào)包括未經(jīng)壓 縮的纟見頻信號(hào)。
6. 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第一電路進(jìn)一步包括熵電路，配置為響應(yīng)所述比特流信號(hào)，生成(i)所述運(yùn) 動(dòng)向量，以及(ii)系凄t信號(hào)；變換電路，配置為響應(yīng)所述系數(shù)信號(hào)，生成誤差信號(hào)；以及加法器電路，配置為響應(yīng)(i)所述誤差信號(hào)，以及(ii) 所述預(yù)測(cè)信號(hào)，生成所述輸出信號(hào)。
7. 根據(jù)權(quán)利要求6所述的設(shè)備，其中，所述變換電路包括反量化 和變換電if各。
8. 根據(jù)權(quán)利要求7所述的設(shè)備，其中，所述變換電路包括運(yùn)動(dòng)補(bǔ) 償和內(nèi)插電路。
9. 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述設(shè)備實(shí)現(xiàn)強(qiáng)度補(bǔ)償無 需利用比實(shí)現(xiàn)運(yùn)動(dòng)補(bǔ)償所需的更寬的帶寬。
10. —種"i殳備，包4舌用于響應(yīng)(i)比特流信號(hào)和(ii)預(yù)測(cè)信號(hào)乂人而生成輸出 信號(hào)和一個(gè)或多個(gè)運(yùn)動(dòng)向量的裝置；用于響應(yīng)地址信號(hào)和所述輸出信號(hào)/人而生成一個(gè)或多個(gè) 參考數(shù)據(jù)像素的裝置；以及用于響應(yīng)(i)所述運(yùn)動(dòng)向量和(ii)所述參考數(shù)據(jù)像素從 而生成所述預(yù)測(cè)信號(hào)和所述地址信號(hào)的裝置，其中，所述設(shè)備 同時(shí)4是供運(yùn)動(dòng)補(bǔ)償和強(qiáng)度補(bǔ)償。
11. 一種用于執(zhí)行強(qiáng)度補(bǔ)償?shù)姆椒ǎㄒ韵虏襟E(A) 響應(yīng)(i)比特流信號(hào)以及(ii)預(yù)測(cè)信號(hào)，生成輸 出信號(hào)和一個(gè)或多個(gè)運(yùn)動(dòng)向量；(B) 響應(yīng)(i)地址信號(hào),及(ii)所述輸出信號(hào)，生成一 個(gè)或多個(gè)參考數(shù)據(jù)像素；以及(C)響應(yīng)(i)所述運(yùn)動(dòng)向量以及(ii)所述參考^t據(jù)像素，生成所述預(yù)測(cè)信號(hào)和所述地址信號(hào)，其中，所述方法同時(shí) 提供運(yùn)動(dòng)補(bǔ)償和強(qiáng)度#卜償。
12. 根據(jù)權(quán)利要求11所述的方法，其中，所述步驟(C)利用強(qiáng) 度補(bǔ)償電路。
13. 根據(jù)權(quán)利要求11所述的方法，其中，所述步驟(C)利用第 一強(qiáng)度補(bǔ)償電路和第二強(qiáng)度補(bǔ)償電路。
14. 根據(jù)權(quán)利要求11所述的方法，其中，所述比特流信號(hào)包括壓 縮比特流。
15. 根據(jù)權(quán)利要求11所述的方法，其中，所述輸出信號(hào)包括未經(jīng) 壓縮的^L頻信號(hào)。
16. 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述設(shè)備在VC1系統(tǒng)內(nèi)。
全文摘要
本發(fā)明公開了一種方法和/或設(shè)備。該設(shè)備包括第一電路、第二電路和第三電路。第一電路可以配置為響應(yīng)(i)比特流信號(hào)，以及(ii)預(yù)測(cè)信號(hào)，生成輸出信號(hào)和一個(gè)或多個(gè)運(yùn)動(dòng)向量。第二電路可以配置為響應(yīng)地址信號(hào)和輸出信號(hào)，生成一個(gè)或多個(gè)參考數(shù)據(jù)像素。第三電路可以配置為響應(yīng)(i)運(yùn)動(dòng)向量，以及(ii)參考數(shù)據(jù)像素，生成預(yù)測(cè)信號(hào)和地址信號(hào)。
文檔編號(hào)H03M7/00GK101517900SQ200780034752
公開日2009年8月26日 申請(qǐng)日期2007年9月17日 優(yōu)先權(quán)日2006年9月20日
發(fā)明者埃里克·皮爾遜, 彼得·約赫 申請(qǐng)人:Lsi公司