專利名稱：一種位流加法器及采用位流加法器的位流乘法器、鑒相器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種位流加法器及采用位流加法器的位流乘法器、鑒相器。
技術(shù)背景近幾十年來，由于與VLSI工藝兼容和模擬元件的低靈敏度特性， Sigma-ddta調(diào)制技術(shù)越來越成為在模數(shù)和數(shù)模接口電路中的一種廣泛使用的 技術(shù)。但是，數(shù)字信號(hào)處理技術(shù)(DSP)是在Nyquist采樣率下的多位數(shù)字信 號(hào)的運(yùn)算，不能直接對(duì)Sigma-ddta調(diào)制的位流信號(hào)進(jìn)行處理。運(yùn)用數(shù)字信號(hào) 技術(shù)處理位流信號(hào)，首先要采用抽取濾波器，將位流信號(hào)轉(zhuǎn)換為多位數(shù)字信 號(hào)才能運(yùn)算；處理后的數(shù)字信號(hào)經(jīng)過插值濾波器和重新量化編碼后才能得到 位流信號(hào)。直接處理位流信號(hào)則避免了這個(gè)復(fù)雜的過程；另外，直接處理位 流信號(hào)還有效地減少信號(hào)的連線，減少運(yùn)算的位數(shù)，達(dá)到節(jié)約硬件資源的優(yōu) 點(diǎn)。目前在國內(nèi)對(duì)位流信號(hào)的直接處理的研究還鮮有報(bào)道，國外90年代己有文 獻(xiàn)報(bào)道，但是進(jìn)展很慢，近年來可見的報(bào)道較少。位流加法和乘法器是位流 信號(hào)直接處理中最基本的運(yùn)算，也是組成其它運(yùn)算的根本。第一個(gè)位流加法 器由P Oleary and F Malobetti于1990年系統(tǒng)獨(dú)立的提出，它采用的方法是對(duì)輸 入的位流信號(hào)直接相加，相加的進(jìn)位信號(hào)作為加法器的輸出，而和與下一時(shí) 刻的輸入值相加。這種加法器把和當(dāng)作噪聲，并且只進(jìn)行了一階的噪聲整形， 因此對(duì)于由一、二階Sigma-delta調(diào)制器調(diào)制的位流信號(hào)進(jìn)行加法效果還比較理 想，對(duì)于高階調(diào)制器調(diào)制的位流信號(hào)則不適用。還有一種位流加法器是由H. Fujisaka等人在2002年提出來的，它采用輸入位流信號(hào)直接相加除以2得到，對(duì)于和為零的情況則采用輪流輸出+l和-l。這種位流加法器因?yàn)椴捎昧顺?的 算法，求和后的信號(hào)幅度只有原來的一半，因而影響了信號(hào)的信噪比，導(dǎo)致不能進(jìn)行連續(xù)多次相加；并且用它來實(shí)現(xiàn)乘法運(yùn)算時(shí)必須采用對(duì)稱結(jié)構(gòu)。 C.W.Ng等人提出了位流多輸入加法器，并且用來實(shí)現(xiàn)位流乘法器，但是引入 的噪聲源多，并且對(duì)噪聲整形效果不好，不適合高階電路的實(shí)現(xiàn)。 發(fā)明內(nèi)容為解決現(xiàn)有位流運(yùn)算電路所存在的上述技術(shù)問題，本發(fā)明提供一種噪聲 少、結(jié)構(gòu)簡單的位流加法器及采用位流加法器的位流乘法器、鑒相器。 本發(fā)明解決上述技術(shù)問題的技術(shù)方案是一種位流加法器，由兩個(gè)多位加法器、兩個(gè)延遲單元和一個(gè)乘2電路組 成，第一多位加法器的輸入端接位流信號(hào)a、 b，其進(jìn)位為位流加法器的輸出， 其和的一次延遲輸出經(jīng)乘2電路后送到第二多位加法器的一個(gè)輸入端，其和 的二次延遲輸出送到第二多位加法器的另一個(gè)輸入端，第二多位加法器的輸 出送到第一多位加法器。一種采用位流加法器的位流乘法器，由十六個(gè)異或門、六個(gè)延遲單元、 一個(gè)16位編碼器、 一個(gè)四位位流加法器組成，位流信號(hào)a、 b的輸出端依次 串接三個(gè)延遲單元，將位流信號(hào)b及位流信號(hào)b的各級(jí)延遲與位流信號(hào)a分 別送到四個(gè)異或門的輸入端，這四個(gè)異或門輸出作為16位編碼器的1-4位輸 入，將位流信號(hào)b及位流信號(hào)b的各級(jí)延遲與位流信號(hào)a的第一級(jí)延遲輸出 分別送到四個(gè)異或門的輸入端，這四個(gè)異或門輸出作為16位編碼器的5-8位 輸入，將位流信號(hào)b及位流信號(hào)b的各級(jí)延遲與位流信號(hào)a的第二級(jí)延遲輸 出分別送到四個(gè)異或門的輸入端，這四個(gè)異或門輸出作為16位編碼器的9-12 位輸入，將位流信號(hào)b及位流信號(hào)b的各級(jí)延遲輸出與位流信號(hào)a的第三級(jí)延遲輸出分別送到四個(gè)異或門的輸入端，這四個(gè)異或門輸出作為16位編碼器
的13-16位輸入，16位編碼器的4個(gè)輸出接到四位位流加法器的輸入端，四
位位流加法器的輸出端為位流乘法器的輸出端。
一種采用位流加法器及位流乘法器的位流鑒頻鑒相器，由十二個(gè)位流乘 法器和六個(gè)位流加法器組成，八個(gè)并列乘法器的輸入端作為位流鑒頻鑒相器 的輸入端，按順序每兩個(gè)位流乘法器的輸出作為一個(gè)位流加法器的輸入端， 八個(gè)并列乘法器的輸出端依次聯(lián)接到四個(gè)并列加法器的輸入端，四個(gè)并列加 法器的輸出接四個(gè)乘法器的四個(gè)輸入端，四個(gè)乘法器的另四個(gè)輸入端依次接 第四加法器、第三加法器、第一加法器、第二加法器的輸入，四個(gè)乘法器按 順序分別送到兩個(gè)加法器的輸入端，這兩個(gè)加法器的輸出構(gòu)成鑒相器輸出端。
本發(fā)明的技術(shù)效果在于本發(fā)明的位流加法器和位流乘法器結(jié)構(gòu)簡單， 噪聲小，并實(shí)現(xiàn)了全數(shù)字位流鑒相鑒頻器，有效的提高了電路的性能和節(jié)約 硬件資源。采用本發(fā)明的基本電路，具有二階整形效果，不會(huì)引入大量的噪 聲，鎖相環(huán)的信噪比性能好。
下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的說明。


圖1為本發(fā)明中位流加法器的電路圖。
圖2為本發(fā)明中位流乘法器的電路圖。
圖3為位流加法器的信號(hào)頻譜與理論分析結(jié)果的比較圖。圖中虛線為根 據(jù)式(5)得到的噪聲頻譜的理論值，實(shí)線為兩個(gè)同頻率的正弦位流數(shù)據(jù)經(jīng)過 位流加法器相加后得到的信號(hào)與噪聲的頻譜圖。
圖4為位流乘法器的信號(hào)頻譜與理論分析結(jié)果的比較圖。圖中虛線為根 據(jù)式(5)得到的噪聲頻譜的理論值，實(shí)線為兩個(gè)不同頻率的正弦位流數(shù)據(jù)經(jīng)過位流乘法器后得到的信號(hào)與噪聲的頻譜圖。
圖5為位流全數(shù)字鎖相環(huán)電路應(yīng)用電路結(jié)構(gòu)。
具體技術(shù)方案
參見圖1，圖1為本發(fā)明中位流加法器的電路結(jié)構(gòu)。位流加法器電路由兩 個(gè)多位加法器(一個(gè)為圓形表示， 一個(gè)為方形表示)、兩個(gè)延遲單元f'和一個(gè)
乘2電路組成。方形表示的多位加法器的輸出分成兩個(gè)部分，進(jìn)位cout與和sum。進(jìn)位為位流加法器的輸出信號(hào)；和經(jīng)過兩次延遲和乘2后組成一個(gè)二 階噪聲整形電路。具體的實(shí)現(xiàn)理論如下
輸入位流信號(hào)a,b，輸出位流信號(hào)為c,和為sum，由電路結(jié)構(gòu)原理圖可得 時(shí)域表示為
c(n) + sum(n) = + + [2 x s,(w — 1) — sum(w — 2)] (1)
整理，經(jīng)過Z-變換(相應(yīng)的字母用大寫表示)，可得輸出位流信號(hào)為
Cout(z) =+ 5(z) — (1 — z—1 )2 sum(z)] (2)
由上式可知，在信號(hào)帶內(nèi)輸出信號(hào)等于輸入信號(hào)的和。為了實(shí)現(xiàn)位流電 路，采用了 2個(gè)多位加法器。對(duì)位流加法器產(chǎn)生輸出的和噪聲則由函數(shù)(i一z-')2
進(jìn)行了二階整形，因此產(chǎn)生的噪聲可以由低通濾波器去除。
本發(fā)明電路考慮了位流加法器電路的噪聲，對(duì)其進(jìn)行了高階整形，電路 結(jié)構(gòu)簡單，實(shí)現(xiàn)簡單。
參見圖2，圖2為位流乘法器的電路圖。位流乘法器電路由一個(gè)類似于位 流加法器的二階噪聲整形電路、 一個(gè)16位編碼器和多個(gè)延遲單元z-1、異或門 @組成。圖2中表示的為一個(gè)4階的位流乘法器。輸入信號(hào)a,b連續(xù)4次延遲和經(jīng)過交叉異或后得到16個(gè)輸出數(shù)據(jù)，它們經(jīng)過一個(gè)16位編碼器后編碼 成一個(gè)4位的正整數(shù)。這個(gè)正整數(shù)經(jīng)過一個(gè)與類似于位流加法器的二階噪聲 整形電路后得到乘法器的位流數(shù)據(jù)輸出c。w。同理，在噪聲整形電路中，方形 表示的多位加法器輸出分成兩個(gè)部分，進(jìn)位c。w與和sww。進(jìn)位為位流乘法器 的輸出信號(hào)；和經(jīng)過兩次多位延遲和乘2后組成一個(gè)二階噪聲整形電路，這 里的延遲和乘2電路是多位運(yùn)算。具體的實(shí)現(xiàn)理論如下
輸入位流信號(hào)"》，輸出位流信號(hào)為c,和為swm，在時(shí)域中由電路結(jié)構(gòu)原
理圖可得位流乘法器數(shù)學(xué)表示為
-+(1—r
2m x + s謂(/ ) = Z Z "(z')6(/) + [2 x — 1) - s訓(xùn)(w — 2)]
整理后，經(jīng)過Z-變換可得頻域的表示為
如果2"'=丄2 ，即W = 2xlog2丄,那么上式就是在信號(hào)帶內(nèi)的時(shí)域樹形位流乘法
器咖)=[+ t "。].4 t W)]的Z-變換，即實(shí)現(xiàn)了位流信號(hào)的乘法運(yùn)算。
本發(fā)明實(shí)現(xiàn)了位流乘法，避免了經(jīng)典的樹形結(jié)構(gòu)，電路結(jié)構(gòu)比較簡單。 只采用了 2個(gè)多輸入的位流加法器，且只引入一個(gè)噪聲源，提高了輸出信號(hào) 的信噪比。同樣，對(duì)多位位流加法器輸出的和噪聲進(jìn)行了二階整形，類似于 位流加法器電路，因此產(chǎn)生的噪聲可以由低通濾波器去除。
對(duì)于具有二階整形效果的電路，其信號(hào)功率譜理論上可由下式估計(jì)<formula>formula see original document page 8</formula>) (5)附圖3,4給出了位流加法器和位流乘法器的信號(hào)頻譜與理論分析結(jié)果的 比較圖。由圖可以看出，電路實(shí)測(cè)結(jié)果比理論分析要好，這是因?yàn)槔碚摲治?中還沒有考慮信號(hào)的噪聲，并且理論分析中采用的線性化模刑具有局限性。 乘法器電路的輸出信號(hào)中沒有諧波，即電路不存在交調(diào)和失真。其中加法器 實(shí)驗(yàn)采用同一頻率不同幅度的正弦位流信號(hào)，乘法器采用不同頻率和不同幅 度的正弦位流信號(hào)。
將本發(fā)明的位流加法器和位流乘法器電路應(yīng)用于鎖相環(huán)，得到了位流全 數(shù)字鎖相環(huán)電路。其工作原理敘述如下整個(gè)位流全數(shù)字鎖相環(huán)基本電路結(jié)
構(gòu)如圖5(a)所示，由全數(shù)字的位流鑒頻鑒相器，位流低通濾波器和Sigma-Delta 振蕩器三部分組成。Sigma-Delta振蕩器是一個(gè)類似于模擬壓控振蕩器的數(shù)字 控制的數(shù)字振蕩器，并且它的輸出為位流信號(hào)，輸出信號(hào)由實(shí)部和虛部組成。 位流低通濾波器是一種基于Sigma-Delta技術(shù)的低通濾波器，它的輸入輸出都 是位流信號(hào)。位流鑒頻鑒相器完成鎖相環(huán)電路的輸入信號(hào)和Sigma-Delta振蕩 器輸出信號(hào)的頻率、相位比較，輸出信號(hào)仍為位流信號(hào)。當(dāng)整個(gè)電路處于鎖 定狀態(tài)時(shí)，位流鑒頻鑒相器輸出的平均值為O。位流鑒頻鑒相器采用由本發(fā)明 所設(shè)計(jì)的位流加法和位流乘法電路實(shí)現(xiàn)，如圖5(b)所示。其中輸入信號(hào)為 Sigma-Delta振蕩器輸出信號(hào)的實(shí)部與虛部和鎖相環(huán)輸入信號(hào)的實(shí)部^與虛部 /,，同理，輸出位流信號(hào)同樣也存在實(shí)部與虛部，但是，在鎖相環(huán)路內(nèi)只取實(shí) 部z(")，經(jīng)過低通濾波器后得到控制Sigma-Delta振蕩器的數(shù)字控制信號(hào)。
這種鎖相環(huán)電路可以由全數(shù)字技術(shù)實(shí)現(xiàn)，且電路簡單，占用的硬件資源 少，有利于當(dāng)今大規(guī)模集成電路工藝實(shí)現(xiàn)。電路中的性能主要由位流加法器 和位流乘法器的性能決定，因此，這種鎖相環(huán)具有很好的性能。
權(quán)利要求
1、一種位流加法器，其特征在于由兩個(gè)多位加法器、兩個(gè)延遲單元和一個(gè)乘2電路組成，第一多位加法器的輸入端接位流信號(hào)a、b，其進(jìn)位為位流加法器的輸出，其和的一次延遲輸出經(jīng)乘2電路后送到第二多位加法器的一個(gè)輸入端，其和的二次延遲輸出送到第二多位加法器的另一個(gè)輸入端，第二多位加法器的輸出送到第一多位加法器。
2、 一種采用位流加法器的位流乘法器，其特征在于包括十六個(gè)異或門、六個(gè)延遲單元、 一個(gè)16位編碼器、 一個(gè)四位位流加法器，位流信號(hào)a、 b的 輸出端依次串接三個(gè)延遲單元，將位流信號(hào)b及位流信號(hào)b的各級(jí)延遲與位 流信號(hào)a分別送到四個(gè)異或門的輸入端，這四個(gè)異或門的輸出作為16位編碼 器的1-4位輸入，將位流信號(hào)b及位流信號(hào)b的各級(jí)延遲與位流信號(hào)a的第一 級(jí)延遲輸出分別送到四個(gè)異或門的輸入端，這四個(gè)異或門輸出作為16位編碼 器的5-8位輸入，將位流信號(hào)b及位流信號(hào)b的各級(jí)延遲與位流信號(hào)a的第二 級(jí)延遲輸出分別送到四個(gè)異或門的輸入端，這四個(gè)異或門輸出作為16位編碼 器的9-12位輸入，將位流信號(hào)b及位流信號(hào)b的各級(jí)延遲輸出與位流信號(hào)a 的第三級(jí)延遲輸出分別送到四個(gè)異或門的輸入端，這四個(gè)異或門輸出作為16 位編碼器的13-16位輸入，16位編碼器的4個(gè)輸出接到四位位流加法器的輸 入端，四位位流加法器的輸出端為位流乘法器的輸出端。
3、 一種采用位流加法器及位流乘法器的位流鑒頻鑒相器，其特征在于 包括十二個(gè)位流乘法器和六個(gè)位流加法器，八個(gè)并列乘法器的輸入端作為位 流鑒頻鑒相器的輸入端，按順序每兩個(gè)位流乘法器的輸出作為一個(gè)位流加法 器的輸入端，八個(gè)并列乘法器的輸出端依次聯(lián)接到四個(gè)并列加法器的輸入端， 四個(gè)并列加法器的輸出接四個(gè)乘法器的四個(gè)輸入端，四個(gè)乘法器的另四個(gè)輸入端依次接第四加法器、第三加法器、第一加法器、第二加法器的輸入，四 個(gè)乘法器按順序分別送到兩個(gè)加法器的輸入端，這兩個(gè)加法器的輸出構(gòu)成鑒 相器輸出端。
全文摘要
本發(fā)明公開了一種位流加法器及采用位流加法器的位流乘法器、鑒相器。其位流加法器由兩個(gè)多位加法器、兩個(gè)延遲單元和一個(gè)乘2電路組成，第一多位加法器的輸入端接位流信號(hào)a、b，其進(jìn)位為位流加法器的輸出，其和的一次延遲輸出經(jīng)乘2電路后送到第二多位加法器的一個(gè)輸入端，其和的二次延遲輸出送到第二多位加法器的另一個(gè)輸入端，第二多位加法器的輸出送到第一多位加法器。本發(fā)明的位流處理電路引入的噪聲少，結(jié)構(gòu)簡單。并且其應(yīng)用可以對(duì)一位Sigma-Delta調(diào)制器生成的位流信號(hào)進(jìn)行直接處理，具有占用的硬件資源少，處理精度高等優(yōu)點(diǎn)。
文檔編號(hào)H03M3/02GK101320320SQ20081003150
公開日2008年12月10日 申請(qǐng)日期2008年6月16日 優(yōu)先權(quán)日2008年6月16日
發(fā)明者何怡剛, 唐圣學(xué) 申請(qǐng)人:湖南大學(xué)