專利名稱：一種數(shù)據(jù)處理裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字通信領(lǐng)域，具體而言，本發(fā)明涉及一種數(shù)據(jù)處理裝置及方法。
背景技術(shù)：
數(shù)字信號在傳輸過程中由于受到噪聲和干擾的影響會出現(xiàn)差錯，在通信系統(tǒng)中一般采用糾錯編碼技術(shù)來保證可靠的傳輸。Turbo碼是C. Berrou等人于1993年提出的一種編碼方案，由于其在低信噪比的應(yīng)用環(huán)境下比其它編碼性能好，因而在多種移動通信系統(tǒng)中，將Turbo碼作為無線信道的編碼標(biāo)準(zhǔn)之一。 一般地，Turbo編碼器由兩個系統(tǒng)遞歸巻積(RSC)編碼器、交織器和刪除器組成。 隨著移動通信的不斷發(fā)展，Turbo碼編譯碼技術(shù)不斷得到發(fā)展和完善，并廣泛應(yīng)用于各種系統(tǒng)中，但在不同移動通信系統(tǒng)中所采用的具體編碼方法和交織器有所不同。例如，在3GPP(3rd Generation Partnership Project，第三代合作伙伴項目)中，包括Release 6和LTE的系統(tǒng)，Turbo碼都使用2個相同分量編碼器并行級聯(lián)的編碼方法，并且2個相同分量碼使用尾比特結(jié)尾方式(Tail Bits Termination)。對于每個輸入信息序列，首先是第一分量編碼器對輸入信息序列進(jìn)行編碼，輸出對應(yīng)于輸入信息序列的校驗序列。輸入信息序列經(jīng)過交織器的交織處理后，輸出給第二分量編碼器。然后第二分量編碼器對輸入信息序列經(jīng)過交織處理后的數(shù)據(jù)序列進(jìn)行編碼，輸出對應(yīng)于這個經(jīng)過交織處理后的數(shù)據(jù)序列的校驗序列。每個分量編碼器在編碼開始時需要初始化分量編碼器的寄存器，進(jìn)行清"O"處理，在編碼的最后階段需要使用尾比特進(jìn)行結(jié)尾操作，并輸出2m個尾比特。其中m是每個分量編碼器的寄存器個數(shù)。最后，3GPP Turbo編碼器將輸入信息序列、2個分量編碼器輸出的校驗序列、以及2個分量編碼器輸出的4m個尾比特，作為一個完整的編碼結(jié)果并輸出。這樣，3GPP Turbo編碼器在每次編碼時需要2次分量碼的編碼過程、2次初始化操作、2次尾比特結(jié)尾操作、12個尾比特開銷，總的編碼復(fù)雜度和處理延遲較大。 由于無線傳輸資源非常有限，無線通信系統(tǒng)需要合理有效地為每個用戶分配無線傳輸資源。為此，3GPP LTE根據(jù)每個用戶所分配到的無線傳輸資源，采用CBRM(CircularBuffer Rate Matching)速率匹配方法，對Turbo編碼器輸出的比特流進(jìn)行交織處理、收集處理、選擇處理、修剪處理，其中選擇處理和修剪處理是對編碼比特流進(jìn)行打孔、刪除處理，使得每個用戶需要傳輸?shù)木幋a比特的數(shù)目與該用戶所分配到的無線傳輸資源的數(shù)量相互一致，實現(xiàn)用戶的無線傳輸資源的充分使用。然而，3GPP Turbo編碼器使用了 12個尾比特，導(dǎo)致3GPP LTE CBRM速率匹配方法也需要對這12個尾比特做相應(yīng)的處理，這樣必然增加CBRM速率匹配方法的處理復(fù)雜度和處理延遲，降低CBRM速率匹配方法的處理速度。此外，這些尾比特經(jīng)無線傳輸資源傳輸，還直接導(dǎo)致傳輸效率的下降，使得頻譜效率較低。
綜上所述，目前3GPP Turbo碼的編碼方法的復(fù)雜度高以及處理延遲較大，而且3GPP LTE CBRM速率匹配方法導(dǎo)致頻譜效率較低。 因此，有必要提出一種高效的數(shù)據(jù)處理的技術(shù)方案，以解決現(xiàn)有系統(tǒng)中編碼復(fù)雜度高、處理延遲較大以及頻譜效率較低的問題，使得改進(jìn)后的數(shù)據(jù)處理方案能適應(yīng)
4LTE-Advanced系統(tǒng)或者M(jìn)T-Advanced系統(tǒng)等具有更高速度需求的系統(tǒng)c

發(fā)明內(nèi)容
本發(fā)明要解決的問題是提出一種數(shù)據(jù)處理裝置及方法，解決現(xiàn)有系統(tǒng)中編碼復(fù)雜度高、處理延遲較大以及頻譜效率較低的問題。
為了達(dá)到上述目的，本發(fā)明公開了一種數(shù)據(jù)處理裝置，包括 交織器，所述交織器將輸入信息序列A = {a。， ai，， aK—J進(jìn)行交織，得到交織后的序列An二 {an(。)，ana)，， an (h)}，其中K表示輸入信息序列的長度；
分量編碼器，所述分量編碼器將所述輸入信息序列A = {a。， ai，， aK—卩以及交織處理后的序列An二 {an(。)， an(1)，， an (K—J送入所述分量編碼器進(jìn)行編碼，得到2K個信息的校驗比特{x。p， Xlp，， x2K—^，其后，所述分量編碼器對所述分量編碼器反饋回的m個比特Qm = {q2K， q2K+1， ， q2K+m—卩進(jìn)行編碼，得到Qm的校驗序列
《，<",，...,，得到信息位比特z、w,x2',…，u—^n,a)、校
驗位比特JF-^,xf,…，^^,x^,…,4+J并輸出，其中m為所述分量編碼器的寄存器的長度。 根據(jù)本發(fā)明的實施例，還包括復(fù)用器，所述復(fù)用器將所述輸入信息序列A = {a。，A，， —卩以及交織處理后的序列An: {an(。)，an(1)，…，an(k-j在輸入到所述分量編碼器之前進(jìn)行復(fù)接為^-(AA^ ，其后輸入到所述分量編碼器。
根據(jù)本發(fā)明的實施例，所述分量編碼器為遞歸巻積編碼器。
一 1 + Z) + D3
根據(jù)本發(fā)明的實施例，所述遞歸巻積編碼器的生成多項式為 根據(jù)本發(fā)明的實施例，所述遞歸巻積編碼器的生成多項式為G(i)》
l，-
，)=
,
l + D + Z)2 +Z)4
i ++ IT 根據(jù)本發(fā)明的實施例，還包括比特映射分配器，所述比特映射器包括 比特分配器，所述比特分配器將所述信息位比特Xs = {A， An， QJ和校驗位比特
P ={ ,...,乂2;—1,0^分成三路輸出； 子交織器，所述子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出； 比特收集處理器，所述比特收集處理器并行接收所述子交織器輸出的比特流后串行輸出； 比特選擇和修剪器；所述比特選擇和修剪器將所述比特收集處理器輸出的比特流進(jìn)行選擇后形成待傳輸?shù)谋忍亓鳌?根據(jù)本發(fā)明的實施例，所述分量編碼器的生成多項式為0(￡))=
述比特分配器采用以下準(zhǔn)則分配三路比特
1,
1 + D + ￡>J1 + J52 + D3
時，所
《)=《
其中，k的取值為0《k < K，其它的信息
5位比特xks (K《k < 2K)丟棄；對所述分量編碼器反饋回的3個比特以及其校驗序列采用以 下準(zhǔn)則分配《)=^ C = 4+1 ， 《)=4 = X2"2 ， 4 ) = X2"l =《+2 。
本發(fā)明還公開了一種數(shù)據(jù)處理方法，包括以下步驟 輸入信息序列A = {a。， ai，， aK—J經(jīng)過交織器進(jìn)行交織，得到交織后的序列An ={an(。)， an(1)，， an(K—J，其中K表示輸入信息序列的長度；
將所述輸入信息序列A = {a。， ai，， aK—J以及交織處理后的序列An= {a
n (0):
ArTOH)}送入分量編碼器進(jìn)行編碼，得到2K個信息的校驗比特{x。p，Xlp， ，x2
其后，所述分量編碼器對所述分量編碼器反饋回的m個比特0 = ，9,
,《
進(jìn)行
編碼，得到Qm的校驗序列2( 二 x二 ，x7:,，…,xf ,,其中m為所述分量編碼器的寄存器 的長度； 由輸入信息序列、交織后序列、所述分量編碼器反饋回的m個比特以及 其校驗比特，得到信息位比特f —x,',x;,…，^d卜"，^,Oj 、校驗位比特
r ={(<，...，4-'，4,'.'，4+/ —'}并輸出°
根據(jù)本發(fā)明的實施例，還包括以下步驟 將所述輸入信息序列A = {a。， ai，…，aK—J以及交織處理后的序列An= {an (。)， an("，， an^)}在輸入到所述分量編碼器之前進(jìn)行復(fù)接為2 = ",4:}，其后輸入到所述
分量編碼器。 根據(jù)本發(fā)明的實施例，所述分量編碼器為遞歸巻積編碼器。
^ l + Z) + g3 1 + Z)2+Z>
根據(jù)本發(fā)明的實施例，所述遞歸巻積編碼器的生成多項式為
l + Z) + ￡>2 +Z)4
根據(jù)本發(fā)明的實施例，所述遞歸巻積編碼器的生成多項式為G(D》
1 + D3 + D4 根據(jù)本發(fā)明的實施例，還包括以下步驟 將所述信息位比特Xs = {A， An， Qm}和校驗位比特r ^((…,x^—,，0^經(jīng)比
特分配器后分成三路輸出； 子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出； 比特收集處理器并行接收所述子交織器輸出的比特流后串行輸出； 比特選擇和修剪器將所述比特收集處理器輸出的比特流進(jìn)行選擇后形成待傳輸
的比特流。
「 1 + D + D3 根據(jù)本發(fā)明的實施例，所述分量編碼器的生成多項式為G(Z)):
l,-
1 + Z)2 +Dj
時，所
述比特分配器采用以下準(zhǔn)則分配三路比特 '(0)—《"二
《2) =r
"《
其中，k的取值為0《k < K，其它的信息
位比特xks (K《k < 2K)丟棄；對所述分量編碼器反饋回的3個比特以及其校驗序列采用以
6下準(zhǔn)則分配 <formula>formula see original document page 7</formula> 相對于現(xiàn)有系統(tǒng)中編碼復(fù)雜度高、處理延遲較大以及頻譜效率較低，本發(fā)明減少 分量編碼器的個數(shù)，減少尾比特的數(shù)量，采用更加簡單高效的編碼方法和CBRM速率匹配方 法，有效降低了編碼和速率匹配的處理延遲，簡化編碼和速率匹配的復(fù)雜度，提高編碼和速 率匹配的處理速度，提高編碼效率和頻譜效率。


圖1為本發(fā)明數(shù)據(jù)處理裝置實施例的結(jié)構(gòu)示意圖； 圖2為本發(fā)明數(shù)據(jù)處理裝置另一個實施例的結(jié)構(gòu)示意圖； 圖3為本發(fā)明分量編碼器實施例的示意圖； 圖4為本發(fā)明比特映射器實施例的結(jié)構(gòu)示意圖； 圖5為本發(fā)明數(shù)據(jù)處理方法的流程圖； 圖6為實現(xiàn)本發(fā)明數(shù)據(jù)處理方法的電子設(shè)備的結(jié)構(gòu)示意圖。
具體實施例方式
下面結(jié)合附圖和實施例，對本發(fā)明的具體實施方式
作進(jìn)一步詳細(xì)描述
如圖1所示，為本發(fā)明數(shù)據(jù)處理裝置實施例的結(jié)構(gòu)示意圖。
本發(fā)明公開的數(shù)據(jù)處理裝置，包括交織器和分量編碼器。 其中，交織器將輸入信息序列A = {a。， ai，， aK—J進(jìn)行交織，得到交織后的序列 An= {an(。)， an(1)，， an(K—J，其中K表示輸入信息序列的長度； 分量編碼器將所述輸入信息序列A = {a。，ai，， —J以及交織處理后的序列An ={an(。)， an(1)，， an(K—1}}送入所述分量編碼器進(jìn)行編碼，得到2K個信息的校驗比特 {x。p，Xlp，…，XnPh其后，所述分量編碼器對所述分量編碼器反饋回的m個比特Qm二 {q2K，
q2K+1，…，q滯+mJ進(jìn)行編碼，得到Qm的校驗序列^"〈，〈，，…,〈J滯到信息位比
特f ={<，x2',..'， 4+^} = ",4,、校驗位比特P ={ ， .,4-p4，…,《，,}并
輸出，其中m為所述分量編碼器的寄存器的長度。 此外，本發(fā)明公開的數(shù)據(jù)處理裝置，還包括比特映射器。 其中，如圖4所示，比特映射器包括比特分配器、子交織器、比特收集處理器以及 比特選擇和修剪器。 比特分配器將信息位比特XS = {A，An，Qj和校驗位比特r = { ，"',x2V,,Q^
分成三路輸出； 子交織器接收一路經(jīng)比特分配器輸出的比特流，交織后輸出Vk(°)、Vk(1)、vk(2); 比特收集處理器并行接收子交織器輸出的比特流后串行輸出wk ; 比特選擇和修剪器將所述比特收集處理器輸出的比特流進(jìn)行選擇后形成待傳輸
的比特流ek。 其中，子交織器為塊交織器，將數(shù)據(jù)按行輸入，然后按列輸出。
其中，比特收集處理器首先將包含信息位比特的一路輸出，再把包含校驗位比特
的兩路交錯在一起后再輸出，即輪流交替地輸出包含校驗位比特的兩路比特。 其中，比特選擇和修剪器對輸入的比特流進(jìn)行打孔去除，刪除多余的比特，使得傳
輸?shù)谋忍財?shù)量與用戶所分配的資源數(shù)量相同。 如圖2所示，為本發(fā)明數(shù)據(jù)處理裝置另一個實施例的結(jié)構(gòu)示意圖。該數(shù)據(jù)處理裝 置還包括復(fù)用器，復(fù)用器將所述輸入信息序列A二 {a。，ai，， —j以及交織處理后的序列 An= {an(。)， an(1)，， an(K—j在輸入到所述分量編碼器之前進(jìn)行復(fù)接為3 = "Jn}，其 后輸入到所述分量編碼器。 在上述實施例中，分量編碼器可以采用遞歸巻積編碼器。優(yōu)選地，所述分量編 碼器為遞歸巻積編碼器。具體而言，如圖3所示，所述遞歸巻積編碼器的生成多項式為 l + ￡) + ￡)3
G(D)=
1,-
1 + Z)2 + ￡)3 優(yōu)選地，所述遞歸巻積編碼器的生成多項式還可以為G(Z)h
1,
1 + + 顯然，分量編碼器也可以采用其它編碼器，例如非遞歸的巻積編碼器、分組碼編碼 器等。具體而言，當(dāng)分量編碼器采用非遞歸的編碼器時，如圖1或圖2中的虛線部分所示，
將由于沒有反饋而接地，即這時經(jīng)輸出口 xs輸出的比特為"o"，而經(jīng)輸出口 Xp輸出的比特
流由當(dāng)時寄存器內(nèi)的狀態(tài)值所決定。
「 l + D + D3 具體而言，當(dāng)分量編碼器的生成多項式為G(Z))=
l,-
時，寄
存器為3個，這時比特分配器將采用以下準(zhǔn)則分配三路比特， 《)=X:，《(2) 二X:"，其中，k的取值為0《k〈K，其它的信息位比特XkS(K《k〈2K) 同時對于分量編碼器反饋回的3個比特以及其校驗序列采用以下準(zhǔn)則分配
細(xì)描述

"1
wat+1
x2《
+2
+i
下面結(jié)合圖2、圖3和圖4，對本發(fā)明公開的數(shù)據(jù)處理裝置的具體工作流程進(jìn)行詳
(1) 初始化分量編碼器的寄存器，將寄存器內(nèi)的數(shù)據(jù)設(shè)置為全"O"。
(2) 使用交織器對輸入信息序列A二 {a。，ai，， —j進(jìn)行交織處理，獲得經(jīng)過交 織后的數(shù)據(jù)序列An二 {an(。)，an(1)， ，an(K—d}。其中，輸入信息序列A包含了K個信息 比特。ai(0《i<K)是序列A的第i個元素，代表第i個信息比特。信息序列An也包含 了K個信息比特。ana)(0《i<K)是序列An中的第i個元素，對應(yīng)于輸入信息序列A的 第TI (i)個元素、或第TI (i)個信息比特。 (3)使用一個復(fù)用處理單元，將輸入信息序列A與數(shù)據(jù)序列An進(jìn)行復(fù)用處理，獲得 一個合并序列^^5。,^…，52w)。其中，合并序列j包含了 2K個信息比特。5,.(0"<2尺)是序 列j的第i個元素， A
8
(4)通過切換開關(guān)T1，使T1與復(fù)用處理單元的輸出端連接。合并序列j通過Tl
輸送到分量編碼器。分量編碼器對合并序列j進(jìn)行編碼，得到2K個編碼的校驗比特{x。p，
xj， ，x2K—^，并將這些校驗比特送到輸出端口。同時將合并序列j作為編碼的系統(tǒng)信息比 特{x。s，Xls，…，X2K—J，通過Tl輸送到輸出端口，其中x,、5,(0"〈2K)。 (5)本發(fā)明的分量編碼器使用尾比特結(jié)尾方式(Tail Bit Termination)進(jìn)行網(wǎng)格 圖結(jié)尾(Trellis Termination)，具體操作是當(dāng)分量編碼器對合并序列2的編碼完成后，斷 開T1與復(fù)用處理單元的輸出端的連接，使T1與分量編碼器的一個反饋輸入端連接，即圖2 中虛線箭頭。反饋信號通過Tl輸送到分量編碼器，分量編碼器依次接收3個反饋信號的輸 入并進(jìn)行編碼，獲得3個尾比特{x2Kp， x2K+1p， x2K+2p}，并將這3個尾比特輸送到輸出端口 ，即 圖2中的Xp處輸出。同時將這3個反饋信號作為另外的3個尾比特{x2Ks， x2K+1s， x2K+21 ，通 過Tl輸送到輸出端口 ，即圖2中的Xs處輸出。 (6)本發(fā)明在分量編碼器完成編碼時，將編碼的系統(tǒng)信息比特{x。s，Xls，…，x^"、 校驗比特{x。P，XlP，…，xi^、3個尾比特{X2Ks，X2K+1s，x2K+2s}和3個尾比特{x2KP，X2K+1P，x2K+2P} 作為信息位比特和校驗位比特輸出，其中r—x〖,^,…,4^,x^，^^,4+》寸應(yīng)信息位
比特，乂p = 《n，x^,;^+,,x^+d對應(yīng)校驗位比特，xf =5,(0"<2尺)。 (7)信息位比特r和校驗位比特XP輸入到比特分配器，比特分配器采用以下準(zhǔn)則
分配三路比特《(。)= < ，《(')=《，《(2) = X匚,其中，k的取值為0《k < K，其它
的信息位比特xks(K《k < 2K)丟棄。同時對于分量編碼器反饋回的3個比特以及其校驗 序列采用以下準(zhǔn)則分配
Cc， J(。) 一 ￡/(0) — ？ W) = 〃0) = d(2) = ^(2) =
L0076」 一 x2k ""1一人2"1 "at — a2k a2"2 , a2"2 。 在上述實施例中，只采用一個分量編碼器，同時減少尾比特的數(shù)量，通過采用更加 簡單高效的編碼方法和CBRM速率匹配方法，有效降低了編碼和速率匹配的處理延遲，簡化 編碼和速率匹配的復(fù)雜度，提高編碼和速率匹配的處理速度，提高編碼效率和頻譜效率。
如圖5所示，本發(fā)明還公開了一種數(shù)據(jù)處理方法。本發(fā)明公開的方法包括以下步 驟 S501 :輸入信息序列進(jìn)行交織處理。 在步驟S501中，輸入信息序列A = {a。，ai，， —J經(jīng)過交織器進(jìn)行交織，得到交 織后的序列An二 {an(。)，ana)，， an (h)}，其中K表示輸入信息序列的長度。
S502:將輸入信息序列以及交織處理后的序列送入分量編碼器進(jìn)行編碼，得到校 驗比特，其后，對分量編碼器反饋回的m個比特進(jìn)行編碼，得到這m個比特的校驗序列。
在步驟S502中，將所述輸入信息序列A = {a。， &1，， aK—J以及交織處理后的序 列An二 {an(。)， ana)，， an(K—1}}送入分量編碼器進(jìn)行編碼，得到2K個信息的校驗比特 {x。p，Xlp，…，XnPh其后，所述分量編碼器對所述分量編碼器反饋回的m個比特Qm二 {q2K，
q2K+1，， q2K+m-J進(jìn)行編碼，得到Qm的校驗序列^ "〈,《，，' ，〈 j ，其中m為所述
分量編碼器的寄存器的長度。 此外，還可以將所述輸入信息序列A = {a。， ai，， aK—J以及交織處理后的序列 An= {an(。)， an(1)，， an(K—J在輸入到所述分量編碼器之前進(jìn)行復(fù)接為〗=^}，其后輸入到所述分量編碼器。
在上述步驟中，分j
t編碼器可以采用遞歸巻積編碼器。優(yōu)選地，所述分量編碼器為
遞歸巻積編碼器。具體而言，所述遞歸巻積編碼器的生成多項式為G(") 優(yōu)選地，所述遞歸巻積編碼器的生成多項式還可以為G("):
1,
l，-
1 + Z)3 + ￡)4 顯然，分量編碼器也可以采用其它編碼器，例如非遞歸的巻積編碼器、分組碼編碼 器等。具體而言，當(dāng)分量編碼器采用非遞歸的編碼器時，如圖1或圖2中的虛線部分所示，
將由于沒有反饋而接地，即這時經(jīng)輸出口 xs輸出的比特為"o"，而經(jīng)輸出口 Xp輸出的比特
流由當(dāng)時寄存器內(nèi)的狀態(tài)值所決定。 S503 :將比特序列形成信息位比特和校驗位比特輸出。 在步驟S503中，由輸入信息序列、交織后序列、所述分量編碼器反饋回的m個 比特以及其校驗比特，得到信息位比特f ={ ， ， 4+m—,卜M,^,Oj、校驗位比特
:k，x/V.、4一pX^,…，4+;^并輸出。 此外，在步驟S503中，還包括以下步驟
將所述信息位比特Xs = {A， An， QJ和校驗位比特;r = 特分配器后分成三路輸出； 子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出； 比特收集處理器并行接收所述子交織器輸出的比特流后串行輸出； 比特選擇和修剪器將所述比特收集處理器輸出的比特流進(jìn)行選擇后形成待傳輸
的比特流。
《，<， ， ， 2- }經(jīng)比
1 + ￡> + ￡>J
時，所述比特分配 具體而言，當(dāng)分量編碼器的生成多項式為^(")=
器采用以下準(zhǔn)則分配三路比特"r=<《)二《二《"其中，k的取值為
0《k < K，其它的信息位比特xks(K《k < 2K)丟棄；對所述分量編碼器反饋回的3個比特
以及其校驗序列采用以下準(zhǔn)則分配
《
《+l
《)
:4
冴
(1)
"1
A2,+2 w《+l A2《+2 一 在上述方法中，數(shù)據(jù)處理只采用一個分量編碼器，同時減少尾比特的數(shù)量，通過采 用更加簡單高效的編碼方法和CBRM速率匹配方法，有效降低了編碼和速率匹配的處理延 遲，簡化編碼和速率匹配的復(fù)雜度，提高編碼和速率匹配的處理速度，提高編碼效率和頻譜 效率。 圖6為實現(xiàn)本發(fā)明數(shù)據(jù)處理方法的電子設(shè)備的結(jié)構(gòu)示意圖。在圖6中，用戶設(shè)備 610通過訪問接入網(wǎng)620實現(xiàn)通信。其中，用戶設(shè)備610包括數(shù)據(jù)處理器613，連接數(shù)據(jù)處 理器613的存儲器612，以及能接收和發(fā)送的無線收發(fā)器614，用戶設(shè)備610通過無線收發(fā) 器614實現(xiàn)與接入網(wǎng)620的雙向通信。存儲器612儲存著程序611。接入網(wǎng)620包括數(shù)據(jù) 處理器623，連接數(shù)據(jù)處理器623的存儲器622，以及能接收和發(fā)送的無線收發(fā)器624，接入 網(wǎng)620通過無線收發(fā)器624實現(xiàn)與用戶設(shè)備610的雙向通信。存儲器622儲存著程序621 。其中接入網(wǎng)620通過數(shù)據(jù)通道連接到一個或多個外部網(wǎng)絡(luò)或系統(tǒng)，例如是移動通信網(wǎng)絡(luò)或
Internet,由于所述部分內(nèi)容是本領(lǐng)域的公知技術(shù)，因此在圖6中未畫出。 數(shù)據(jù)處理器613和數(shù)據(jù)處理器623執(zhí)行對應(yīng)的程序611、程序621，程序611、程序
621中包括的程序指令用于執(zhí)行本發(fā)明上述闡述的實施例，實現(xiàn)本發(fā)明的數(shù)據(jù)處理方法。本
發(fā)明的實施例可以通過用戶設(shè)備610和接入網(wǎng)620中的數(shù)據(jù)處理器613和數(shù)據(jù)處理器623
執(zhí)行計算機軟件程序?qū)崿F(xiàn)，或者通過硬件、通過軟件與硬件相結(jié)合的形式實現(xiàn)。 更具體而言，在上述實施例中，執(zhí)行本發(fā)明的數(shù)據(jù)處理方法的實現(xiàn)形式包括但是
不限于DSP (Digital Signal Processing,數(shù)字信號處理器)、FPGA (Field Programmable
Gate Array，現(xiàn)場可編程門陣列)、ASIC(ApplicationSpecific Integrated Circuit，專用
集成電路)等具體實現(xiàn)方式。 顯然，本實施例中的用戶設(shè)備610包括但不限于以下設(shè)備手機、個人數(shù)字助理 PDA、便攜電腦等用戶終端設(shè)備。本實施例中的接入網(wǎng)620包括但不限于以下設(shè)備基站、無 線局域網(wǎng)的接入點AP(Access Point)等相關(guān)連接用戶所訪問的系統(tǒng)的接入網(wǎng)設(shè)備。
基于上述的數(shù)據(jù)處理方法，本發(fā)明還提出一種計算機程序，用于執(zhí)行上述實施例 中的數(shù)據(jù)處理方法。 基于上述的數(shù)據(jù)處理方法，本發(fā)明還提出一種可讀計算機介質(zhì)，用于承載執(zhí)行上 述實施例中的數(shù)據(jù)處理方法的計算機程序。 在這里所用的"可讀計算機介質(zhì)"術(shù)語指任何提供用于執(zhí)行的程序給數(shù)據(jù)處理器 的介質(zhì)。這樣一種介質(zhì)可以有多種形式，包括但是不限于非易失性介質(zhì)、易失性介質(zhì)、傳輸 介質(zhì)。非易失性介質(zhì)包括例如象存儲設(shè)備的光盤或磁盤，易失性介質(zhì)包括象主存儲器的動 態(tài)存儲器。 傳輸介質(zhì)包括同軸電纜、銅線和光纖，包括包含總線的線路。傳輸介質(zhì)也能采用聲 學(xué)的、光學(xué)的、或電磁波的形式，如那些在射頻(RF)和紅外(IR)數(shù)據(jù)通信中產(chǎn)生的。可讀 計算機介質(zhì)的通用形式包括例如軟盤、軟碟、硬盤、磁帶，任何其它的磁介質(zhì)，CD-R0M、 CDRW、 DVD，任何其它的光介質(zhì)，穿孔卡片、紙帶、光學(xué)側(cè)標(biāo)紙。任何帶洞的或帶可辨認(rèn)標(biāo)記的物理 介質(zhì)，RAM、 PR0M、和EPR0M、 FLASH-EPROM，任何其它的存儲片或卡帶，載波、或任何其它計算 機可讀的介質(zhì)。不同形式的計算機可讀介質(zhì)可用于給數(shù)據(jù)處理器提供用于執(zhí)行的程序。例 如，用于實現(xiàn)至少本發(fā)明的部分的程序可以最初產(chǎn)生在一個遠(yuǎn)程計算機的磁盤上。
以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人 員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng) 視為本發(fā)明的保護(hù)范圍。
1權(quán)利要求
一種數(shù)據(jù)處理裝置，其特征在于，包括交織器，所述交織器將輸入信息序列A＝{a0，a1，…，aK-1}進(jìn)行交織，得到交織后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}，其中K表示輸入信息序列的長度；分量編碼器，所述分量編碼器將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}送入所述分量編碼器進(jìn)行編碼，得到2K個信息的校驗比特{x0p，x1p，…，x2K-1p}，其后，所述分量編碼器對所述分量編碼器反饋回的m個比特Qm＝{q2K，q2K+1，…，q2K+m-1}進(jìn)行編碼，得到Qm的校驗序列得到信息位比特校驗位比特并輸出，其中m為所述分量編碼器的寄存器的長度。F2008102388355C0000011.tif,F2008102388355C0000012.tif,F2008102388355C0000013.tif
2. 如權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于，還包括復(fù)用器，所述復(fù)用器將所述輸入信息序列A二 {a。，ai，， —J以及交織處理后的序列An二 {an (。)，an (1)，…，an (K—J在輸入到所述分量編碼器之前進(jìn)行復(fù)接為J:i44j ，其后輸入到所述分量編碼器。
3. 如權(quán)利要求1或2之一所述的數(shù)據(jù)處理裝置，其特征在于，所述分量編碼器為遞歸巻積編碼器。
4. 如權(quán)利要求3所述的數(shù)據(jù)處理裝置，其特征在于，所述遞歸巻積編碼器的生成多項 <formula>formula see original document page 2</formula>
5. 如權(quán)利要求3所述的數(shù)據(jù)處理裝置，其特征在于，所述遞歸巻積編碼器的生成多項式為 <formula>formula see original document page 2</formula>式為 <formula>formula see original document page 2</formula>
6. 如權(quán)利要求1或2之一所述的數(shù)據(jù)處理裝置，其特征在于，還包括比特映射器，所述比特映射器包括比特分配器，所述比特分配器將所述信息位比特r二 {A， An， QJ和校驗位比特r ={ ...,x^—,，0^分成三路輸出；子交織器，所述子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出；比特收集處理器，所述比特收集處理器并行接收所述子交織器輸出的比特流后串行輸出；比特選擇和修剪器；所述比特選擇和修剪器將所述比特收集處理器輸出的比特流進(jìn)行選擇后形成待傳輸?shù)谋忍亓鳌?br> 7. 如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，所述分量編碼器的生成多項l + D + Z)3式為^(￡ <formula>formula see original document page 2</formula>時，所述比特分配器采用以下準(zhǔn)則分配三路比特J <formula>formula see original document page 2</formula>《《2)= <《其中，k的取值為0《k < K，其它的信息位比特xks(K《k < 2K)丟棄；對所述分量編碼器反饋回的3個比特以及其校驗序列采用以下準(zhǔn)則分配"2
8. —種數(shù)據(jù)處理方法，其特征在于，包括以下步驟輸入信息序列A二 {a。， ai，， aK—j經(jīng)過交織器進(jìn)行交織，得到交織后的序列A『ian (0)， an (1)， …，an (k—工) }，其中K表示輸入信息序列的長度；將所述輸入信息序列A = {a。， ai，ak-以及交織處理后的序列A，<formula>formula see original document page 3</formula>an(d，…，an(k—d}送入分量編碼器進(jìn)行編碼，得到2K個信息的校驗比特{x。p，Xlp，…，x2K—^ ，其后，所述分量編碼器對所述分量編碼器反饋回的m個比特Qm二 {q2K， q2K+1， ， q2K+ni—j進(jìn)行編碼，得到Qm的校驗序列0^二(xf ;cf …,xf ，}，其中m為所述分量編碼器的寄存器的長度；由輸入信息序列、交織后序列、所述分量編碼器反饋回的m個比特以及其校驗比特，得到信息位比特={<,x〗,"'，X2V+^卜H,4,0J 、校驗位比特"=, X1P,…，《—1,4,…'4+m一l }并輸出。
9.如權(quán)利要求8所述的數(shù)據(jù)處理方法，其特征在于，還包括以下步驟將所述輸入信息序列A = {a。， ai，ak-以及交織處理后的序列A，<formula>formula see original document page 3</formula>在輸入到所述分量編碼器之前進(jìn)行復(fù)接為j-l44^，其后輸入到所述分量編碼器。
10. 如權(quán)利要求8或9之一所述的數(shù)據(jù)處理方法，其特征在于，所述分量編碼器為遞歸巻積編碼器。
11. 如權(quán)利要求io所述的數(shù)據(jù)處理方法，其特征在于，所述遞歸巻積編碼器的生成多<formula>formula see original document page 3</formula>
12. 如權(quán)利要求IO所述的數(shù)據(jù)處理方法，其特征在于，所述遞歸巻積編碼器的生成多項式為<formula>formula see original document page 3</formula>項式為<formula>formula see original document page 3</formula>
13. 如權(quán)利要求8或9之一所述的數(shù)據(jù)處理方法，其特征在于，還包括以下步驟將所述信息位比特^= {A， An， Am}和校驗位比特r ={ 廣',《_1,0^經(jīng)比特分配器后分成三路輸出；子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出；比特收集處理器并行接收所述子交織器輸出的比特流后串行輸出；比特選擇和修剪器將所述比特收集處理器輸出的比特流進(jìn)行選擇后形成待傳輸?shù)谋忍亓鳌?br> 14. 如權(quán)利要求13所述的數(shù)據(jù)處理方法，其特征在于，所述分量編碼器的生成多項<formula>formula see original document page 3</formula>時，所述比特分配器采用以下準(zhǔn)則分配三路比特JW =f《)= < ，《(2)= ,其中，k的取值為0《k < K，其它的信息位比特xks(K《k < 2K)丟棄；對所述分量編碼器反饋回的3個比特以及其校驗序列采用以下準(zhǔn)則分配<formula>formula see original document page 3</formula>
全文摘要
本發(fā)明公開了一種數(shù)據(jù)處理裝置及方法，該數(shù)據(jù)處理裝置包括交織器和分量編碼器，分量編碼器對輸入信息序列編碼后，對分量編碼器反饋回的比特進(jìn)行編碼并分配到信息位比特和校驗位比特的最后并輸出上述比特。本發(fā)明公開的技術(shù)方案，只采用一個分量編碼器，同時減少尾比特的數(shù)量，通過采用更加簡單高效的編碼方法和CBRM速率匹配方法，有效降低了編碼和速率匹配的處理延遲，簡化編碼和速率匹配的復(fù)雜度，提高編碼和速率匹配的處理速度，提高編碼效率和頻譜效率。
文檔編號H03M13/00GK101753151SQ20081023883
公開日2010年6月23日 申請日期2008年12月2日 優(yōu)先權(quán)日2008年12月2日
發(fā)明者孫韶輝, 王映民, 王正海, 索士強, 陳軍 申請人:大唐移動通信設(shè)備有限公司