專利名稱：低功率、低噪聲的數(shù)字模擬轉(zhuǎn)換器參考電路的制作方法
技術(shù)領域：
本申請案大體上涉及數(shù)字模擬轉(zhuǎn)換器(DAC)電路，且更明確地說，涉及低功率、 低噪聲的數(shù)字模擬轉(zhuǎn)換器參考電路。
背景技術(shù)：
在許多現(xiàn)代通信系統(tǒng)中利用數(shù)字模擬轉(zhuǎn)換器電路。舉例來說，例如AS調(diào)制器及管 線模擬數(shù)字轉(zhuǎn)換器的不同電路可包括反饋路徑中的數(shù)字模擬轉(zhuǎn)換器(DAC或D/A)。DAC 電路可在操作期間消耗大量功率以實現(xiàn)高速線性操作。隨著例如在第三代(3G)標準(例 如GSM演進的增強數(shù)據(jù)速率(EDGE)、寬帶碼分多址(WCDMA)、碼分多址(CDMA2000) 及通用移動電信系統(tǒng)(UMTS))中設定新的符合多標準要求，射頻(RF)及基帶裝置 的復雜性、大小及功率消耗已大大增加。為處理數(shù)字領域中的RF及基帶信號，需要在 盡可能接近于接收天線處將傳入的模擬信號轉(zhuǎn)換為數(shù)字信號。然而，為使較小所要信號 與阻斷器及干擾器區(qū)分，需要具有高度動態(tài)范圍的模擬數(shù)字轉(zhuǎn)換器(ADC)。
在現(xiàn)代移動通信裝置中，功率消耗為關(guān)注點，因為功率消耗的增加可引起移動裝置 的電池壽命的減少。噪聲性能也為現(xiàn)代移動通信裝置中的關(guān)注點以確?？煽抠|(zhì)量的通 信。因此需要用于數(shù)字模擬轉(zhuǎn)換器電路中的低功率、低噪聲的數(shù)字模擬轉(zhuǎn)換器參考電路
發(fā)明內(nèi)容
200880013082.6
說明書第2/13頁
鑒于以上描述，本發(fā)明所描述的特征大體涉及用于數(shù)據(jù)通信裝置的一個或一個以上 改進的系統(tǒng)、方法及/或設備。在一個實施例中，本專利申請案包含用以建構(gòu)低噪聲、低 功率消耗的數(shù)字模擬轉(zhuǎn)換器參考電路的方法及設備。
本發(fā)明的方法及設備的適用性的另外范圍將從以下詳細描述、權(quán)利要求書及圖式變 得顯而易見。然而，應了解，詳細描述及具體實例雖然指示本發(fā)明的優(yōu)選實施例，但其 僅以說明方式給出，因為本發(fā)明的精神及范圍內(nèi)的各種變化及修改對于所屬領域的技術(shù) 人員將變得顯而易見。
本專利申請案包含一種數(shù)字模擬轉(zhuǎn)換器參考電路，所述參考電路包含電容器，其 連接到電流源；所述電容器的正極端子，其連接到第一開關(guān)，所述第一開關(guān)將所述電容 器的所述正極端子電連接到DAC電路的正極輸入端子所述電容器的負極端子，其連 接到第二開關(guān)，所述第二開關(guān)將所述電容器的所述負極端子電連接到所述DAC電路的 負極輸入端子。
在另一實例中，本專利申請案包含一種將數(shù)字代碼轉(zhuǎn)換為模擬信號的方法，所述方 法包含將儲集器電容器充電到參考電壓電平；將存儲電荷從所述儲集器電容器轉(zhuǎn)移到 數(shù)字模擬轉(zhuǎn)換器(DAC)反饋電容器；及將所述所存儲電荷從所述DAC反饋電容器轉(zhuǎn) 移到DAC輸出端子。


當前所揭示的方法及設備的特征、目的及優(yōu)點在結(jié)合圖式理解時將從下述詳細描述 變得更為顯見，在所述圖式中，相同參考符號通篇相應地識別且其中
圖1展示利用數(shù)字模擬轉(zhuǎn)換器電路209以向AS模擬數(shù)字轉(zhuǎn)換器11的輸入提供反饋
的示范性Ai:調(diào)制器。
圖2展示可為ASADC電路中的第一級的示范性交換電容器積分器。
圖3展示包含連接到串聯(lián)電阻性網(wǎng)絡的差動電流源的參考DAC電路。
圖4展示包含連接到串聯(lián)電阻性網(wǎng)絡的反饋中的2個OP-amp的參考DAC電路。
圖5展示用以建構(gòu)用于包含"儲集器"電容器C^的AS ADC中的DAC參考電路
的改進的方法及設備。
圖6展示開關(guān)C1、 Cld、 C2d、 C2—P及C2—N的示范性開關(guān)控制時鐘信號。
圖7展示在階段1的開始時的電荷共享事件期間從"儲集器"C^到電容器Cd。cp及
Cd。^的電流。
圖8展示在電荷共享事件之后的階段1的剩余部分期間從電流源Io到電容器C^、Cd"Cp及Crf。cn的電流。
圖9展示"儲集器"電容器Q^在階段2期間通過差動電流源Io的"再填充"或再 充電；及存儲于電容器C^。cp及Cd。^中的電荷在階段2期間經(jīng)由開關(guān)C2_P向積分OTA 601電路的正性積分。
圖10展示"儲集器"電容器C^通過差動電流源Io的"再填充"或再充電及存儲 于電容器C^。w及Crf。 中的電荷在階段2期間經(jīng)由開關(guān)C2—N向積分OTA 601電路的負 性積分。
圖U展示描述了儲集器電容器C^及電容器C^。cp及C^M的充電及放電順序的圖表。 圖12展示具有Io直流參考源的單端電流鏡配置。 圖13展示具有Io直流參考源的差動電流鏡配置。
圖14展示零VTNFET晶體管源極跟隨器(source follower),其以非常低的偏壓電
流而被施加偏壓因此其輸出阻抗較大且其實際上充當電流源。
圖15展示用以建構(gòu)用于包含慢反饋環(huán)路的AS ADC中的DAC參考電路內(nèi)的電流源
的改進的方法及設備。
圖16為當反饋值為+ 1時的DAC參考電路操作的流程圖。
圖17為當反饋值為+ 1時的DAC參考電路操作的裝置加功能流程圖。
圖18為當反饋值為-1時的DAC參考電路操作的流程圖。
圖19為當反饋值為-1時的DAC參考電路操作的裝置加功能流程圖。
具體實施例方式
詞"示范性"在本文中用以意味著"用作實例、例子或說明"。本文中描述為"示 范性"的任一實施例不必理解為比其它實施例優(yōu)選或有利。
以下結(jié)合所附圖式闡述的詳細描述希望作為本發(fā)明的示范性實施例的描述，且不希 望代表其中可實踐本發(fā)明的唯一實施例。貫穿此描述所使用的術(shù)語"示范性"意味著"用 作實例、例子或說明"，且應不必理解為比其它實施例優(yōu)選或有利。詳細描述包括出于 提供對本發(fā)明的徹底理解的目的的具體細節(jié)。然而，對于所屬領域的技術(shù)人員將顯而易 見，本發(fā)明可在無這些具體細節(jié)的情況下實踐。在一些情形下，為避免混淆本發(fā)明的概 念，以框圖形式展示眾所周知的結(jié)構(gòu)及裝置。
圖1展示利用反饋路徑中的DAC電路的A2模擬數(shù)字轉(zhuǎn)換器?？稍贏2模擬數(shù)字轉(zhuǎn) 換器(ADC)中使用數(shù)字模擬轉(zhuǎn)換器電路以將反饋提供到AS調(diào)制器的輸入。然而請注 意，所屬領域的技術(shù)人員將認識到，可在任一DAC電路中使用用以建構(gòu)DAC參考電路的改進的方法及設備。
使用數(shù)字模擬轉(zhuǎn)換器(DAC或D/A)以將數(shù)字(通常為二進制)代碼轉(zhuǎn)換為模擬信 號。模擬信號可采用電流、電壓或電荷的形式。數(shù)字模擬轉(zhuǎn)換器電路可使用參考電路及 運算跨導放大器(OTA) 601。 DAC參考電路可消耗大量功率以提供對DAC電容器的完 整且精確的充電。因此，需要建構(gòu)低噪聲、低功率消耗的數(shù)字模擬轉(zhuǎn)換器參考電路。
本實施例提供各種設計技術(shù)以建構(gòu)低噪聲、低功率消耗的數(shù)字模擬轉(zhuǎn)換器參考電路。
圖2展示可為圖1中所示的A2ADC電路中的第一級的示范性開關(guān)電容器積分器電路。
圖3展示包含連接到串聯(lián)電阻性網(wǎng)絡的差動電流源的參考DAC電路。請注意，圖3 中所示的OTA電路601為圖2中所示的完整積分器電路202的簡化表示。在多個實例 中，可通過如圖14-16中所示的金屬氧化物半導體場效晶體管(MOSFET)來建構(gòu)電流 源。電流源供應流經(jīng)串聯(lián)電阻器R1及R2的直流電(DC)。電流乘以電流行進通過的電 阻為跨越電阻器的電壓降。電阻器Rl及R2建立參考電壓Vrefp、 Vrefmid與Vrefn之間 的電壓差。舉例來說，跨越R1所建立的穩(wěn)定參考電壓為Ke/P-Ke/mw,其可表達為
(/0./ 1) 方程式(1)
同樣，跨越R2所建立的參考電壓為Vre/mW-Vre/ ，其可表達為
VV .<r^/"= (/o'/ 2) 方程式(2)
利用開關(guān)Cl、 Cld、 C2d、 C2—P及C2—N以首先將電荷施加于電容器C^p及Cdac 。 一旦反饋DAC電容器C^。w及C獻n被充分充電，即利用開關(guān)C、Cld、 C2d、 C2—P及 C2一N以通過使用OTA 601將所存儲的電荷提供到積分電容器，使用連接到單元DAC 的輸出的1/gm電阻器及偏移電壓源來模型化所述OTA 601。如圖3中所示，可通過閉 合開關(guān)C2—P并斷開開關(guān)C2—N而將此積分正性地施加于積分OTA 601?；蛘呖赏ㄟ^閉 合開關(guān)C2—N并斷開開關(guān)C2一P而將此積分負性地施加于積分OTA601。電容器C^p及
C/。cn可具有相同電容值使得在單元DAC輸出端子Crf。c處所測量的電容將為單一反饋電
容器值的1/2。圖3中所示的電路配置建構(gòu)2級DAC。
所屬領域的技術(shù)人員將認識到，可通過并聯(lián)連接由不同C2—P及C2_N時鐘控制的
9額外單元DAC而將此電路配置擴展到更多DAC級。
基于來自量化器電路205的數(shù)字反饋序列+1，-1，-1,在圖14中展示圖3的開關(guān)C1、 Cld、 C2d、 C2—P及C2一N的開關(guān)控制時鐘信號。開關(guān)控制信號圖表上的高信號指示對 應開關(guān)處于電連接狀態(tài)，或如通常所注明為"閉合"。開關(guān)控制信號圖表上的低信號指 示對應開關(guān)處于電斷開狀態(tài)，或如通常所注明為"斷開"。
在圖14中展示反饋為+ 1時第一樣本周期的階段l。在此階段期間，開關(guān)Cl及Cld 閉合且開關(guān)C2d、 C2—P及C2一N斷開。此開關(guān)配置對電容器C^cp及Cd。m進行充電。在 電容器Cd。^及G,被充分充電的第一取樣周期的階段2中，斷開開關(guān)Cl及Cld并閉
合開關(guān)C2d及C2—P。此開關(guān)配置將存儲于電容器C&cp及Cd。cn中的電荷正性地施加于
積分OTA601電路。
在圖14中展示反饋值為-1時第二取樣周期的階段1。在此階段期間，開關(guān)Cl及 Cld閉合且開關(guān)C2d、 C2—P及C2—N斷開。此開關(guān)配置對電容器Cd。印及Cd。^進行充電。
在電容器Cd。cp及Cd。cn被充分充電的第二取樣周期的階段2中，斷開開關(guān)Cl及Cld并
閉合開關(guān)C2d及C2—N。此開關(guān)配置將存儲于電容器Cd。^及G。^中的電荷負性地施加 于積分OTA601電路。在第三樣本周期中重復此開關(guān)序列，因為此周期期間的數(shù)字反饋 信號也為-1。
高動態(tài)范圍的ADC可具有大反饋電容器G^及Cdac 以快速提供大量電荷。大反 饋電容器G。ep及G,可產(chǎn)生大電阻器電容器時間常數(shù)并因此限制ADC電路的取樣速 率。為減小電阻器電容器時間常數(shù)，可將非常低的電阻值電阻器用于R1及R2。然而， 低電阻值的使用可致使ADC電路遭受功率消耗的增加及噪聲性能的降級。舉例來說， 如果電阻值減小10倍，則電流參考可增加IO倍以保持相同參考電壓Vre/P。電阻、電流 與功率消耗之間的關(guān)系可由以下方程式表達
功率=/。27 方程式(3)
因此，如果電流增加10%以補償電阻的10%的減小，則總功率消耗將增加約9%。 此外，參考電流的增加可致使參考電路將額外噪聲注入電路中并因此降低電路的噪聲性 能。
圖4展示包含連接到串聯(lián)電阻性網(wǎng)絡的2個電壓源的參考DAC電路。電壓源使用 電壓跟隨器配置設定正極參考電壓K^及負極參考電壓Vre/ 。電阻器Rl及R2串聯(lián)連 接于兩個參考電壓供應之間。DC電流經(jīng)由電阻器Rl及R2被感應，所述DC電流可表達為:
,。=^^ 方程式") 電流乘以跨越電阻器Rl及R2的電阻電壓降建立參考電壓Vrefp、 Vrefmid與Vrefn
之間的電壓差。舉例來說，跨越R1建立的參考電壓為Ke/p-V^加w，所述參考電壓可表達
為
vk/p-vre/mw= (/o.Wl) 方程式(5)
同樣，跨越R2建立的參考電壓為Vre/m,d-^e/ ，其可表達為
(/q.尺2) 方程式(6)
利用開關(guān)C1、 Cld、 C2d、 C2—P及C2—N而首先將電荷施加于電容器C挺p及Cd。c 。 一旦電容器G，及Crf,被充分充電，即利用開關(guān)C1、 Cld、 C2d、 C2—P及C2—N以通 過使用OTA601向積分電容器提供所存儲的電荷，使用連接到單元DAC的輸出的1/gm 電阻器及偏移電壓來模型化所述OTA 601。如圖4中所示，可通過閉合開關(guān)C2—P并斷 開開關(guān)C2一N而將此積分正性地施加于積分OTA 601?；蛘?，可通過閉合開關(guān)C2—N并 斷開開關(guān)C2_P而將此積分負性地施加于積分OTA 601。電容器Cd。^及Cd,可具有相 同電容值，使得在單元DAC輸出端子C^處所測量的電容將為單一反饋電容器值的1/2。
此電路配置建構(gòu)2級DAC。所屬領域的技術(shù)人員將認識到，可通過并聯(lián)連接由不同 C2—P及C2—N時鐘控制的更多單元DAC而將此電路配置擴展到更多DAC級。
基于來自圖1所示的量化器電路205的數(shù)字反饋序列[+1，-1，-1],在圖14中展示圖 4的開關(guān)C1、 Cld、 C2d、 C2—P及C2—N的開關(guān)控制時鐘信號。開關(guān)控制信號圖表上的 高信號指示對應開關(guān)處于電連接狀態(tài)，或如通常所注明為"閉合"。開關(guān)控制信號圖表 上的低信號指示對應開關(guān)處于電斷開狀態(tài)，或如通常所注明為"斷開"。
在圖14中展示反饋為+ 1時第一樣本周期的階段1。在此階段期間，開關(guān)Cl及Cld 閉合且開關(guān)C2d、 C2—P及C2—N斷開。此開關(guān)配置對電容器C&印及(^。 進行充電。在 電容器C^p及G,被充分充電時的第一取樣周期的階段2中，斷開開關(guān)Cl及Cld并
閉合開關(guān)C2d及C2一P。此開關(guān)配置將存儲于電容器Crf。ep及Cd^中的電荷正性地施加于積分OTA601電路。
在圖14中展示反饋值為-1時的第二取樣周期的階段1。在此階段期間，開關(guān)C1及 Cld閉合且開關(guān)C2d、 C2—P及C2—N斷開。此開關(guān)配置對電容器C^ep及<^。 進行充電。 在電容器C&w及C^c"被充分充電時的第二取樣周期的階段2中，斷開開關(guān)Cl及Cld 并閉合開關(guān)C2d及C2一N。此開關(guān)配置將存儲于電容器C^。cp及(^。 中的電荷負性地施 加于積分OTA601電路。在第三樣本周期中重復此開關(guān)序列，因為此周期期間的數(shù)字反 饋信號也為-1。
圖5揭示用以建構(gòu)用于包含"儲集器電容器"Cwg的厶S ADC中的DAC參考電路的 改進的方法及設備。C^在本文中被稱為"儲集器電容器"，因為此電容器充當電荷的儲 集器。對儲集器電容器進行充電以使其能夠在需要時于較短持續(xù)時間期間提供大量電 荷。此事件在本文中被稱為"電荷共享"。在本專利申請案中，使用電荷共享以從儲集 器電容器CWs向電容器Ca。cp及G,提供電荷。與圖3及圖4中所示的電阻性解決方案 相比，此改進的方法及設備可提供以下優(yōu)點減少功率消耗與噪聲最低值(noisefloor) 兩者，因為以儲集器電容器C^替換串聯(lián)電阻性網(wǎng)絡。
儲集器電容器C^可大于反饋電容器以確保儲集器電容器C^可存儲足夠電荷以供 應對電容器G，與C^n兩者充電所需的電荷而不遭受跨越Q^的顯著電壓降。電容器 Cd。cp與Cd。 串聯(lián)組合以形成單元DAC輸出電容值Cd。c。通過差動DC電流源Io將儲集 器電容器C^連續(xù)地充電到所要電壓電平。為確保跨越儲集器電容器Cwg的平均電壓保 持于所要值，可基于參考電壓V，喻及K咖使用慢反饋電路606及607來調(diào)整差動電流源 Io?？扇缦聛碛嬎銋⒖茧妷?br> 恰在電荷共享事件之前跨越Cbig的電壓 「(/7廣)= 恰在電荷共享事件之后跨越Cbig的電壓
<formula>formula see original document page 12</formula>在時鐘階段1之后但在時鐘階段2之前跨越Cbig的電壓
<formula>formula see original document page 12</formula>恰在下一周期處的電荷共享事件之前跨越Cbig的電壓
<formula>formula see original document page 12</formula>(時鐘階段i開始時的電荷共享方程式)
<formula>formula see original document page 12</formula>(時鐘階段i期間的兩個電容器的緩慢充電)+7" +廣)=+ %)+ i Z (時鐘階段2期間的Cbig的緩慢充電)
^肌 ^
"/77 + 7_)-4^-). (此對于穩(wěn)態(tài)解必須成立) 我們現(xiàn)在具有帶4個未知數(shù)的4個方程式。V(nr + ^)為由CDAc取樣的電壓電平。
求解v(Air+^)的方程式組得出
Lf=rt^+%)=^~'其中5=^為樣本率。
7 s 。跳'
當斷開開關(guān)C1、 Cld、 C2d、 C2—P及C2一N時，儲集器電容器C^經(jīng)充電到參考電 壓，所述參考電壓可表達為
VCfc,g=Vre/p-Vre/ 方程式(7)
當C^被充電到所要參考電壓電平時，可使用開關(guān)將存儲于儲集器電容器C^中的 電荷轉(zhuǎn)移到電容器C&w及Cd。c 。請注意，在電荷共享事件之前，期間及之后對儲集器
電容器C^進行連續(xù)充電。 一旦電容器Crf。ep及Cd。^被充分充電，即利用開關(guān)Cl、 Cld、
C2d、 C2—P及C2_N通過使用OTA601將所存儲的電荷提供到積分電容器，使用與連接 到單元DAC的輸出的偏移電壓源串聯(lián)的1/gm電阻器來模型化所述OTA 601。如圖5中 所示，可通過閉合開關(guān)C2—P并斷開開關(guān)C2—N而將此積分正性地施加于積分OTA601。 或者可通過閉合開關(guān)C2_N并斷開開關(guān)C2一P而將此積分負性地施加于積分OTA 601。 此電路配置建構(gòu)2級DAC。所屬領域的技術(shù)人員將認識到，可通過并聯(lián)連接由不同C2—P 及C2_N時鐘控制的更多單元DAC而將此電路配置擴展到額外DAC級。
電容器Cd。c,與C^n可同時具有相同電容值使得在單元DAC輸出端子處所測量的 電容將為單一反饋電容器值的1/2。因此，如果電容器C^。cp與Cfc^經(jīng)選擇而為相同電容
值，貝'J Cdacp、 Crf。cn與C^c之間的關(guān)系可表達為
Cdac =^C ==^"或2Cdac=C—=Cd" 方程式(8)
圖6展示基于來自圖1中所示的量化器電路205的示范性數(shù)字反饋序列[+1, -1, -1]
13的圖5中所示的開關(guān)C1、 Cld、 C2d、 C2—P及C2—N的開關(guān)控制時鐘信號。開關(guān)控制信號圖上的高信號指示對應開關(guān)處于電連接狀態(tài)，或如通常所注明為"閉合"。開關(guān)控制信號圖上的低信號指示對應開關(guān)處于電斷開狀態(tài)，或如通常所注明為"斷開"。
圖7展示在反饋值為+ 1時階段1期間的電荷流的方向。在階段1期間，開關(guān)Cl及Cld閉合，且開關(guān)C2d、 C2—P及C2—N斷開。此開關(guān)配置提供從儲集器電容器C^流動到電容器Cd。fp及Crf,的電荷。此開關(guān)配置還提供從電流源Io流動到電容器Cd。cp及Cj。cn的電荷。在圖7中突出顯示在此階段的開始期間從儲集器電容器Cwg到電容器C&w及Cd。^的電荷流。在階段l的開始期間，于電荷共享事件期間，在較短持續(xù)時間內(nèi)從Cw《轉(zhuǎn)移大量電荷并將所述大量電荷施加于電容器Q。cp及C^。m。此在不使用任一外部電源的情況下提供C^p及0。 的快速充電，此可歸因于使用完全無源電路而減少噪聲最低值。
圖8展示在完成電荷共享事件之后的階段1期間的電荷流。電荷在此階段的剩余部分期間從電流源Io流動到電容器C的、C^p及C^c"。在階段1的剩余部分期間，于電荷共享事件之后，提供較小電流以將電荷緩慢地再填充于C^中以及將額外電荷提供到
電合器C*(^cp及C^"c"。
圖9展示在反饋值為+ l時第一取樣周期的階段2期間的電荷流。在電荷共享事件之
后電容器Cd。印及(^。cn已被充電時的第一取樣周期的階段2中，斷開開關(guān)Cl及Cld，閉
合開關(guān)C2d及C2一P且開關(guān)C2—N保持斷開。在此開關(guān)階段期間執(zhí)行兩個電路操作。首先由差動電流源Io對"儲集器"電容器C^進一步進行"再填充"或再充電。其次，經(jīng)由開關(guān)C2—P將存儲于電容器G。cp及G,中的電荷正性地施加于積分OTA 601電路。在圖9中展示在階段2期間由差動電流源Io進行的儲集器電容器CWg的"再填充"或再充電。圖9還展示階段2期間存儲于電容器C^。^及C^"中的電荷經(jīng)由開關(guān)C2—P到積分OTA 601電路的正性施加。在階段2的整個持續(xù)時間內(nèi)，由差動電流源Io以Io/Cw,的速率緩慢地對電容器C^進行再填充。同時在階段2期間，經(jīng)由開關(guān)€2_ 將電容器C^cp及(^。 正性地放電到連接到單元DAC輸出的積分OTA601電路中。
在反饋值為-1時的第二取樣周期的階段1期間，開關(guān)Cl及Cld閉合且開關(guān)C2d、C2_P及C2一N斷開。此開關(guān)配置提供從流到電容器Crf。cp及Crf。c 的電荷，所述電荷提供如圖7中所示的電荷流。在階段l開始(即電流共享事件)期間，在較短持續(xù)時間內(nèi)從C^提供大電流并將所述電流施加于電容器C^cp及Cd。c 。在階段1的剩余部分期間，于電流共享事件之后，如圖8中所示提供小電流以將電荷緩慢地再填充于C^中以及將電荷提供到電容器C&w及Cd。c 。圖10展示在反饋值為-1時的第二取樣周期期間的階段2期間的電荷流。在圖6中所示的第二取樣周期的階段2中，于電容器C^cp及Cd,已被充電之后，斷開開關(guān)Cl及Cld，閉合開關(guān)C2d及C2—N且開關(guān)C2一P保持斷開。在此開關(guān)階段期間執(zhí)行兩個電路操作。首先由差動電流源Io對"儲集器"電容器G,g進行再填充。其次，經(jīng)由由信號C2_N控制的開關(guān)將存儲于電容器C&w及(^。 中的電荷負性地施加于積分OTA 601電路。在圖10中展示在階段2期間由差動電流源Io進行的儲集器電容器的"再填充"或再充電。圖IO還展示經(jīng)由開關(guān)C2—N2進行的存儲于電容器Cd。cp及Cd。cn中的電荷向連接到單元DAC輸出的積分OTA 601電路的負性施加。在階段2的整個持續(xù)時間內(nèi)，由差動電流源Io以10/C^的速率緩慢地對電容器C^進行再填充。同時在階段2期間，經(jīng)由開關(guān)C2—N將電容器Cd。cp及G,負性地放電到連接到單元DAC輸出的積分OTA601電路中。
圖6中所示的具有-1反饋值的第三周期將產(chǎn)生與以上關(guān)于具有-1反饋值的第二取樣周期所述的開關(guān)序列相同開關(guān)序列。
圖11展示在上述開關(guān)序列期間跨越電容器G,g及所建立的電壓的波形。以IQ/C^的速率對跨越儲集器電容器C^的電壓進行再填充。 一旦閉合開關(guān)C1，電荷共享事件即開始且存儲于C^中的電荷的一部分即被轉(zhuǎn)移到電容器Cd。cp及Cdac ,所述電容器C^p及Cd。^串聯(lián)組合以形成Cd。c。當電荷共享事件結(jié)束時，電容器Ca。^及Cd。^保持其充電狀態(tài)且C^開始以Io/C的速率進行再填充。接著當開關(guān)C2閉合時，存儲于電容器G，及C^c"中的電荷被放電到積分OTA601輸出電路中且儲集器電容器C^繼續(xù)以額外電荷再填充。
圖12展示用以建構(gòu)圖5中所示的Io電流源的單端MOSFET電流鏡電路的設計的示意圖。將DC參考電流Io提供到電流鏡輸入?？山Y(jié)合電壓到電流轉(zhuǎn)換器電路而使用帶隙電壓電路來建立DC參考電流。可利用此單端電流鏡配置來提供單端電流。
圖13展示用以建構(gòu)圖5中所示的Io電流源的差動MOSFET電流鏡電路的設計的示意圖。將DC參考電流Io提供到電流鏡輸入?？山Y(jié)合電壓到電流轉(zhuǎn)換器電路而使用帶隙電壓電路來建立DC參考電流?？衫么藛味穗娏麋R配置來提供單端電流。此差動電流鏡配置可提供電流對稱性。實現(xiàn)電流對稱性可提供改進的噪聲抗擾性，例如對轉(zhuǎn)換為差動噪聲的共用模式噪聲的改進的抗擾性。
圖14揭示用以在DAC參考電路內(nèi)建構(gòu)電流源的改進的方法及設備?？墒褂梅浅５?或所謂的"零")VT n型場效晶體管(NFET)源極跟隨器M0來提供電流。"零Vt"NFET可用于許多CMOS處理技術(shù)，并具有不同溝道植入式擴散，使得與標準NFET相比要求低得多的柵極電壓(VT)以接通所述裝置(并因此形成溝道)。此較低VT要求可為跨越儲集器電容器C^的電壓提供額外凈空。
可使用帶隙電壓電路來產(chǎn)生電壓Vre/?？捎梅浅５偷碾娏鲗υ礃O跟隨器晶體管MO施加偏壓，以便所述晶體管MO的輸出阻抗(1/gm)保持適度較高使得其將仍充當電流源。為使另一類似類型的零VT NFET的兩個端子的阻抗匹配，可使用M1并調(diào)整其大小以使得Ml的gds與MO的gm匹配，其中g(shù)m為晶體管MO的跨導且gds為晶體管Ml的漏極源極電導。
圖15展示添加了慢反饋環(huán)路的圖14中所述的參考電路的設計的示意圖?？墒褂貌顒硬罘址糯笃?DDA)來將實際參考電流與所要參考電流的差驅(qū)動到最小值。DDA放大器可以1的增益同時使用反相與非反相輸入來產(chǎn)生等于所述兩個輸入之間的差的輸出。DDA同時測量跨越C^端子而存在的電壓以及Ke/與V^?？蓪㈩~外補償電容器Cc。mp從DDA的輸出連接到V,,以提供對存在于DDA的輸出節(jié)點處的不當噪聲信號的額外低通濾波，其中DDA連接到"零"VTNFET源極跟隨器MO的柵極。
圖16展示存在+ 1反饋值時的DAC參考電路操作的流程圖。首先將儲集器電容器充電到參考電壓電平并將其連接到DAC反饋電容器(框510及520)。接著將存儲于儲集器電容器中的電荷轉(zhuǎn)移到DAC反饋電容器(框530)。 一旦已將電荷從儲集器電容器轉(zhuǎn)移到DAC反饋電容器，即從DAC反饋電容器斷開儲集器電容器(框540)。接著將DAC反饋電容器正性地連接到DAC輸出端子(框550)。接著將存儲于DAC反饋電容器中的電荷正性地轉(zhuǎn)移到DAC輸出端子(框560)。
圖17展示存在+1反饋值時的DAC參考電路操作的裝置加功能流程圖。
圖18展示存在-1反饋值時的DAC參考電路操作的流程圖。首先將儲集器電容器充電到參考電壓電平并將其連接到DAC反饋電容器(框810及820)。接著將存儲于儲集器電容器中的電荷轉(zhuǎn)移到DAC反饋電容器(框830)。 一旦已將電荷從儲集器電容器轉(zhuǎn)移到DAC反饋電容器，即從DAC反饋電容器斷開儲集器電容器(框840)。接著將DAC反饋電容器負性地連接到DAC輸出端子(框850)。接著將存儲于DAC反饋電容器中的電荷負性地轉(zhuǎn)移到DAC輸出端子(框860)。
圖19展示存在-1反饋值時的DAC參考電路操作的裝置加功能圖。
通過使用用于提供DAC參考電路的上述改進的方法及設備來實現(xiàn)許多益處。舉例
來說，較高動態(tài)范圍DAC可能需要較大反饋電容器C&w及Crf。cn以快速提供大量電荷。
如圖3及圖4中所示使用電阻性DAC參考電路將在使用較大反饋電容器時產(chǎn)生較大電阻器電容器時間常數(shù)。然而，如在本申請案中所述，使用儲集器電容器C^通過最小化
16電阻性元件的使用而有效地減小DAC電路的電阻器電容器時間常數(shù)限制。請注意，可利用較大開關(guān)來提供開關(guān)的較小"導通電阻"以進一步改進時間常數(shù)限制而不遭受功率消耗的任何損失。因此，本申請案的改進的DAC參考電路可提供較高動態(tài)范圍DAC電路而不遭受電阻器電容器時間常數(shù)損失。
功率消耗的降低為可通過利用如本申請案中所述的用于提供DAC參考電路的改進方法及設備所實現(xiàn)的另一益處。舉例來說，如圖3及圖4中所示，利用電阻器網(wǎng)絡的DAC參考電路可能需要使用具有較小電阻值的電阻器以便向單元DAC輸入提供所要參考電壓。使用具有較小電阻值的電阻器可導致由跨越較小電阻電路施加固定供應電壓所產(chǎn)生的較高供應電流。然而，可通過使用如本申請案中所述的儲集器電容器來降低電流消耗。利用儲集器電容器的改進的DAC參考電路通過僅收集對DAC反饋電容器進行供應所需的電荷而限制所使用的供應電流。因而，將功率消耗降低到對DAC反饋電容器進行充電所需的最小量的功率。
固有低通濾波為可通過利用如本申請案中所述的用于提供DAC參考電路的改進方法及設備所實現(xiàn)的另一益處。如本申請案中所述的儲集器電容器固有地充當連接到單元DAC電路的正極及負極輸入的低通濾波器。此配置可提供濾出存在于單元DAC電路的輸入處的噪聲信號的額外益處。集成電路中存在可通過低通濾波減少的許多噪聲信號。舉例來說，可存在電源噪聲、接地平面噪聲、襯底噪聲、來自附近電路的開關(guān)噪聲等。所揭示的儲集器電容器的固有低通濾波特性可通過濾出這些噪聲并因而減小這些噪聲源的影響而改進總DAC性能。
實現(xiàn)高動態(tài)范圍DAC而無需高速有源電路的能力為可通過利用如本申請案中所述的用于提供DAC參考電路的改進方法及設備所實現(xiàn)的另一益處。高速有源電路可通過將額外噪聲注入DAC電路中而使DAC噪聲性能降級。然而，使用本申請案中所揭示的改進方法及設備可消除使用高速有源電路的需要，因而改進DAC電路的總噪聲性能。
減少1/f噪聲或"粉紅噪聲(pink noise)"為可通過利用如本申請案中所述的用于提供DAC參考電路的改進方法及設備所實現(xiàn)的另一益處。1/f噪聲或"粉紅噪聲"可歸因于DAC參考電路所利用的DC電流的減小而減少?？墒褂贸尸F(xiàn)與通過MOSFET晶體管的DC工作電流成正比的1/f噪聲的MOSFET晶體管來建構(gòu)電流源。因此，由本申請案中所揭示的改進的DAC參考電路所利用的供應電流的減小也可引起在所利用以在DAC電路內(nèi)建立電流源的MOSFET晶體管中所產(chǎn)生的1/f噪聲的減少。1/f噪聲的此減少可產(chǎn)生較低電路噪聲及因此產(chǎn)生DAC電路的改進的噪聲性能。
可在IC及RF IC(RFIC)、混合信號IC、專用集成電路(ASIC)、印刷電路板(PCB)、電子裝置等上建構(gòu)本文中所述的低功率、低噪聲的數(shù)字模擬轉(zhuǎn)換器參考電路。還可通過例如互補金屬氧化物半導體(CMOS)、 N溝道MOS (N-MOS)、 P溝道MOS (P-MOS)、雙極結(jié)型晶體管(BJT)、雙極CMOS (BiCMOS)、硅鍺(SiGe)、砷化鎵(GaAs)等各種IC工藝技術(shù)來制造可編程增益電路。
建構(gòu)本文中所述的低功率、低噪聲的數(shù)字模擬轉(zhuǎn)換器參考電路的設備可為單獨裝置或可為較大裝置的一部分。裝置可為(i)單獨IC; (ii)可包括用于存儲數(shù)據(jù)及/或指令的存儲器IC的一組一個或一個以上IC; (iii)例如RF接收器(RFR)或RF發(fā)射器/接收器(RTR)的RFIC; (iv)例如移動臺調(diào)制解調(diào)器(MSM)的ASIC; (v)可嵌入其它裝置內(nèi)的模塊；(vi)接收器、蜂窩式電話、無線裝置、手持機或移動單元；(vii)及其類似物。
提供所揭示實施例的先前描述以使任何所屬領域的技術(shù)人員能夠制作或使用本發(fā)明。對這些實施例的各種修改對于所屬領域的技術(shù)人員來說將為顯而易見的，且在不脫離本發(fā)明的精神或范圍的情況下可將本文中所定義的一般原理應用于其它實施例。因此，不希望將本發(fā)明限于本文中所展示的實施例，而是賦予其與本文所揭示的原理及新奇特征一致的最廣泛范圍。
權(quán)利要求
1.一種設備，其包含電容器，其連接到電流源；所述電容器的正極端子，其連接到第一開關(guān)，所述第一開關(guān)將所述電容器的所述正極端子電連接到DAC電路的正極輸入端子；以及所述電容器的負極端子，其連接到第二開關(guān)，所述第二開關(guān)將所述電容器的所述負極端子電連接到所述DAC電路的負極輸入端子。
2. 根據(jù)權(quán)利要求l所述的設備，其包含可操作地并聯(lián)連接的多個所述DAC電路。
3. 根據(jù)權(quán)利要求1所述的設備，其中所述電流源為單端電流源。
4. 根據(jù)權(quán)利要求1所述的設備，其中所述電流源為差動電流源。
5. 根據(jù)權(quán)利要求3所述的設備，其中所述電流源為單端MOSFET電流鏡電路。
6. 根據(jù)權(quán)利要求3所述的設備，其中所述電流源為低VTNFET源極跟隨器電路，所 述電路包含低VTNFET晶體管，其包含柵極端子、漏極端子及源極端子，所述漏極端子連 接到正極電源，所述柵極端子連接到參考電壓，所述源極端子連接到所述電容器的 所述正極端子。
7.根據(jù)權(quán)利要求4所述的設備，其中所述電流源為差動MOSFET電流鏡電路。
8. 根據(jù)權(quán)利要求4所述的設備，其中所述電流源為差動低VTNFET源極跟隨器電路， 所述電路包含第一低VTNFET晶體管，其包含柵極端子、漏極端子及源極端子，所述漏極端 子連接到正極電源，所述柵極端子連接到第一參考電壓且所述源極端子連接到所述 電容器的所述正極端子；以及第二低VTNFET晶體管，其包含柵極端子、漏極端子及源極端子，所述漏極端 子連接到所述電容器的所述負極端子，所述柵極端子連接到第二參考電壓且所述源極端子連接到負極電源。
9. 根據(jù)權(quán)利要求8所述的設備，其中所述第一低VTNFET晶體管的跨導與所述第二 低VT NFET晶體管的漏極到源極電導匹配。
10. 根據(jù)權(quán)利要求8所述的設備，其中慢反饋電路連接到所述第一低VTNFET源極跟 隨器電路的所述柵極端子，所述慢反饋電路包含差動差分放大器電路，所述差動差分放大器電路包含 反相輸入；以及非反相輸入， 一個輸入經(jīng)配置以測量跨越所述電容器的電壓，且另一輸入經(jīng)配 置以測量參考電壓。
11. 根據(jù)權(quán)利要求IO所述的設備，其中所述差動差分放大器的輸出連接到補償電容器 的正極端子，所述補償電容器進一步包含連接到信號接地節(jié)點的負極端子。
12. —種用于將數(shù)字代碼轉(zhuǎn)換為模擬信號的方法，其包含將儲集器電容器充電到參考電壓電平；將所存儲電荷從所述儲集器電容器轉(zhuǎn)移到DAC反饋電容器；以及 將所述所存儲電荷從所述DAC反饋電容器轉(zhuǎn)移到DAC輸出端子。
13. 根據(jù)權(quán)利要求12所述的將數(shù)字代碼轉(zhuǎn)換為模擬信號的方法，其中所述將所述所存 儲電荷從所述DAC反饋電容器轉(zhuǎn)移到所述DAC輸出端子的步驟包含將所述DAC 反饋電容器負性地連接到所述DAC輸出端子。
14. 根據(jù)權(quán)利要求12所述的將數(shù)字代碼轉(zhuǎn)換為模擬信號的方法，其中所述將所述所存 儲電荷從所述DAC反饋電容器轉(zhuǎn)移到所述DAC輸出端子的步驟包含將所述DAC 反饋電容器正性地連接到所述DAC輸出端子。
15. 根據(jù)權(quán)利要求12所述的方法，其進一步包含將電荷連續(xù)地再填充于所述儲集器電 容器中。
16. 根據(jù)權(quán)利要求13所述的將數(shù)字代碼轉(zhuǎn)換為模擬信號的方法，其中所述將所述所存儲電荷從所述DAC反饋電容器轉(zhuǎn)移到所述DAC輸出端子的步驟包含 將所述DAC反饋電容器正性地連接到所述DAC輸出端子；以及 將所述DAC反饋電容器負性地連接到所述DAC輸出端子。
17. 根據(jù)權(quán)利要求16所述的將數(shù)字代碼轉(zhuǎn)換為模擬信號的方法，其進一步包含將所述將數(shù)字代碼轉(zhuǎn)換為模擬信號的方法擴展到兩個以上DAC級，借此并聯(lián)連 接所述數(shù)字模擬轉(zhuǎn)換器。
18. 根據(jù)權(quán)利要求16所述的方法，其進一步包含將電荷連續(xù)地再填充于所述儲集器電 容器中。
19. 根據(jù)權(quán)利要求16所述的將數(shù)字代碼轉(zhuǎn)換為模擬信號的方法，其進一步包含將所述儲集器電容器連接到DAC反饋電容器； 從所述DAC反饋電容器斷開所述儲集器電容器； 將所述DAC反饋電容器連接到所述DAC輸出端子；以及 從所述DAC輸出端子斷開所述DAC反饋電容器。
20. —種用于將數(shù)字代碼轉(zhuǎn)換為模擬信號的裝置，其包含用于將儲集器電容器充電到參考電壓電平的裝置；用于將所存儲電荷從所述儲集器電容器轉(zhuǎn)移到DAC反饋電容器的裝置；以及 用于將所述所存儲電荷從所述DAC反饋電容器轉(zhuǎn)移到DAC輸出端子的裝置。
21. 根據(jù)權(quán)利要求20所述的用于將數(shù)字代碼轉(zhuǎn)換為模擬信號的裝置，其中所述用于將 所述所存儲電荷從所述DAC反饋電容器轉(zhuǎn)移到所述DAC輸出端子的裝置包含用于將所述DAC反饋電容器正性地或負性地連接到所述DAC輸出端子的裝置。
22. 根據(jù)權(quán)利要求20所述的用于將數(shù)字代碼轉(zhuǎn)換為模擬信號的裝置，其進一步包含再 填充所述儲集器電容器。
23. 根據(jù)權(quán)利要求21所述的用于將數(shù)字代碼轉(zhuǎn)換為模擬信號的裝置，其中所述用于將 所述所存儲電荷從所述DAC反饋電容器轉(zhuǎn)移到所述DAC輸出端子的裝置包含-用于將所述DAC反饋電容器正性地連接到所述DAC輸出端子的裝置；以及 用于將所述DAC反饋電容器負性地連接到所述DAC輸出端子的裝置。
24. 根據(jù)權(quán)利要求23所述的用于將數(shù)字代碼轉(zhuǎn)換為模擬信號的裝置，其進一步包含用 于再填充所述儲集器電容器的裝置。
25. 根據(jù)權(quán)利要求24所述的用于將數(shù)字代碼轉(zhuǎn)換為模擬信號的裝置，其進一步包含用于將所述儲集器電容器連接到DAC反饋電容器的裝置； 用于從所述DAC反饋電容器斷開所述儲集器電容器的裝置； 用于將所述DAC反饋電容器連接到DAC輸出端子的裝置；以及 用于從所述DAC輸出端子斷開所述DAC反饋電容器的裝置。
全文摘要
本發(fā)明申請案包含一種數(shù)字模擬轉(zhuǎn)換器參考電路，所述參考電路包含電容器，其連接到電流源；所述電容器的正極端子，其連接到第一開關(guān)，所述第一開關(guān)將所述電容器的所述正極端子電連接到DAC電路的正極輸入端子；所述電容器的負極端子，其連接到第二開關(guān)，所述第二開關(guān)將所述電容器的所述負極端子電連接到所述DAC電路的負極輸入端子。在另一實例中，本發(fā)明申請案包含一種將數(shù)字代碼轉(zhuǎn)換為模擬信號的方法，所述方法包含將儲集器電容器充電到參考電壓電平；將所存儲電荷從所述儲集器電容器轉(zhuǎn)移到DAC反饋電容器；及將所述所存儲電荷從所述DAC反饋電容器轉(zhuǎn)移到DAC輸出端子。
文檔編號H03M3/00GK101663820SQ200880013082
公開日2010年3月3日 申請日期2008年4月18日 優(yōu)先權(quán)日2007年4月23日
發(fā)明者倫納特·K-A·馬特, 全孝宏 申請人:高通股份有限公司