專利名稱：：二階重排多項式交織器地址產生裝置與方法
技術領域：
：本發(fā)明涉及移動系統(tǒng)中使用的交織器。特別是涉及一種二階重排多項式(quadraticpermutationpolynomial,QPP)交織器(interleaver)地址產生(addressgeneration)裝置與方法。
背景技術：
：近年來，移動通訊(3GPPLTE)系統(tǒng)大多以QPP交織器(Interleaver)來取代3G移動通訊系統(tǒng)中實體層渦輪碼(Turbocode)的交織器，藉以大幅改善譯碼器的譯碼速度。QPP交織器除了具有存儲器無競爭(ContentionFree)的優(yōu)點外，在硬件的復雜度及譯碼性能上皆有不錯的表現(xiàn)。QPP交織器使得渦輪解碼里輕易地避免在最大事后機率(MaximumAPosteriorProbability,MAP)算法算出最大事后機率之后，存儲器寫入碰撞的問題，同時，利用多個移動窗口(SlidingWindow)來實現(xiàn)平行運算(Parallelism)以加快譯碼器的運算速度。常見的渦輪碼交織器設計大多將計算出的交織器地址事先儲存在一存儲器或一地址表格(addresstable)中，例如圖IA與圖IB的串行與平行架構。圖IA的串行架構中，當一滑動窗口(slidingwindow)110輸出一筆外來信息(extrinsicinformation)IlOa后，需要交織器地址時，就讀出一地址表格120里一相對應的交織器地址，當作外來信息IlOa要被填入存儲器130的地址。圖IB的平行架構中，當一組滑動窗口平行輸出多筆外來信息后，需要交織器地址時，就讀出一地址表格121里多個相對應的交織器地址，并搭配一組數(shù)據(jù)多工器(datamultiplxer)125的選擇，當作此多筆外來信息要被填入多個存儲器的相對應的地址。以LTE渦輪碼為例，其解碼長度的范圍可由40至6144位，也就是說每一碼段(codesegment)里的位數(shù)可由40至6144。對于188種譯碼長度的規(guī)格，此存儲器需儲存188組長度是40至6144位的間的交織器地址。這需要花費不少的存儲器容量。例如，美國專利號US684M82揭示了一種利用一個產生質數(shù)索引信息(indexinformation)的組件以及如圖2的五種查表(look-uptable)來產生渦輪碼交織器的存儲器地址的技術。此存儲器地址產生技術產生與W-CDMA標準兼容的渦輪碼的交錯地址(interleavedaddress)。對于W-CDMA標準可支持的所有可能的碼段大小，表格210儲存所有可以用到的質數(shù)，共有52個質數(shù)。表格220儲存四種列間排列序列(inter-rowpermutationsequence)221~2240表格23O儲存52個跨列基本序列(intra-rowbasesequence)，表格230里每一質數(shù)P對應一跨列基本序列，此跨列基本序列的長度為P_1。表格240儲存此52個跨列基本序列的起始地址(startingaddress)。表格250儲存52個質數(shù)序列(primenumbersequence)，每一質數(shù)序列的長度為20。美國專利公開號US2008/0115034揭示了一種QPP交織器的范例，應用于渦輪碼的編解碼。圖3中，此QPP交織器300包括一交織器存儲器(interleavermemory)310、一地址產生器(addressgenerator)320、以及一控制單元(controlunit)330?？刂茊卧?30里的模數(shù)計數(shù)器(modulo-counter)331提供輸入索引Cbputindex)η給地址產生器320。地址產生器320的輸出序列的第η個值Π(η)可以描述成下列型式Π(n)=(fin+f^modk,η=0，1，…，k_l，其中，Π(η)是第η個交織輸出位置(interleavedoutputposition)，f!與f2是QPP系數(shù)，k是輸入序列的信息區(qū)塊長度(informationblocklength)，mod是模數(shù)運算。而計算出的Π(η)值則儲存于交織器存儲器310中，當需要時再從交織器存儲器310串行讀出。
發(fā)明內容本發(fā)明的實施例可提供一種QPP交織器地址產生裝置與方法。在一實施例中，所揭示的是一種QPP交織器地址產生裝置。此裝置包含一基礎遞歸單元(basicrecursiveunit)、以及表示為第一至第L遞歸單元的L個遞歸單元，L》。此裝置根據(jù)一QPP函數(shù)n(i)=(fii+i^modk，i=0,1，…，k-1，輸入數(shù)個可配置參數(shù)，并藉由此基礎遞歸單元，依序產生出多個交織器地址，藉由此第一至第L遞歸單元平行產生出L組相對應的交織器地址，其中，此基礎遞歸單元與第j遞歸單元于每一次產生交織器地址時，也分別輸出至此第一遞歸單元與第j+i遞歸單元，πω是此裝置產生的第i交織地址，&與^是(^系數(shù)，k是一輸入序列的信息區(qū)塊長度，1動讓-1。在另一實施例中，所揭示的是關于一種QPP交織器地址產生方法，應用于一通訊系統(tǒng)上的編譯碼器，。此方法包含根據(jù)一QPP函數(shù)n(i)=(fii+i^Omodk，輸入多個可配置參數(shù)；藉由一基礎遞歸單元，依序產生出多個交織器地址；以及藉由L個遞歸單元，以第一至第L遞歸單元表示，平行產生出L組相對應的交織器地址，L》，其中，此基礎遞歸單元與第j遞歸單元于每一次產生交織器地址時，也分別輸出至此第一遞歸單元與第j+Ι遞歸單元，n(i)是此方法產生的第i個交織地址，^與("2是(^^系數(shù)，k是一輸入序列的信息區(qū)塊長度，如此，使此輸入序列的信息填入多個相對應的存儲器的地址，0<i<k-l,KjH0現(xiàn)結合下列圖標、實施例的詳細說明及其權利要求，將上述及本發(fā)明的其它目的與優(yōu)點詳述于后。圖IA是一個范例示意圖，說明在一串行架構中，藉由一地址表格輸出交織器地址，以將外來信息填入相對應的存儲器地址。圖IB是一個范例示意圖，說明一平行架構中，藉由一地址表格輸出交織器地址，以將外來信息填入相對應的存儲器地址。圖2是可用來產生渦輪碼交織器的存儲器地址的表格的一個范例示意圖。圖3是一種QPP交織器的一個范例示意圖。圖4是QPP交織器地址產生裝置的一個范例示意圖，與所揭示的某些實施例一致。圖5是QPP交織器地址產生裝置的架構的一個范例示意圖，與所揭示的某些實施例一致。圖6A是一第一實施例中，基礎遞歸單元的硬件結構的一個范例示意圖，與所揭示的某些實施例一致。圖6B是圖6A的基礎遞歸單元中，控制訊號的時序控制的一個范例示意圖，與所揭示的某些實施例一致。圖7是一第一實施例中，第一遞歸單元至一第L遞歸單元的硬件結構的一個范例示意圖，與所揭示的某些實施例一致。圖8是一第二實施例中，基礎遞歸單元的硬件結構的一個范例示意圖，與所揭示的某些實施例一致。圖9是一第二實施例中，第一遞歸單元至一第L遞歸單元的硬件結構的一個范例示意圖，與所揭示的某些實施例一致。圖10是一范例架構示意圖，說明QPP交織器地址產生裝置如何使多個個滑動窗口平行輸出多筆數(shù)據(jù)至存儲器，與所揭示的某些實施例一致。圖11是一范例架構示意圖，說明QPP交織器地址產生裝置如何使五個滑動窗口平行輸出的多筆數(shù)據(jù)被填入存儲器，與所揭示的某些實施例一致。圖12說明QPP交織器地址產生裝置中，每一迭代單元算出的交織器地址的位的用途，與所揭示的某些實施例一致。圖13以k=40、M=23、,=3、f2=10為例，說明通過QPP交織器地址產生裝置算出的交織器地址，如何決定出存儲器的地址，與所揭示的某些實施例一致。圖14是一范例圖表，說明圖13中的滑動窗口輸出數(shù)據(jù)相對應的交織器地址πω、其二位表法、其最低有效3位、以及存儲器，與所揭示的某些實施例一致。圖15是QPP交織器地址產生方法的一范例流程圖，與所揭示的某些實施例一致。附圖符號說明權利要求1.一種二階重排多項式交織器地址產生裝置，該裝置包含一基礎遞歸單元；以及L個遞歸單元，表示為第一至第L遞歸單元，L》；該裝置根據(jù)一QPP函數(shù)n(i)=(f^Omodk,輸入多個可配置參數(shù)，并藉由該基礎遞歸單元依序產生出多個交織器地址，藉由該第一至第L遞歸單元平行產生出L組相對應的交織器地址，其中，該基礎遞歸單元與該第j遞歸單元于每一次產生交織器地址時，也分別輸出至該第一遞歸單元與該第.j+i遞歸單元，πω是該裝置產生的第i個交織器地址，^與("2是(^系數(shù)，k是一輸入序列的信息區(qū)塊長度，O盜讓-1，l<j<L-l,mod是模數(shù)運算。2.如權利要求1所述的交織器地址產生裝置，該地址產生裝置藉由該第一至第L遞歸單元中第j遞歸單元，產生出一相對應的第j串行OI(i+jM)}，j=1,…，L，M=k/L。3.如權利要求2所述的交織器地址產生裝置，其中該M等于2η，η為一正整數(shù)。4.如權利要求1所述的交織器地址產生裝置，其中該基礎遞歸單元包括kl個多工、k2個寄存器、以及k3個2-輸入-相加后取余數(shù)電路，并且根據(jù)k4個可配置基礎參數(shù)，與藉由該kl個多工器、該k2個寄存器、以及該k3個2-輸入-相加后取余數(shù)電路，依序產生出該多個交織器地址，kl、k2、k3、k4皆為正整數(shù)，且k2』，k3>2,k4》。5.如權利要求2所述的交織器地址產生裝置，其中該第j遞歸單元包括nl個多工器、n2個寄存器、以及n3個2-輸入-相加后取余數(shù)電路，并且根據(jù)一組可配置參數(shù)，藉由該nl個多工器、該n2個寄存器、以及該n3個2-輸入-相加后取余數(shù)電路，產生出該相對應的第j串行{Il(i+jM)}，nl>0,且n2》l，n3>206.如權利要求3所述的交織器地址產生裝置，其中該交織器地址n(i)的最低有效η位是作為該輸入序列的多筆數(shù)據(jù)填入所有存儲器的地址，i=0，1，…，k-1。7.如權利要求3所述的交織器地址產生裝置，其中該L個遞歸單元每一次迭代平行產生出的L個交織器地址的最高有效η位是提供給一數(shù)據(jù)矩陣多工器，來選取L個相對應的存儲器。8.如權利要求3所述的交織器地址產生裝置，其中該基礎遞歸根據(jù)一遞歸公式直接依序算出該交織器地址n(i)，i=0，1，…，k-Ι,而該L個遞歸單元根據(jù)另一遞歸公式平行產生出該L組相對應的交織器地址。9.如權利要求1所述的交織器地址產生裝置，該裝置藉由該L個遞歸單元，來實現(xiàn)一種并列交織器地址產生器。10.如權利要求1所述的交織器地址產生裝置，該裝置藉由該基礎遞歸單元，來實現(xiàn)一種串行交織器地址產生器。11.如權利要求1所述的交織器地址產生裝置，該裝置也是一種反交織器地址產生裝置，其中該產生出的多個交織器地址是該反交織器地址產生裝置用來讀取一存儲器的地址。12.如權利要求4所述的交織器地址產生裝置，其中kl等于3，k2等于2，k3等于2，k4等于3，并且該基礎遞歸單元還搭配兩個控制訊號來運作。13.如權利要求4所述的交織器地址產生裝置，該裝置還包括L個2-輸入-相加后取余數(shù)電路，且kl等于1，k2等于2，k3等于2，k4等于2。14.如權利要求5所述的交織器地址產生裝置，其中nl等于2，n2等于2，n3等于2，該組可配置參數(shù)包括三個可配置參數(shù)，并且該第j遞歸單元還搭配一個控制訊號來運作。15.如權利要求4所述的交織器地址產生裝置，該裝置還包括L個2-輸入-相加后取余數(shù)電路，且ml等于0，m2等于2，m3等于1，并且該組可配置參數(shù)包括一個可配置參數(shù)。16.—種二階重排多項式(QPP)交織器地址產生方法，應用于一通訊系統(tǒng)上的編譯碼器，該方法包含根據(jù)一QPP函數(shù)n(i)=(fii+f^^modk,輸入多個可配置參數(shù)，；與f2是該QPP函數(shù)的系數(shù)，k是一輸入序列的信息區(qū)塊長度，0盜sk-1，mod是模數(shù)運算；藉由一基礎遞歸單元依序產生出多個交織器地址；以及藉由L個遞歸單元，以第一至第L遞歸單元表示，平行產生出L組相對應的交織器地址，L是大于1的整數(shù)；其中，該基礎遞歸單元與第j遞歸單元于每一次產生交織器地址時，也分別輸出至該第一遞歸單元與第j+i遞歸單元，πω代表該方法產生出的第i交織器地址，以使該輸入序列的信息填入多個相對應的存儲器地址。17.如權利要求16所述的交織器地址產生方法，其中該第一至第L遞歸單元中每一第j遞歸單元，根據(jù)一第二遞歸公式與一第二組可配置參數(shù)，平行產生出一相對應的第j串行{Il(i+jM)}，j=1，…，L，M=k/L,L是大于1的整數(shù)，1盜《L。18.如權利要求17所述的交織器地址產生方法，其中該第二組可配置參數(shù)是{ΠΟ+ι^)、h(0)、21112:("2}與作、2Mf2、ΑΜ+^Μ2}的其中一組可配置參數(shù)，m”m2是預定的整數(shù)，h(0)=^！！^+之！?。∶x+足!!!2。19.如權利要求16所述的交織器地址產生方法，其中該基礎遞歸單元根據(jù)一第一組可配置參數(shù)與一第一遞歸公式，依序產生出串行0I(i)}，i=0,1，…，M-1。20.如權利要求19所述的交織器地址產生方法，其中該第一組可配置參數(shù)是{Π(0)、f!+f2>2f2}與{i;+f2、2f2}的其中一組可配置參數(shù)。21.如權利要求16所述的交織器地址產生方法，其中該多個可配置參數(shù)是{k、(i;+f2)modk、2f2modk>2Mf2modk>^Mmodk>f2M2modk}與{k、i;+f2、2f2、2Mf2、以及i;M+f2M2}的其中一組可配置參數(shù)。22.如權利要求17所述的交織器地址產生方法，其中該M等于2η，η為一正整數(shù)。23.如權利要求22所述的交織器地址產生方法，其中該基礎遞歸單元算出的每一交織器地址πω中，其最低有效η位是作為該多個相對應的存儲器的地址用，而其最高有效η位是用來從該多個相對應的存儲器中選出一存儲器。24.如權利要求22所述的交織器地址產生方法，其中該第一至第L遞歸單元平行算出的L個交織器地址中，其最高有效η位是用來選出L個相對應的存儲器。25.如權利要求17所述的交織器地址產生方法，其中該輸入序列的信息是通過L個滑動窗口平行輸出的，而M是滑動窗口的寬度。全文摘要一種二階重排多項式交織器地址產生裝置與方法，該地址產生裝置包含一基礎遞歸單元、以及表示為第一至第L遞歸單元的L個遞歸單元，L是大于1的整數(shù)。此裝置根據(jù)QPP函數(shù)∏(i)＝(f1i+f2i2)modk，輸入數(shù)個可配置參數(shù)，并藉由此基礎遞歸單元依序產生出多個交織器地址，藉由此第一至第L遞歸單元平行產生出L組相對應的交織器地址，其中，∏(i)是此裝置產生的第i個交織器地址，f1與f2是QPP系數(shù)，k是一輸入序列的信息區(qū)塊長度，0≤i≤k-1。文檔編號H03M13/27GK102025380SQ200910176899公開日2011年4月20日申請日期2009年9月23日優(yōu)先權日2009年9月23日發(fā)明者李順吉,沈文和,王忠炫申請人:財團法人工業(yè)技術研究院