專利名稱：一種混合模式agc環(huán)路的制作方法
技術領域：
本發(fā)明涉及電子技術領域，特別涉及一種混合模式AGC環(huán)路。
背景技術：
自動增益控制技術(AGC， Automatic Gain Control)廣泛地應用于各類電子系統(tǒng)中， 用于增大電子系統(tǒng)的動態(tài)范圍。 一個AGC主要由可變增益放大器(VGA, Variable Gain Amplifier )和檢測控制電路兩部分組成；檢測控制電路用于檢測VGA輸出信號的幅度，并 通過一定的算法產生控制信號來調整VGA的輸出增益，使VGA輸出信號的幅度不隨其輸入而變 化?，F有技術中，檢測控制電路有兩種實現方法其一，是采用模擬方法檢測VGA輸出信號 的峰值，并對峰值信號進行低通濾波及放大后，反饋回VGA，進而控制VGA輸出信號的增益； 其二，是采用數字方法檢測VGA輸出信號的峰值，并對峰值信號進行一定處理后，產生數字 控制量，來調整VGA的輸出信號增益。
但是，上述兩種檢測控制電路的實現方法都存在缺陷；首先，模擬檢測控制方法難以實 現較寬增益范圍的控制，并且AGC速度較慢；其次，數字檢測方法雖然可以獲得較寬增益范 圍的控制，但是如果電子系統(tǒng)沒有A/D轉換器，那么AGC是無法實現的。

發(fā)明內容
為了解決模擬檢測控制方法無法實現較寬增益范圍的控制，AGC速度慢，以及數字檢測 方法有時無法實現AGC等問題，本發(fā)明提供了 一種混合模式AGC環(huán)路，所述AGC環(huán)路包括VGA模 塊、峰值檢測器、速度可變積分器、比較器、計數器、閾值控制模塊和增益控制器；
所述VGA模塊，與所述峰值檢測器、速度可變積分器和增益控制器相連，用于接收外部 輸入信號，并根據所述速度可變積分器輸出控制信號的大小對輸入信號進行放大，將放大后 的輸入信號發(fā)送給所述峰值檢測器，以及接收所述增益控制器輸出的控制信號；
所述峰值檢測器，與所述VGA模塊和速度可變積分器相連，用于檢測所述VGA模塊發(fā)送的 輸出信號的峰值大小，并將峰值發(fā)送給所述速度可變積分器；
所述閾值控制器，與所述速度可變積分器相連，用于在外部控制信號的控制下，選擇輸 出不同的閾值；所述速度可變積分器，與所述峰值檢測器、閾值控制器、VGA模塊和比較器相連，用于 在對閾值和檢測到的信號峰值比較后，進行正/負積分，并輸出控制信號；
所述比較器，與所述計數器和速度可變積分器相連，用于比較所述控制信號與外部比較 信號的大小，并根據比較結果發(fā)送控制信號給所述計數器；
所述計數器，與所述比較器和增益控制器相連，用于根據所述比較器發(fā)送的控制信號進 行計數，并將計數結果發(fā)送給所述增益控制器；
所述增益控制器，與所述計數器和VGA模塊相連，用于根據所述計數器發(fā)送的計數結果 ，向所述VGA模塊發(fā)送表示增加增益或降低增益的控制信號。
所述VGA模塊包括信號輸入端，信號輸出端和控制信號輸入端；所述信號輸入端輸入差 分中頻信號，所述控制信號輸入端輸入的控制信號為模擬增益控制信號或數字增益控制信號
所述VGA模塊由多個數字放大子單元和一個模擬放大子單元組成； 一個數字放大子單元 的輸入端與所述VGA模塊的信號輸入端相連；每個數字放大子單元彼此相互連接，并且最后 一個數字放大子單元的輸出端與所述模擬放大子單元的輸入端相連；所述模擬放大子單元的 輸出端與所述VGA模塊的信號輸出端相連。
所述峰值檢測器包括信號輸入端和信號輸出端；所述信號輸入端與所述VGA模塊的信號 輸出端相連；所述峰值檢測器通過所述信號輸出端將峰值信息發(fā)送給所述速度可變積分器。
所述閾值控制器包括控制信號輸入端和輸出端；所述控制信號輸入端與外部控制信號相 連，所述輸出端輸出不同的閾值。
所述速度可變積分器包括控制信號輸入端、閾值輸入端、峰值輸入端和積分輸出端；所 述控制信號輸入端用于選擇不同的積分常數；所述峰值輸入端和閾值輸入端的大小，用于確 定積分的方向。
所述比較器包括第一比較器和第二比較器；所述第一比較器和第二比較器分別包括兩個 輸入端和一個輸出端； 一個輸入端接外部輸入信號，另一個輸入端與所述速度可變積分器的 積分輸出端相連；所述第一比較器的輸出端用于發(fā)送遞增計數使能控制信號給所述計數器； 所述第二比較器的輸出端用于發(fā)送遞減計數使能控制信號給所述計數器。
所述計數器包括第一計數器和第二計數器；所述第一計數器和第二計數器分別包括輸入 端、時鐘輸入端和信號輸出端；所述第一計數器的輸入端與所述第一比較器的輸出端相連； 所述第二計數器的輸入端與所述第二比較器的輸出端相連；所述時鐘輸入端接外部時鐘信號 ;所述第一計數器根據其輸入端的輸入信號的高低電平，來確定是否遞增計數，并把計數結果發(fā)送給所述增益控制器；所述第二計數器根據其輸入端的輸入信號的高低電平，來確定是
否遞減計數，并把計數結果發(fā)送給所述增益控制器。
所述增益控制器包括輸入端和輸出端；所述增益控制器根據所述輸入端的輸入大小，并
進行邏輯運算，向所述VGA模塊發(fā)送表示增加增益或降低增益的控制信號。
所述表示增加增益或降低增益的控制信號為N位增益控制字，其中N為自然數。 有益效果本發(fā)明通過VGA模塊、速度可變積分器和增益控制器，對差分中頻信號增益
進行模擬和數字雙重模式控制，使得VGA模塊的輸出信號幅度不隨其輸入信號變化而變化；
本發(fā)明提供的AGC環(huán)路的電路結構簡單且靈活，AGC工作速度可以進行選擇，從而可以滿足多
種系統(tǒng)的要求。


圖1是本發(fā)明實施例提供的AGC環(huán)路電路原理結構示意圖； 圖2是本發(fā)明實施例VGA模塊的內部電路原理結構示意圖； 圖3是本發(fā)明實施例速度可變積分器的電路原理結構示意圖； 圖4是本發(fā)明實施例混合模式AGC環(huán)路的計算機仿真結果曲線圖。
具體實施例方式
為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明實施方式作進 一步地詳細描述。
參見圖l，本發(fā)明實施例提供了一種混合模式AGC環(huán)路，包括VGA模塊100、峰值檢測器 200、速度可變積分器400、第一比較器500、第二比較器600、第一計數器700、第二計數器 800、閾值控制模塊300和增益控制器900;
VGA模塊IOO，與峰值檢測器200、速度可變積分器400和增益控制器900相連，用于接收 外部輸入信號，并根據速度可變積分器400輸出控制信號(Vc)的大小對輸入信號進行放大 ，將放大后的輸入信號發(fā)送給峰值檢測器200，以及接收增益控制器900輸出的控制信號；
峰值檢測器200，與VGA模塊100和速度可變積分器400相連，用于檢測VGA模塊100發(fā)送的 輸出信號的峰值大小，并將峰值發(fā)送給速度可變積分器400;
閾值控制器300，與速度可變積分器400相連，用于在外部控制信號的控制下，選擇輸出 不同的閾值；
速度可變積分器400，與峰值檢測器200、閾值控制器300、 VGA模塊IOO、第一比較器500和第二比較器600相連，用于在對閾值和檢測到的信號峰值比較后，進行正/負積分，并輸出
控制信號VC;
第一比較器500，與第一計數器700和速度可變積分器400相連，用于比較控制信號Vc與 外部比較信號Vi的大小，并根據比較結果發(fā)送控制信號給第一計數器700;
第二比較器600，與第二計數器800和速度可變積分器400相連，用于比較控制信號Vc與 外部比較信號V2的大小，并根據比較結果發(fā)送控制信號給第一計數器800;
第一計數器700，與第一比較器500和增益控制器900相連，用于根據第一比較器500發(fā)送 的控制信號進行計數，并將計數結果發(fā)送給增益控制器900;
第二計數器800，與第二比較器600和增益控制器900相連，用于根據第二比較器600發(fā)送 的控制信號進行計數，并將計數結果發(fā)送給增益控制器900;
增益控制器900，與第一計數器700、第二計數器800和VGA模塊100相連，用于根據第一 計數器700和第二計數器800發(fā)送的計數結果，向VGA模塊100發(fā)送表示增加增益或降低增益的 控制信號。
其中，VGA模塊100包括信號輸入端101和102，信號輸出端103和104，以及控制信號輸入 端105和106;信號輸入端101和102輸入差分中頻信號；控制信號輸入端105輸入的控制信號 Vc為模擬增益控制信號；控制信號輸入端106輸入的控制信號為數字增益控制信號；在實際 應用中，當AGC用于接收機系統(tǒng)時，信號輸入端101和102與混頻器相連，即信號輸入端輸入 的信號是混頻之后的差分中頻信號；VGA模塊100根據控制信號的大小來確定對輸入信號進行 放大的倍數，從而將放大后的信號輸出給峰值檢測器200;圖2示出了VGA模塊100的內部電路 原理結構示意圖，假設信號輸入端101和102的輸入信號為Vin，信號輸出端103和104的輸出 信號為Vout，信號輸入端與混頻器的輸出端相連，VGA模塊100由四個數字放大子單元(Al、 A2、 A3、 A4)和一個模擬放大子單元(A5)組成，數字放大子單元由增益控制器900發(fā)送的 數字增益控制信號(DO、 Dl、 D2和D3)控制其增益大小，模擬放大子單元由速度可變積分器 400發(fā)送的控制信號Vc控制其增益大小；數字放大子單元A1、 A2、 A3和A4的增益范圍可以根 據實際系統(tǒng)要求設置為0 10dB，或者其他增益范圍；數字增益控制信號DO、 Dl、 D2和D3的 位數也可以根據實際系統(tǒng)要求進行設置；模擬放大子單元A5的增益和控制信號Vc的大小成 正比，可以通過Vc進行動態(tài)調整，其增益范圍可以根據實際系統(tǒng)要求設置。
其中，峰值檢測器200包括信號輸入端201和202，以及信號輸出端203;信號輸入端201 和202分別與VGA模塊100的信號輸出端103和104相連；峰值檢測器200通過信號輸出端203將 峰值信息發(fā)送給速度可變積分器400 。其中，閾值控制器300包括控制信號輸入端bl和b0，以及輸出端301;控制信號輸入端bl 和bO與外部控制信號相連，輸出端301輸出不同的閾值，從而改變速度可變積分器400的積分 速度。
其中，速度可變積分器400包括控制信號輸入端403和404，閾值輸入端402，峰值輸入端 401和積分輸出端405;控制信號輸入端403和404分別與閾值控制器300的控制信號輸入端b0 和bl相連，用于選擇不同的積分常數，從而選擇不同的積分速度；峰值輸入端401和閾值輸 入端402的大小可以確定積分的方向，從而使輸出的控制信號Vc增加或減??；圖3示出了速度 可變積分器400的電路原理結構示意圖，閾值輸入端402與閾值控制器300的輸出端301相連， 峰值輸入端401與峰值檢測器200的信號輸出端203相連，速度可變積分器400根據峰值輸入端 401和閾值輸入端402的大小，以及控制信號bl和bO的選擇來確定正積分或負積分，從而確定 積分速度。
其中，第一比較器500包括輸入端V^n502，以及輸出端501;輸入端Vd妾外部輸入信號 ，輸入端502與速度可變積分器400的積分輸出端405相連；第一比較器500根據輸入端V^口 502的大小，發(fā)送遞增計數使能控制信號給第一計數器700。
其中，第二比較器600包括輸入端V2和602，以及輸出端601;輸入端V2接外部輸入信號 ，輸入端602與速度可變積分器400的積分輸出端405相連；第二比較器600根據輸入端V2和 602的大小，發(fā)送遞減計數使能控制信號給第二計數器800。
其中，第一計數器700包括輸入端702、時鐘輸入端和信號輸出端701;輸入端702與第一 比較器500的輸出端501相連；時鐘輸入端接外部時鐘信號CLK;第一計數器700根據輸入端 702的輸入信號的高低電平，來確定是否遞增計數，并把計數結果發(fā)送給增益控制器900。
其中，第二計數器800包括輸入端802、時鐘輸入端和信號輸出端801;輸入端802與第二 比較器600的輸出端601相連；時鐘輸入端接外部時鐘信號CLK;第二計數器800根據輸入端 802的輸入信號的高低電平，來確定是否遞減計數，并把計數結果發(fā)送給增益控制器900。
其中，增益控制器900包括輸入端901和902，以及輸出端103;增益控制器900根據輸入 端901和902的輸入大小，并進行邏輯運算，向VGA模塊100發(fā)送表示增加增益或降低增益的控 制信號。在實際應用中，控制信號可以為N位增益控制字，其中N為自然數。
本發(fā)明實施例提供的混合模式AGC環(huán)路的工作原理是峰值檢測器200檢測VGA模塊100當 前時刻的輸入幅度，并將峰值輸入到速度可變積分器400;速度可變積分器400比較輸入信號 401和402的大小，如果401大于402，則根據控制信號bO和bl的選擇模式進行負積分，否則， 則進行正積分，并輸出積分控制信號Vc;積分控制信號Vc—方面調整VGA模塊100的增益，另一方面被發(fā)送給第一比較器500和第二比較600，如果Vc的調整可以使VGA模塊100達到輸出幅 度的要求，貝UAGC達到了目的；如果Vc的調整不能使VGA模塊100達到輸出幅度的要求，則通 過第一比較器500輸出遞增信號或第二比較器600輸出遞減信號，使第一計數器700開始遞增 計數或使第二計數器800開始遞減計數，并將計數結果發(fā)送給增益控制器900;增益控制器 900根據輸入的計數結果，進行邏輯運算，輸出調整增益控制字，進而控制VGA模塊100的增 益。圖4是本發(fā)明實施例混合模式AGC環(huán)路的計算機仿真結果，其中輸入信號VT (/IN)為一 個連續(xù)地且有微小變化的弱信號，VT (/OP)為VGA模塊100輸出的波形，VT (/Vtrl)為速度可變 積分器400輸出的控制信號Vc的波形。
本發(fā)明實施例通過VGA模塊、速度可變積分器和增益控制器，對差分中頻信號增益進行 模擬和數字雙重模式控制，使得VGA模塊的輸出信號幅度不隨其輸入信號變化而變化；本發(fā) 明提供的AGC環(huán)路的電路結構簡單且靈活，AGC工作速度可以進行選擇，從而可以滿足多種系 統(tǒng)的要求。
以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之 內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種混合模式AGC環(huán)路，其特征在于，所述AGC環(huán)路包括VGA模塊、峰值檢測器、速度可變積分器、比較器、計數器、閾值控制模塊和增益控制器；所述VGA模塊，與所述峰值檢測器、速度可變積分器和增益控制器相連，用于接收外部輸入信號，并根據所述速度可變積分器輸出控制信號的大小對輸入信號進行放大，將放大后的輸入信號發(fā)送給所述峰值檢測器，以及接收所述增益控制器輸出的控制信號；所述峰值檢測器，與所述VGA模塊和速度可變積分器相連，用于檢測所述VGA模塊發(fā)送的輸出信號的峰值大小，并將峰值發(fā)送給所述速度可變積分器；所述閾值控制器，與所述速度可變積分器相連，用于在外部控制信號的控制下，選擇輸出不同的閾值；所述速度可變積分器，與所述峰值檢測器、閾值控制器、VGA模塊和比較器相連，用于在對閾值和檢測到的信號峰值比較后，進行正/負積分，并輸出控制信號；所述比較器，與所述計數器和速度可變積分器相連，用于比較所述控制信號與外部比較信號的大小，并根據比較結果發(fā)送控制信號給所述計數器；所述計數器，與所述比較器和增益控制器相連，用于根據所述比較器發(fā)送的控制信號進行計數，并將計數結果發(fā)送給所述增益控制器；所述增益控制器，與所述計數器和VGA模塊相連，用于根據所述計數器發(fā)送的計數結果，向所述VGA模塊發(fā)送表示增加增益或降低增益的控制信號。
2.如權利要求1所述的混合模式AGC環(huán)路，其特征在于，所述VGA模塊包括信號輸入端，信 號輸出端和控制信號輸入端；所述信號輸入端輸入差分中頻信號，所述控制信號輸入端輸入 的控制信號為模擬增益控制信號或數字增益控制信號。
3.如權利要求1所述的混合模式AGC環(huán)路，其特征在于，所述VGA模塊由多個數字放大子單元和一個模擬放大子單元組成； 一個數字放大子單元的輸入端與所述VGA模塊的信號輸入端 相連；每個數字放大子單元彼此相互連接，并且最后一個數字放大子單元的輸出端與所述模 擬放大子單元的輸入端相連；所述模擬放大子單元的輸出端與所述VGA模塊的信號輸出端相 連。
4 如權利要求1所述的混合模式AGC環(huán)路，其特征在于，所述峰值檢測器包括信號輸入端 和信號輸出端；所述信號輸入端與所述VGA模塊的信號輸出端相連；所述峰值檢測器通過所 述信號輸出端將峰值信息發(fā)送給所述速度可變積分器。
5 如權利要求1所述的混合模式AGC環(huán)路，其特征在于，所述閾值控制器包括控制信號輸 入端和輸出端；所述控制信號輸入端與外部控制信號相連，所述輸出端輸出不同的閾值。
6 如權利要求1所述的混合模式AGC環(huán)路，其特征在于，所述速度可變積分器包括控制信 號輸入端、閾值輸入端、峰值輸入端和積分輸出端；所述控制信號輸入端用于選擇不同的積 分常數；所述峰值輸入端和閾值輸入端的大小，用于確定積分的方向。
7 如權利要求1所述的混合模式AGC環(huán)路，其特征在于，所述比較器包括第一比較器和第 二比較器；所述第一比較器和第二比較器分別包括兩個輸入端和一個輸出端； 一個輸入端接 外部輸入信號，另一個輸入端與所述速度可變積分器的積分輸出端相連；所述第一比較器的 輸出端用于發(fā)送遞增計數使能控制信號給所述計數器；所述第二比較器的輸出端用于發(fā)送遞 減計數使能控制信號給所述計數器。
8 如權利要求7所述的混合模式AGC環(huán)路，其特征在于，所述計數器包括第一計數器和第 二計數器；所述第一計數器和第二計數器分別包括輸入端、時鐘輸入端和信號輸出端；所述 第一計數器的輸入端與所述第一比較器的輸出端相連；所述第二計數器的輸入端與所述第二 比較器的輸出端相連；所述時鐘輸入端接外部時鐘信號；所述第一計數器根據其輸入端的輸 入信號的高低電平，來確定是否遞增計數，并把計數結果發(fā)送給所述增益控制器；所述第二 計數器根據其輸入端的輸入信號的高低電平，來確定是否遞減計數，并把計數結果發(fā)送給所 述增益控制器。
9.如權利要求1所述的混合模式AGC環(huán)路，其特征在于，所述增益控制器包括輸入端和輸 出端；所述增益控制器根據所述輸入端的輸入大小，并進行邏輯運算，向所述VGA模塊發(fā)送 表示增加增益或降低增益的控制信號。
10.如權利要求1或8所述的混合模式AGC環(huán)路，其特征在于，所述表示增加增益或降低增益 的控制信號為N位增益控制字，其中N為自然數。
全文摘要
本發(fā)明公開了一種混合模式AGC環(huán)路，屬于電子技術領域。所述AGC環(huán)路包括VGA模塊、峰值檢測器、速度可變積分器、比較器、計數器、閾值控制模塊和增益控制器；VGA模塊與峰值檢測器、速度可變積分器和增益控制器相連；峰值檢測器與VGA模塊和速度可變積分器相連；閾值控制器與速度可變積分器相連；速度可變積分器與峰值檢測器、閾值控制器、VGA模塊和比較器相連；比較器與計數器和速度可變積分器相連；計數器與比較器和增益控制器相連；增益控制器與計數器和VGA模塊相連。本發(fā)明通過對差分中頻信號增益進行模擬和數字雙重模式控制，使得VGA模塊的輸出信號幅度不隨其輸入信號變化而變化；AGC環(huán)路電路結構簡單且靈活。
文檔編號H03K21/00GK101557205SQ20091030263
公開日2009年10月14日 申請日期2009年5月26日 優(yōu)先權日2009年5月26日
發(fā)明者杜占坤, 郭桂良, 閻躍鵬 申請人:中國科學院微電子研究所