專利名稱：多頻點模擬鎖相環(huán)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種鎖相環(huán)電路設(shè)計技術(shù)，特別是指一種多頻點模擬鎖相環(huán)電路。
背景技術(shù)：
在光傳輸領(lǐng)域，對信號發(fā)送參考時鐘的質(zhì)量要求非常高，模擬鎖相環(huán)技術(shù)是目前首選的時鐘電路實現(xiàn)方法。但是，隨著光通訊的快速發(fā)展，以及新標(biāo)準(zhǔn)的制定，需要接入到 光網(wǎng)絡(luò)中傳輸?shù)臉I(yè)務(wù)類型越來越多，支持多業(yè)務(wù)接入的設(shè)備市場需求也越來越大，而如何 實現(xiàn)多種頻率的時鐘電路，則是非常關(guān)鍵的。如圖1所示，為傳統(tǒng)的模擬鎖相環(huán)電路，源參考時鐘fMf經(jīng)過M分頻器固定分頻后 和反饋時鐘fba。k經(jīng)過N分頻器固定分頻后，進(jìn)入鑒相器(PFD)，PFD輸出的UP/DOWN信號經(jīng) 過低通濾波器(LPF)濾波后，接入壓控振蕩器(VCO)的壓控端，調(diào)整VCO的輸出頻率ftx，從 而形成一個鎖相環(huán)電路。該電路中的器件一般為分立器件，各部件的頻率參數(shù)的調(diào)整只能 通過更換器件，如，需要調(diào)整VCO的頻率，只能更換一個所需頻率的VCO ；所以，一旦硬件設(shè) 備投入使用，頻率就是固定的了，無法實現(xiàn)多種頻率的切換。為實現(xiàn)多種業(yè)務(wù)的接入，必須提供不同的硬件設(shè)備，顯然，這種單頻點的鎖相環(huán)缺 乏靈活性，并且成本較高。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種多頻點模擬鎖相環(huán)電路，可以在線實現(xiàn)多種 頻率的靈活設(shè)置，提高了硬件的通用性。為解決上述技術(shù)問題，本發(fā)明的實施例提供一種多頻點模擬鎖相環(huán)電路，包括具有多個頻率的壓控振蕩器模塊；第一分頻器，輸入為源參考時鐘信號，輸出為對所述源參考時鐘信號分頻后得到 的第一頻率信號；第二分頻器，輸入為反饋時鐘信號，輸出為對所述反饋時鐘信號分頻后得到的第
二頻率信號；鑒相器，分別與所述第一分頻器和所述第二分頻器連接，輸入為所述第一頻率信 號和所述第二頻率信號，輸出為所述第一頻率信號和所述第二頻率信號的相位差信號；低通濾波器，與所述鑒相器連接，并與所述壓控振蕩器模塊連接，輸入為所述相位 差信號，輸出為對所述相位差信號濾波后得到的電信號；控制器，與所述壓控振蕩器模塊連接，用于從所述多個頻率中選擇第一頻率，并控 制所述壓控振蕩器模塊工作于所述第一頻率，并在所述電信號的控制下，輸出具有所述第 一頻率的反饋時鐘信號。其中，所述壓控振蕩器模塊包括至少兩個壓控振蕩器，所述至少兩個壓控振蕩器中的各壓控振蕩器的頻率互不相 同；
多選一驅(qū)動芯片，與所述至少兩個壓控振蕩器連接，并與所述控制器連接，用于在 所述控制器的控制下，從所述至少兩個壓控振蕩器中選擇具有所述第一頻率的壓控振蕩 器，在所述低通濾波器濾波后的電信號的控制下，輸出具有所述第一頻率的反饋時鐘信號。其中，所述壓控振蕩器模塊還包括1驅(qū)多芯片，與所述低通濾波器連接，并與所述至少兩個壓控振蕩器中的每一個壓 控振蕩器連接，用于將所述電信號分別輸入到每一個壓控振蕩器中。其中，所述壓控振蕩器模塊具體為 可編程多速率壓控振蕩器；所述控制器控制 所述可編程多速率壓控振蕩器通過編程實現(xiàn)所述第一頻率的設(shè)置。其中，所述可編程多速率壓控振蕩器通過其頻率選擇端口和I2C接口與所述控制 器連接，其中，所述頻率選擇端口用于選擇并設(shè)置所述第一頻率，所述I2C接口用于按照所 述第一頻率調(diào)節(jié)所述可編程多速率壓控振蕩器的頻率。其中，所述第一分頻器和所述第二分頻器均為可調(diào)頻率系數(shù)的分頻器，且均與所 述控制器連接，所述控制器還用于調(diào)節(jié)所述第一分頻器和所述第二分頻器的頻率系數(shù)，使 所述源參考時鐘信號經(jīng)過所述第一分頻器和所述具有第一頻率的反饋時鐘信號經(jīng)過所述 第二分頻器后的頻率相等。其中，所述第一分頻器和所述第二分頻器均采用可編程邏輯控制器件FPGA實現(xiàn)， 所述控制器通過所述FPGA調(diào)節(jié)所述第一分頻器和所述第二分頻器的頻率系數(shù)。其中，所述第一分頻器和所述第二分頻器均為采用所述FPGA設(shè)計成的寄存器。其中，所述鑒相器采用可編程邏輯控制器件FPGA實現(xiàn)。其中，所述控制器為中央處理器CPU。本發(fā)明的上述技術(shù)方案的有益效果如下上述方案中，通過設(shè)置具有多個頻率的壓控振蕩器模塊，通過控制器選擇所需的 第一頻率，并控制壓控振蕩器工作于該第一頻率，該工作于第一頻率的壓控振蕩器在所述 低通濾波器輸出的電信號的控制下，輸出具有所述第一頻率的反饋時鐘信號；相比于現(xiàn)有 技術(shù)中，若要設(shè)置為所需的第一頻率，必須更換壓控振蕩器的方法，本發(fā)明的方案無需更換 壓控振蕩器，就可以通過上述控制器從多個頻率中選擇所需的第一頻率，實現(xiàn)了在線多種 頻率的靈活設(shè)置和切換，提高了硬件的通用性。


圖1為現(xiàn)有的模擬鎖相環(huán)電路框圖；圖2為本發(fā)明的多頻點模擬鎖相環(huán)電路框圖；圖3為圖2所示電路的第一實施例框圖；圖4為圖2所示電路的第二實施例框圖。
具體實施例方式為使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖及具 體實施例進(jìn)行詳細(xì)描述。本發(fā)明針對現(xiàn)有單頻點的鎖相環(huán)頻率固定，無法實現(xiàn)多種頻率的設(shè)置的問題，提 供一種可以在線實現(xiàn)多種頻率的靈活設(shè)置，提高硬件的通用性的多頻點模擬鎖相環(huán)電路。
如圖2所示，本發(fā)明的實施例多頻點模擬鎖相環(huán)電路，包括具有多個頻率的壓控振蕩器模塊；第一分頻器，輸入為源參考時鐘信號，輸出為對所述源參考時鐘信號分頻后得到 的第一頻率信號；第二分頻器，輸入為所述壓控振蕩器模塊輸出的反饋時鐘信號，輸出為對所述反 饋時鐘信號分頻后得到的第二頻率信號；
鑒相器(PFD)，分別與所述第一分頻器和所述第二分頻器連接，輸入為所述第一 頻率信號和所述第二頻率信號，輸出為所述第一頻率信號和所述第二頻率信號的相位差信 號；低通濾波器(LPF)，與所述鑒相器連接，并與所述壓控振蕩器模塊，輸入為所述相 位差信號，輸出為對所述相位差信號濾波后得到的電信號；控制器，與所述壓控振蕩器模塊連接，用于從所述多個頻率中選擇第一頻率，并控 制所述壓控振蕩器模塊工作于所述第一頻率，該工作于第一頻率的壓控振蕩器在所述電信 號的控制下，輸出具有所述第一頻率的反饋時鐘信號。該實施例通過設(shè)置具有多個頻率的壓控振蕩器模塊，通過控制器選擇所需的第一 頻率，并控制壓控振蕩器工作于該第一頻率，該工作于該第一頻率的壓控振蕩器在所述低 通濾波器輸出的電信號的控制下，輸出具有第一頻率的反饋時鐘信號；當(dāng)時鐘穩(wěn)定后，該 調(diào)節(jié)后得到的反饋時鐘信號可以作為光傳輸中高速信號的發(fā)送參考時鐘；相比于現(xiàn)有技術(shù) 中，若要設(shè)置為所需的第一頻率，必須更換壓控振蕩器的方法，本發(fā)明的實施例無需更換壓 控振蕩器，就可以通過上述控制器從多個頻率中選擇所需的第一頻率，實現(xiàn)了在線多種頻 率的靈活設(shè)置，提高了硬件的通用性。上述控制器可以為中央處理器CPU等具有處理和控制能力的智能模塊。如圖3所示，為圖2所示電路的第一實施例，其中，上述壓控振蕩器模塊包括至少兩個壓控振蕩器(VCO)，所述至少兩個壓控振蕩器中的各壓控振蕩器的頻率 互不相同，如圖中的VC01，VC02，......，VCOn，這η個VCO的頻率各不相同；多選一驅(qū)動芯片(如圖中的η選1驅(qū)動芯片)，分別與所述至少兩個壓控振蕩器 中的每一個壓控振蕩器連接，并與所述控制器(如上述的CPU的I/O控制管腳)連接，用于 在所述控制器的控制下，從所述至少兩個壓控振蕩器中選擇具有所述第一頻率的壓控振蕩 器，該具有第一頻率的壓控振蕩器在所述低通濾波器濾波后的電信號的控制下，輸出具有
所述第一頻率的反饋時鐘信號；也就是說，該η選1驅(qū)動芯片從VC01，VC02,......，VCOn
中選擇具有所需的第一頻率的VCO與低通濾波器連接，并在低通濾波器濾波后的電信號控 制下，輸出具有第一頻率的反饋時鐘信號。進(jìn)一步的，該壓控振蕩器模塊還可包括1驅(qū)多芯片，與所述低通濾波器連接，并分別與所述至少兩個壓控振蕩器中的每一 個壓控振蕩器連接，用于將所述電信號分別輸入到每一個壓控振蕩器中；這樣可以保證從 低通濾波器LPF出來的電信號無損的傳輸?shù)礁鲏嚎卣袷幤髦?。如圖4所示，為圖2所示電路的第二實施例，其中，上述壓控振蕩器模塊具體為可 編程多速率壓控振蕩器PVCXO ；所述控制器控制所述可編程多速率壓控振蕩器通過編程實 現(xiàn)所述第一頻率的設(shè)置；
其中，所述可編程多速率壓控振蕩器通過其頻率選擇端口和I2C接口與所述控制器(如與CPU連接)連接，其中，所述頻率選擇端口用于選擇并設(shè)置所述第一頻率，所述I2C 接口用于按照所述第一頻率調(diào)節(jié)所述可編程多速率壓控振蕩器的頻率。該PVCXO最大的特 點就是可以通過編程設(shè)置多個頻率，因此，CPU可通過PVCXO實現(xiàn)所需頻率的設(shè)置或者不同 頻率之間的切換；也一樣可以實現(xiàn)在線多種頻率的靈活設(shè)置和切換，提高了硬件的通用性。另外，上述圖2、圖3和圖4所示實施例中，所述第一分頻器和所述第二分頻器均 為可調(diào)頻率系數(shù)的分頻器，且均與所述控制器連接，所述控制器還用于調(diào)節(jié)所述第一分頻 器和所述第二分頻器的頻率系數(shù)，使所述源參考時鐘信號經(jīng)過所述第一分頻器和所述具有 第一頻率的反饋時鐘信號經(jīng)過所述第二分頻器后的頻率相等；也就是說，如圖所示，￡&的 頻率/第一分頻器的頻率系數(shù)=fback的頻率/第二分頻器的頻率系數(shù)；其中，fref為源參考 時鐘，fback為具有所述第一頻率的反饋時鐘信號，所述第一頻率是通過CPU設(shè)置的當(dāng)前工作 的VCO的輸出頻率；如150MHz，第一分頻器的頻率系數(shù)是15，分頻后的信號的單位是 Hz, fba。k的頻率(即第一頻率)為600MHz，第二分頻器的頻率系數(shù)是60，則150MHz/15 = 600MHz/60 = IOMHz。具體來講，所述第一分頻器和所述第二分頻器均采用可編程邏輯控制器件FPGA 實現(xiàn)，所述控制器通過所述FPGA調(diào)節(jié)所述第一分頻器和所述第二分頻器的頻率系數(shù)。進(jìn)一步的，所述第一分頻器和所述第二分頻器均為采用所述FPGA設(shè)計成的寄存 器，可供控制器CPU實時讀寫，并實時調(diào)節(jié)第一分頻器第二分頻器的頻率系數(shù)。也就是說，如上述第一分頻器可以為如圖3和圖4所述的M分頻器，第二分頻器可 以為如圖3和圖4所述的N分頻器，其中的M、N可通過編程設(shè)計成可調(diào)的，并可在線配置；另外，在上述圖2、圖3和圖4所述的實施例中，所述鑒相器也可采用可編程邏輯控 制器件FPGA實現(xiàn)，以適應(yīng)兩個分頻器的頻率系數(shù)的變化。下面再結(jié)合圖2、圖3和圖4說明本發(fā)明的多頻點模擬鎖相環(huán)電路的具體實現(xiàn)方 案首先說明的是上述M分頻器，N分頻器以及PFD在由可編程控制器實現(xiàn)時，還包 括有該可編程控制器的附屬電路以及運行于該可編程控制器上的邏輯文件，CPU控制器也 包括其附屬電路以及運行CPU系統(tǒng)上的程序文件等；源參考時鐘信號f,ef經(jīng)過M分頻器進(jìn)入PFD，反饋時鐘信號fba。k經(jīng)過N分頻器進(jìn) 入PFD，PFD對兩個分頻后的時鐘信號進(jìn)行鑒相，并輸出相應(yīng)的UP/DOWN信號；其中，M分頻 器、N分頻器及PFD均有可編程邏輯控制器實現(xiàn)，其中，可通過編程將M和N設(shè)計成可調(diào)的， 留出CPU接口，可供程序?qū)崿F(xiàn)在線設(shè)置，以適應(yīng)不同頻率參考時鐘和反饋時鐘；PFD輸出的UP/DOWN信號，經(jīng)過模擬低通濾波器電路，轉(zhuǎn)化為低頻的電壓信號，進(jìn) 入多頻點VCO模塊，對VCO的壓控端進(jìn)行調(diào)節(jié)；VCO模塊可以提供必要的多個頻率，并且不同頻率間的切換可以通過特定CPU接 口實現(xiàn)在線控制；VCO經(jīng)壓控端調(diào)整后的時鐘反饋給PFD，從而組成完整的鎖相環(huán)；當(dāng)時鐘穩(wěn)定后， VCO模塊的輸出時鐘ftx即可作為光傳輸中高速信號地發(fā)送參考時鐘。綜上所述，本發(fā)明的上述多頻點模擬鎖相環(huán)電路通過CPU以及具有多個頻率的 VCO以及與VCO的頻率相適應(yīng)的可調(diào)頻率系數(shù)的分頻器，可以在線實現(xiàn)多種頻率的靈活設(shè)置和切換，提高了硬件的通用性，可大幅降低系統(tǒng)總體成本。
以上所述是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員 來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也 應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
一種多頻點模擬鎖相環(huán)電路，其特征在于，包括具有多個頻率的壓控振蕩器模塊；第一分頻器，輸入為源參考時鐘信號，輸出為對所述源參考時鐘信號分頻后得到的第一頻率信號；第二分頻器，輸入為所述壓控振蕩器模塊輸出的反饋時鐘信號，輸出為對所述反饋時鐘信號分頻后得到的第二頻率信號；鑒相器，分別與所述第一分頻器和所述第二分頻器連接，輸入為所述第一頻率信號和所述第二頻率信號，輸出為所述第一頻率信號和所述第二頻率信號的相位差信號；低通濾波器，與所述鑒相器連接，并與所述壓控振蕩器模塊連接，輸入為所述相位差信號，輸出為對所述相位差信號濾波后得到的電信號；控制器，與所述壓控振蕩器模塊連接，用于從所述多個頻率中選擇第一頻率，并控制所述壓控振蕩器模塊工作于所述第一頻率，并在所述電信號的控制下，輸出具有所述第一頻率的反饋時鐘信號。
2.根據(jù)權(quán)利要求1所述的多頻點模擬鎖相環(huán)電路，其特征在于，所述壓控振蕩器模塊 包括至少兩個壓控振蕩器，所述至少兩個壓控振蕩器中的各壓控振蕩器的頻率互不相同；多選一驅(qū)動芯片，與所述至少兩個壓控振蕩器連接，并與所述控制器連接，用于在所述 控制器的控制下，從所述至少兩個壓控振蕩器中選擇具有所述第一頻率的壓控振蕩器，在 所述低通濾波器濾波后的電信號的控制下，輸出具有所述第一頻率的反饋時鐘信號。
3.根據(jù)權(quán)利要求2所述的多頻點模擬鎖相環(huán)電路，其特征在于，所述壓控振蕩器模塊 還包括1驅(qū)多芯片，與所述低通濾波器連接，并與所述至少兩個壓控振蕩器中的每一個壓控振 蕩器連接，用于將所述電信號分別輸入到每一個壓控振蕩器中。
4.根據(jù)權(quán)利要求1所述的多頻點模擬鎖相環(huán)電路，其特征在于，所述壓控振蕩器模塊 具體為可編程多速率壓控振蕩器；所述控制器控制所述可編程多速率壓控振蕩器通過編 程實現(xiàn)所述第一頻率的設(shè)置。
5.根據(jù)權(quán)利要求4所述的多頻點模擬鎖相環(huán)電路，其特征在于，所述可編程多速率壓 控振蕩器通過其頻率選擇端口和I2C接口與所述控制器連接，其中，所述頻率選擇端口用 于選擇并設(shè)置所述第一頻率，所述I2C接口用于按照所述第一頻率調(diào)節(jié)所述可編程多速率 壓控振蕩器的頻率。
6.根據(jù)權(quán)利要求1所述的多頻點模擬鎖相環(huán)電路，其特征在于，所述第一分頻器和所 述第二分頻器均為可調(diào)頻率系數(shù)的分頻器，且均與所述控制器連接，所述控制器還用于調(diào) 節(jié)所述第一分頻器和所述第二分頻器的頻率系數(shù)，使所述源參考時鐘信號經(jīng)過所述第一分 頻器和所述具有第一頻率的反饋時鐘信號經(jīng)過所述第二分頻器后的頻率相等。
7.根據(jù)權(quán)利要求6所述的多頻點模擬鎖相環(huán)電路，其特征在于，所述第一分頻器和所 述第二分頻器均采用可編程邏輯控制器件FPGA實現(xiàn)，所述控制器通過所述FPGA調(diào)節(jié)所述 第一分頻器和所述第二分頻器的頻率系數(shù)。
8.根據(jù)權(quán)利要求7所述的多頻點模擬鎖相環(huán)電路，其特征在于，所述第一分頻器和所 述第二分頻器均為采用所述FPGA設(shè)計成的寄存器。
9.根據(jù)權(quán)利要求1所述的多頻點模擬鎖相環(huán)電路，其特征在于，所述鑒相器采用可編 程邏輯控制器件FPGA實現(xiàn)。
10.根據(jù)權(quán)利要求1-9任一項所述的多頻點模擬鎖相環(huán)電路，其特征在于，所述控制器 為 CPU。
全文摘要
本發(fā)明提供一種多頻點模擬鎖相環(huán)電路，包括具有多個頻率的壓控振蕩器模塊；第一分頻器，輸入為源參考時鐘信號，輸出為對源參考時鐘信號分頻后得到的第一頻率信號；第二分頻器，輸入為壓控振蕩器模塊輸出的反饋時鐘信號，輸出為對反饋時鐘信號分頻后得到的第二頻率信號；鑒相器，輸入為第一頻率信號和第二頻率信號，輸出為第一頻率信號和第二頻率信號的相位差信號；低通濾波器，輸入為相位差信號，輸出為對相位差信號濾波后得到的電信號；控制器，用于從多個頻率中選擇第一頻率，并控制壓控振蕩器模塊工作于第一頻率，并在電信號的控制下，輸出具有第一頻率的反饋時鐘信號。本發(fā)明可以在線實現(xiàn)多種頻率的靈活設(shè)置，提高了硬件的通用性。
文檔編號H03L7/113GK101854171SQ20101018725
公開日2010年10月6日 申請日期2010年5月21日 優(yōu)先權(quán)日2010年5月21日
發(fā)明者劉雨, 尤勇 申請人:中興通訊股份有限公司