專利名稱：鎖相環(huán)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種鎖相環(huán)(PLL)電路，并且更具體地涉及在其中包含死區(qū)時(shí)間 (dead time)的 PLL 電路。
背景技術(shù)：
信號(hào)處理從模擬到數(shù)字的演進(jìn)導(dǎo)致在現(xiàn)有技術(shù)中實(shí)現(xiàn)了曾經(jīng)難以執(zhí)行的復(fù)雜處 理，并且基本上消除了在處理變化方面的問題。然而，另一方面，基于數(shù)字實(shí)現(xiàn)的信號(hào)處理具有增大由于數(shù)字處理引起的延遲的 趨勢(shì)。盡管在信號(hào)沿一個(gè)方向流動(dòng)時(shí)該增大不是太大問題，但是在PLL等的環(huán)路處理 中，系統(tǒng)容易變得不穩(wěn)定。在控制理論中，該延遲被稱為“死區(qū)時(shí)間”，并且不同于在低通濾波器等中出現(xiàn)的 “延遲時(shí)間”。在環(huán)路中包含死區(qū)時(shí)間的PLL出現(xiàn)在諸如存儲(chǔ)、通信或廣播之類的各種實(shí)際應(yīng)用 中。如在控制理論中公知的，該死區(qū)時(shí)間使得環(huán)路特性不穩(wěn)定，并且惡化穩(wěn)定性特性。很久以前已經(jīng)知道作為補(bǔ)償環(huán)路中的死區(qū)時(shí)間的方法的Smith方法。Smith方法 公開在由Otto J. M. Smith于1960年1月6日提交、1964年7月21日授權(quán)的美國專利第 3， 141，982 號(hào)“CONTROL SYSTEM FOR USE INC0NTR0L OF LOOPS WITH DEAD TIME” 中。

發(fā)明內(nèi)容
然而，Smith方法提出用于工廠設(shè)備(plant)的反饋控制系統(tǒng)，因此不能原樣用于 PLL電路中。關(guān)于由Smith方法的使用應(yīng)用導(dǎo)致的困難之一，控制量是被稱為“相位”的虛擬 量，因此隨著時(shí)間穩(wěn)定地增大。Smith方法是基于遵循類步階的輸入改變的假設(shè)的系統(tǒng)，因 此不能被應(yīng)用于斜坡輸入。關(guān)于Smith方法的另一問題是使得作為PLL電路的構(gòu)成元件的壓控振蕩器(VCO) (或?qū)?yīng)于VCO的機(jī)構(gòu))作為理想的積分器進(jìn)行工作。由于Smith方法通過使用控制目標(biāo) 的復(fù)制物來補(bǔ)償死區(qū)時(shí)間，因此推斷Smith方法不能被用于這樣的非穩(wěn)定系統(tǒng)。已經(jīng)以不同方式嘗試了 Smith方法用于無損積分器系統(tǒng)的擴(kuò)展。Smith方法用于 無損積分器系統(tǒng)的一種擴(kuò)展，例如，在1996年8月IEEE Trans. onAutomatic Control, Vol 41，Νο· 8，第 1199 到 1203 頁的Μ· R-Matausek和A. D. Micic 的“A modified Smith Predictor for controlling a process with an integratorand long dead-time"(下文中稱為__ 專利文獻(xiàn)1)中描述。然而，M.R. Matausek和A.D. Micic提出的方法也限于控制與Otto J. M. Smith提 出的方法的控制對(duì)象落在相同分類下的控制對(duì)象。因此，M. R. Matausek和A. D. Micic提出的方法不能應(yīng)對(duì)諸如PLL電路中的相位之類的不斷地增大的斜坡輸入。另外，至今尚未發(fā) 現(xiàn)任何將Smith方法應(yīng)用于在其中包含死區(qū)時(shí)間的PLL的嘗試。另一方面，源自不同構(gòu)思的方法在A. Patapoutian于1999年5月13日提交、2001 年5月22日授權(quán)的美國專利第6，236，343號(hào)“Loop Latencycompensated PLL，，中公開。 該方法是使得將卡爾曼(Kalman)預(yù)測(cè)器的配置應(yīng)用于PLL電路，因此在原理上是高級(jí)的方 法。然而，Kalman預(yù)測(cè)器本身僅僅是估計(jì)機(jī)構(gòu)，因此如何設(shè)計(jì)環(huán)路特性仍是另一問題。另外，未發(fā)現(xiàn)對(duì)于無限增大的相位的內(nèi)部描述(internal description ofphase) 的溢出問題的任何描述。下文中，將詳細(xì)討論在將Smith方法簡(jiǎn)單應(yīng)用于PLL電路時(shí)的問題。通常，在討論P(yáng)LL電路的環(huán)路特性時(shí)，使用其中省略了不斷增大的相位的框圖。這 樣做的原因是因?yàn)楸M管輸入信號(hào)的相位近似以恒定頻率增大，但是由于PLL形成閉環(huán)以 控制輸入信號(hào)與VCO之間的相位差為零，因此VCO的相位也以與輸入信號(hào)的速率近似相等 的速率增大，其采取的僅僅是響應(yīng)特性問題上的相位差。圖1是示出其中以接近于原始Smith方法的形式將死區(qū)時(shí)間補(bǔ)償應(yīng)用于PLL模型 的控制系統(tǒng)的框圖，在該P(yáng)LL模型中采用了上述省略。PLL模型10在主路徑中具有相位檢測(cè)器11、加法器(減法器)12、環(huán)路濾波器13、 以及壓控振蕩器(VCO) 14。而且，該P(yáng)LL模型10在局部路徑中具有積分器15、延遲時(shí)鐘16、 以及加法器(減法器)17。相位檢測(cè)器11的一部分提供虛擬相位信號(hào)和由PLL管理的真實(shí)相位誤差信號(hào)之 間的橋接。由于死區(qū)時(shí)間趨于在相位檢測(cè)器11中發(fā)生，因此在圖1所示的模型中，死區(qū)時(shí)間 集中于相位檢測(cè)器11上。實(shí)際上，死區(qū)時(shí)間分散出現(xiàn)在環(huán)路中的各個(gè)位置中。另外，根據(jù)原始的Smith方法，死區(qū)時(shí)間集中在VCO部分上而不是在相位檢測(cè)器11 上。然而，顯然通過等效變換(等效變換的技術(shù)為領(lǐng)域技術(shù)人員廣泛知曉)能夠?qū)е逻@樣 的形式。布置在相位檢測(cè)器11的后級(jí)(subsequent stage)的加法器12是用于補(bǔ)償死區(qū) 時(shí)間的路徑。后面將給出其描述。環(huán)路濾波器13布置在加法器12的后級(jí)，因此是PLL的環(huán)路的響應(yīng)特性的控制模 塊。而且，依據(jù)來自環(huán)路濾波器13的輸出信號(hào)控制VCO 14。VCO 14是其中輸出相位依據(jù)輸入電壓而改變的模塊，并且因此在概念上可以被解 釋為以下功能輸出具有由作為頻率的控制輸入指定的相位的信號(hào)。因此，VCO 14在框圖 中被表示為理想積分器，這是因?yàn)樵谄漭斎牒洼敵鲫P(guān)系方面將其輸入和輸出通過積分算術(shù) 運(yùn)算耦合。來自VCO 14的輸出信號(hào)被反饋到相位檢測(cè)器11，由此閉合控制環(huán)路。注意，從來自相位檢測(cè)器11的輸出信號(hào)到至VCO 14的輸入信號(hào)的多個(gè)信號(hào)是在 實(shí)際PLL中也真實(shí)存在的信號(hào)。盡管VCO 14有時(shí)成為電流控制振蕩器(ICO)或者否則成為數(shù)控振蕩器(NCO)(其 根據(jù)數(shù)字信號(hào)直接控制)，它們之間的區(qū)別在該討論中無需考慮。盡管上面是PLL電路的正常的方框配置，但是環(huán)路濾波器13和VCO 14之間的局 部反饋是基于Smith方法的死區(qū)時(shí)間補(bǔ)償系統(tǒng)。
在死區(qū)時(shí)間補(bǔ)償系統(tǒng)中，首先布置對(duì)應(yīng)于復(fù)制物的積分器15。使得作為積分增益 的KiKv匹配主PLL的環(huán)路增益，而不是使得其恰好對(duì)應(yīng)于主體的VCO 14的增益。原理上， 其所采取的僅僅是局部反饋的增益和主系統(tǒng)的電路環(huán)路增益彼此相同。因此，將增益級(jí)放 置在局部環(huán)路中的改變對(duì)于實(shí)現(xiàn)便利而言是靈活的。如下描述復(fù)制物(r印lica) VCO和主VCO之間的另一區(qū)別。也就是說，在實(shí)際PLL中，主VCO 14是以自由振蕩(free-run)頻率振蕩的振蕩 器。然而，VCO的復(fù)制物不是被實(shí)現(xiàn)為振蕩器，而是被實(shí)現(xiàn)為如在框圖中所示的純積分器或 者在離散系統(tǒng)的情況下的累積加法器(累加器)。在復(fù)制物VCO中模擬自由振蕩頻率是完全無用的。在放置在復(fù)制物VCO之后的延遲級(jí)中，使得延遲量對(duì)應(yīng)于主PLL環(huán)路的電路延遲 量。而且，延遲級(jí)的前級(jí)中的部分和延遲級(jí)的后級(jí)中的部分之間的差被反饋回主環(huán)路，如圖 1所示，由此使得能夠補(bǔ)償死區(qū)時(shí)間。這是Smith方法的構(gòu)思。該系統(tǒng)的輸入/輸出特性如 表達(dá)式(1)所表示的那樣來計(jì)算Z = KiKvias ^)exP(-sL)⑴ r S2 + KiKv(ccs + β)這里，死區(qū)時(shí)間因數(shù)eXp(-sL)沒有被包括在分母中。由于由分母表示的屬性與在 其中未包含死區(qū)時(shí)間的PLL中的屬性相同，因此關(guān)于響應(yīng)和穩(wěn)定性可以進(jìn)行與普通PLL中 的討論相同的討論。然而，由于相位檢測(cè)器的線性范圍和PLL捕捉范圍(pull-in range) 之間的關(guān)系應(yīng)該受到死區(qū)時(shí)間的影響，因此不可能進(jìn)行完全相同的討論。由于該關(guān)系在理 論上尚未被很好地理解，因此通過在設(shè)計(jì)階段執(zhí)行仿真等可以確認(rèn)該關(guān)系。通過仿真，該死 區(qū)時(shí)間補(bǔ)償系統(tǒng)成功地起作用。然而，當(dāng)將該死區(qū)時(shí)間補(bǔ)償系統(tǒng)應(yīng)用于實(shí)際控制PLL電路時(shí)，在輸入頻率和VCO的 自由振蕩頻率之間存在頻率誤差的情況下，引起這樣的問題相位差不收斂到零。這源于頻率誤差保持為VCO的輸入的恒定值。該恒定值由復(fù)制物VCO積分，以轉(zhuǎn) 變?yōu)樾逼滦盘?hào)并且轉(zhuǎn)變?yōu)檠舆t級(jí)的前級(jí)中的部分和延遲級(jí)的后級(jí)中的部分之間的差，由此 建立與斜坡信號(hào)的斜坡斜率和來自差電路的輸出的延遲量的乘積成比例的偏移。由于在環(huán) 路濾波器13中存在積分項(xiàng)，因此至環(huán)路濾波器13的輸入需要收斂到零。因此，在足以匹配 來自差電路的輸出信號(hào)的相位偏移從相位檢測(cè)器輸出的狀態(tài)下獲得穩(wěn)定。另外，由于作為來自復(fù)制物VCO的輸出信號(hào)的斜坡信號(hào)具有不斷增大的屬性，因 此即使在使用任何種類的信號(hào)表示時(shí)，在原理上都不可能避免溢出。通過改變觀點(diǎn)來講，在 考慮死區(qū)時(shí)間的PLL中，相位本身需要明確地管理?？偨Y(jié)上述內(nèi)容，當(dāng)將Smith方法應(yīng)用于PLL電路時(shí)，需要解決以下兩個(gè)問題(1)由死區(qū)時(shí)間補(bǔ)償產(chǎn)生的相位偏移(2)在來自復(fù)制物VCO的輸出信號(hào)中產(chǎn)生的斜坡信號(hào)的溢出為了解決上述問題已經(jīng)做出了本實(shí)施例，因此期望提供PLL電路，其中補(bǔ)償了環(huán) 路內(nèi)的死區(qū)時(shí)間，并且因此可以獲得期望的特性。為了達(dá)到上述期望，根據(jù)本發(fā)明的實(shí)施例，提供了一種PLL電路，包括主路徑，通 過該主路徑傳播輸入信號(hào)并且輸出實(shí)際信號(hào)；主反饋路徑，通過該主反饋路徑將實(shí)際信號(hào) 反饋回所述主路徑的輸入級(jí)；以及局部反饋路徑，通過該局部反饋路徑執(zhí)行從所述主路徑的中間的路徑到輸入級(jí)側(cè)的中間的路徑的反饋。所述主路徑包括相位檢測(cè)器，布置在輸 入級(jí)中，用于檢測(cè)輸入信號(hào)和實(shí)際信號(hào)的相位；環(huán)路濾波器，布置在所述相位檢測(cè)器的輸出 側(cè)；以及受控振蕩器，用于以對(duì)應(yīng)于來自所述環(huán)路濾波器的輸出信號(hào)的頻率進(jìn)行振蕩以產(chǎn) 生振蕩信號(hào)，由此將振蕩信號(hào)作為實(shí)際信號(hào)輸出到所述主反饋路徑。所述局部反饋路徑包 括復(fù)制物部分，向其輸入來自所述環(huán)路濾波器的輸出信號(hào)，并且該復(fù)制物部分起所述受控 振蕩器的復(fù)制物的作用；延遲部分，被配置將來自所述復(fù)制物部分的輸出信號(hào)延遲電路死 區(qū)時(shí)間；第一減法器，被配置為獲得至延遲部分的輸入信號(hào)和來自所述延遲部分的輸出信 號(hào)之間的差；以及第二減法器，被配置為從來自所述第一減法器的輸出信號(hào)中減去通過將 所述環(huán)路濾波器內(nèi)的內(nèi)部信號(hào)乘以恒定值而獲得的信號(hào)，由此將作為結(jié)果的信號(hào)輸出到所 述環(huán)路濾波器的輸入側(cè)。根據(jù)本發(fā)明的另一實(shí)施例，提供了一種PLL電路，包括主路徑，通過該主路徑傳 播輸入信號(hào)并且輸出實(shí)際信號(hào)；主反饋路徑，通過該主反饋路徑將實(shí)際信號(hào)反饋回所述主 路徑的輸入級(jí)；以及局部反饋路徑，通過該局部反饋路徑執(zhí)行從所述主路徑的中間的路徑 到輸入級(jí)側(cè)的中間的路徑的反饋。所述主路徑包括相位檢測(cè)器，布置在輸入級(jí)上，用于檢 測(cè)所述輸入信號(hào)和實(shí)際信號(hào)的相位；加法器，布置在所述相位檢測(cè)器的輸出側(cè)上，用于將來 自所述相位檢測(cè)器的輸出信號(hào)和通過所述局部反饋路徑傳播的反饋信號(hào)彼此相加；第一減 法器，布置在所述加法器的輸出側(cè)，用于從來自所述加法器的輸出信號(hào)中減去在所述局部 反饋路徑中執(zhí)行延遲電路死區(qū)時(shí)間之前的信號(hào)；環(huán)路濾波器，布置在所述第一減法器的輸 出側(cè)；以及受控振蕩器，被配置為以對(duì)應(yīng)于來自所述環(huán)路濾波器的輸出信號(hào)的頻率進(jìn)行振 蕩以產(chǎn)生振蕩信號(hào)，由此將振蕩信號(hào)作為實(shí)際信號(hào)輸出到所述主反饋路徑。所述局部反饋 路徑包括復(fù)制物部分，其起所述受控振蕩器的復(fù)制物的作用，并且該復(fù)制物部分將其輸出 信號(hào)的一部分輸出到所述主路徑的所述第一減法器；延遲部分，被配置為將來自所述復(fù)制 物部分的輸出信號(hào)延遲電路死區(qū)時(shí)間，并且將作為結(jié)果的輸出信號(hào)輸出到所述主路徑的所 述加法器；以及第二減法器，被配置為將通過從來自所述主路徑的所述環(huán)路濾波器的輸出 信號(hào)中減去與來自所述加法器的輸出信號(hào)相對(duì)應(yīng)的信號(hào)所獲得的信號(hào)輸出到所述復(fù)制物 部分。如以上提出的，根據(jù)本實(shí)施例，可以提供其中補(bǔ)償了環(huán)路內(nèi)的死區(qū)時(shí)間并且由此 可以獲得期望特性的PLL電路。


圖1是部分以電路示出對(duì)于其中執(zhí)行了省略的PLL模型以接近原始Smith方法的 形式提供死區(qū)時(shí)間補(bǔ)償?shù)目刂葡到y(tǒng)的框圖；圖2是部分以電路示出根據(jù)本發(fā)明第一實(shí)施例的PLL電路的配置的框圖；圖3是部分以電路示出根據(jù)本發(fā)明第二實(shí)施例的PLL電路的配置的框圖；圖4是示出在未執(zhí)行死區(qū)時(shí)間補(bǔ)償時(shí)相位誤差響應(yīng)特性的計(jì)算的示例、以及在執(zhí) 行第一實(shí)施例補(bǔ)償時(shí)相位誤差響應(yīng)特性的計(jì)算的示例的曲線圖；圖5是示出在通過調(diào)整α和β搜索利用其分別獲得很好的響應(yīng)特性的參數(shù)時(shí)的 特性的曲線圖；以及圖6是示出第一實(shí)施例的PLL電路以及第二實(shí)施例的PLL電路的響應(yīng)特性的圖。
具體實(shí)施例方式下文中將參考附圖詳細(xì)描述本發(fā)明的優(yōu)選實(shí)施例。注意，下面將依據(jù)以下順序給出描述。1. PLL電路的第一實(shí)施例2. PLL電路的第二實(shí)施例1. PLL電路的第一實(shí)施例圖2是部分以電路示出根據(jù)本發(fā)明第一實(shí)施例的PLL電路的配置的框圖。根據(jù)本發(fā)明第一實(shí)施例的PLL電路100具有這樣的配置添加用于補(bǔ)償來自復(fù)制 物部分(復(fù)制物VC0)的、基于輸入頻率和VCO自由振蕩頻率之間的差產(chǎn)生的斜坡輸出信號(hào) 的系統(tǒng)，以便消除Smith方法的缺點(diǎn)。盡管各種補(bǔ)償方法是可能的，但是執(zhí)行補(bǔ)償而不降級(jí)Smith方法的原始響應(yīng)特性 的方法很少。補(bǔ)償方法之一是估計(jì)延遲電路的前級(jí)中的部分和延遲電路的后級(jí)中的部分之間 的固定差，并且抵銷該固定差?；谠摌?gòu)思，在圖2中示出第一實(shí)施例作為優(yōu)選實(shí)施例。由于具有該配置的PLL電路與Kalman預(yù)測(cè)器部分地相同，因此其被稱為“Kalman 型PLL電路”。第一實(shí)施例的PLL電路100被配置為包括用于補(bǔ)償死區(qū)時(shí)間的信號(hào)處理系統(tǒng)。PLL(鎖相環(huán))電路100包括主路徑110、主反饋路徑120、以及局部反饋路徑130， 并且以在環(huán)路內(nèi)具有死區(qū)時(shí)間的負(fù)反饋型信號(hào)處理系統(tǒng)的形式來配置。反饋環(huán)路LFDBl包括主路徑110和主反饋路徑120。在主路徑110中，相位檢測(cè)器111、加法器(減法器)112、環(huán)路濾波器113、以及作 為受控振蕩器的VCO 114按照此順序從輸入信號(hào)r的輸入側(cè)開始布置。而且，來自VCO 114的輸出信號(hào)(實(shí)際信號(hào))y通過主反饋路徑120反饋回在相位 檢測(cè)器111中提供的加法器(減法器)1111。相位檢測(cè)器111檢測(cè)輸入信號(hào)r的相位以及實(shí)際信號(hào)y的相位。環(huán)路濾波器113具有控制環(huán)路的響應(yīng)特性的功能，并且因此包括用于獲得積分項(xiàng) (β Σ )的部分1131、用于獲得比例項(xiàng)(α+βυ的部分1132、以及用于將積分項(xiàng)和比例項(xiàng) 彼此相加由此輸出作為結(jié)果的相加信號(hào)的加法器1133。注意，比例項(xiàng)中的β L表示校正項(xiàng)。VCO 114以對(duì)應(yīng)于來自環(huán)路濾波器113的輸出信號(hào)的頻率進(jìn)行振蕩以產(chǎn)生振蕩信 號(hào)，并且將振蕩信號(hào)作為實(shí)際信號(hào)輸出到后級(jí)中的信號(hào)處理系統(tǒng)(未示出)以及主反饋路 徑120中的每一個(gè)。局部反饋路徑130包括復(fù)制物積分器(復(fù)制物部分)131、延遲電路132、以及減法 器(第一減法器)133。在此情況下，復(fù)制物積分器131對(duì)應(yīng)于VC0114的復(fù)制物。延遲電 路132將來自復(fù)制物積分器131的輸出信號(hào)延遲電路死區(qū)時(shí)間。另外，減法器133獲得來 自復(fù)制物積分器132的輸出信號(hào)和來自延遲電路132的輸出信號(hào)之間的差。局部反饋路徑130包括幅度調(diào)整部分134，用于將具有調(diào)整后的幅度的信號(hào)通過 環(huán)路濾波器113的前級(jí)中的加法器112反饋至環(huán)路濾波器113的輸入端。
局部反饋路徑130還包括恒定乘法電路135、以及減法器(第二減法器)136。在 此情況下，恒定乘法電路135將環(huán)路濾波器113的部分1131中的積分項(xiàng)(β Σ )乘以恒定 值L。而且，減法器136從來自減法器133的輸出信號(hào)減去來自恒定乘法電路135的輸出信號(hào)。局部積分器131的輸入端連接到環(huán)路濾波器113的輸出端，更具體地連接到加法 器1133的輸出端。來自局部積分器131的輸出信號(hào)被提供到延遲電路132。減法器133從來自局部積分器131的輸出信號(hào)中減去來自延遲電路132的輸出信號(hào)。另外，在第一實(shí)施例中，如后面將詳細(xì)描述的，以如下方式配置PLL電路100 復(fù)制 物積分器131和減法器133在數(shù)字域中實(shí)現(xiàn)，并且分別由累加器和減法器制成，由此執(zhí)行死 區(qū)時(shí)間補(bǔ)償，所述累加器和減法器每個(gè)使用二的補(bǔ)碼(complement)作為其數(shù)值的表示。下文中，將考慮具有上述配置的Kalman型PLL電路。當(dāng)考慮其中PLL電路100平衡的狀態(tài)時(shí)，到VCO 114的輸入信號(hào)具有與輸入頻率 和VCO自由振蕩頻率之間的差成比例的恒定值。該電平與來自環(huán)路濾波器113內(nèi)用于獲得積分項(xiàng)(β Σ )的部分1131的輸出信 號(hào)的電平一致。VCO的復(fù)制物積分器131對(duì)與至VCO 114的輸入信號(hào)相同的信號(hào)進(jìn)行積分， 并且因此通過將積分信號(hào)的轉(zhuǎn)換速率乘以死區(qū)時(shí)間L獲得的值變?yōu)橄辔黄?。然后，?dāng)依據(jù)校正路徑在減法器136中從死區(qū)時(shí)間差中減去來自環(huán)路濾波器113 內(nèi)用于獲得積分項(xiàng)(β Σ )的部分1131的輸出信號(hào)時(shí)，可以消除相位偏移。注意，即使使用來自VCO 114的輸出信號(hào)本身，在操作方面也應(yīng)使用相同的原理。 然而，在此情況下的實(shí)際特性具有稍次于校正路徑的情況的趨勢(shì)。信號(hào)處理部分是數(shù)字的，由此處理了關(guān)于在VCO 114的復(fù)制物積分器131中溢出 的問題。在圖2中所示的框圖的配置中反映該數(shù)字實(shí)現(xiàn)，并且因此從相位檢測(cè)器111的輸 出端到VCO 114的輸入端的部分是數(shù)字的。連同該數(shù)字實(shí)現(xiàn)一起，在圖2中，以L個(gè)步階延遲的形式而不是以時(shí)間的形式表示 死區(qū)時(shí)間L，并且以累加器Σ的形式表示復(fù)制物積分器131。另外，在第一實(shí)施例中，以二的補(bǔ)碼的形式表示PLL電路100的內(nèi)部信號(hào)。二的補(bǔ)碼的表示具有這樣的屬性即使發(fā)生溢出時(shí)，算術(shù)減法的結(jié)果也是正確的， 除非差超過表示范圍的一半。通過利用該屬性，只要信號(hào)表示具有足夠?qū)挾?，就可以獲得正確的差?，F(xiàn)在通過給出簡(jiǎn)單示例來描述該屬性。讓我們考慮以下情況其中數(shù)據(jù)寬度為4位，在VC0114的復(fù)制物積分器131的加 法電路的數(shù)據(jù)通過延遲電路132時(shí)，該數(shù)據(jù)變大了 3LSB (最低有效位)。當(dāng)取來自VCO 114的復(fù)制物積分器131的輸出信號(hào)為“a”時(shí)，來自延遲電路132 的輸出信號(hào)b由b = a-3來表示。當(dāng)“a”從二進(jìn)制值(0111 =十進(jìn)制中的7)溢出時(shí)，“a”返轉(zhuǎn)到{1000(=十進(jìn)制
中的-8)}。(a-b)的減法器是用于通過獲得二的補(bǔ)碼來執(zhí)行全加法(full addition)的機(jī)構(gòu)。如表1所表示地計(jì)算所有情況。表1示出了無論存在還是不存在溢出都可以獲得期望結(jié)果。表 權(quán)利要求
一種鎖相環(huán)電路，包括主路徑，通過該主路徑傳播輸入信號(hào)并且輸出實(shí)際信號(hào)；主反饋路徑，通過該主反饋路徑將實(shí)際信號(hào)反饋回所述主路徑的輸入級(jí)；以及局部反饋路徑，通過該局部反饋路徑執(zhí)行從所述主路徑的中間的路徑到輸入級(jí)側(cè)的中間的路徑的反饋；所述主路徑包括相位檢測(cè)器，布置在輸入級(jí)中，被配置為檢測(cè)輸入信號(hào)和實(shí)際信號(hào)的相位；環(huán)路濾波器，布置在所述相位檢測(cè)器的輸出側(cè)；以及受控振蕩器，被配置為以對(duì)應(yīng)于來自所述環(huán)路濾波器的輸出信號(hào)的頻率進(jìn)行振蕩以產(chǎn)生振蕩信號(hào)，由此將振蕩信號(hào)作為實(shí)際信號(hào)輸出到所述主反饋路徑，以及所述局部反饋路徑包括復(fù)制物部分，向其輸入來自所述環(huán)路濾波器的輸出信號(hào)，并且該復(fù)制物部分起所述受控振蕩器的復(fù)制物的作用；延遲部分，被配置將來自所述復(fù)制物部分的輸出信號(hào)延遲電路死區(qū)時(shí)間；第一減法器，被配置為獲得至延遲部分的輸入信號(hào)和來自所述延遲部分的輸出信號(hào)之間的差；以及第二減法器，被配置為從來自所述第一減法器的輸出信號(hào)中減去通過將所述環(huán)路濾波器內(nèi)的內(nèi)部信號(hào)乘以恒定值而獲得的信號(hào)，由此將作為結(jié)果的信號(hào)輸出到所述環(huán)路濾波器的輸入側(cè)。
2.如權(quán)利要求1所述的鎖相環(huán)電路，其中，所述環(huán)路濾波器中包含積分項(xiàng)， 所述復(fù)制物部分包括對(duì)應(yīng)于所述受控振蕩器的復(fù)制物的積分器，以及所述第二減法器從來自所述第一減法器的輸出信號(hào)中減去通過將所述環(huán)路濾波器中 的積分項(xiàng)乘以恒定值而獲得的信號(hào)。
3.如權(quán)利要求2所述的鎖相環(huán)電路，其中，所述環(huán)路濾波器中包含積分項(xiàng)和比例項(xiàng)，以及所述比例項(xiàng)中包含校正項(xiàng)。
4.如權(quán)利要求2所述的鎖相環(huán)電路，其中，所述局部反饋路徑包括幅度調(diào)整部分，其被 配置為調(diào)整來自所述第二減法器的輸出信號(hào)的幅度，并且將具有調(diào)整后的幅度的信號(hào)輸出 到所述環(huán)路濾波器的輸入側(cè)。
5.如權(quán)利要求2所述的鎖相環(huán)電路，其中，所述積分器和所述第一減法器兩者都經(jīng)歷 數(shù)字實(shí)現(xiàn)，并且分別形成為累加器和減法器，所述累加器和減法器的每一個(gè)使用二的補(bǔ)碼 作為其數(shù)值的表示。
6.如權(quán)利要求1所述的鎖相環(huán)電路，其中，所述主路徑包括減法器，該減法器被配置為 從來自所述相位檢測(cè)器的輸出信號(hào)中減去所述局部反饋路徑的反饋信號(hào)，并且將作為結(jié)果 的信號(hào)輸入到所述環(huán)路濾波器。
7.一種鎖相環(huán)電路，包括主路徑，通過該主路徑傳播輸入信號(hào)并且輸出實(shí)際信號(hào)；主反饋路徑，通過該主反饋路徑將實(shí)際信號(hào)反饋回所述主路徑的輸入級(jí)；以及局部反饋路徑，通過該局部反饋路徑執(zhí)行從所述主路徑的中間的路徑到輸入級(jí)側(cè)的中間的路徑的反饋； 所述主路徑包括相位檢測(cè)器，布置在輸入級(jí)上，被配置為檢測(cè)所述輸入信號(hào)和實(shí)際信號(hào)的相位； 加法器，布置在所述相位檢測(cè)器的輸出側(cè)上，被配置為將來自所述相位檢測(cè)器的輸出 信號(hào)和通過所述局部反饋路徑傳播的反饋信號(hào)彼此相加；第一減法器，布置在所述加法器的輸出側(cè)，被配置為從來自所述加法器的輸出信號(hào)中 減去在所述局部反饋路徑中執(zhí)行延遲電路死區(qū)時(shí)間之前的信號(hào)； 環(huán)路濾波器，布置在所述第一減法器的輸出側(cè)；以及受控振蕩器，被配置為以對(duì)應(yīng)于來自所述環(huán)路濾波器的輸出信號(hào)的頻率進(jìn)行振蕩以產(chǎn) 生振蕩信號(hào)，由此將振蕩信號(hào)作為實(shí)際信號(hào)輸出到所述主反饋路徑，以及 所述局部反饋路徑包括復(fù)制物部分，其起所述受控振蕩器的復(fù)制物的作用，并且該復(fù)制物部分將其輸出信號(hào) 的一部分輸出到所述主路徑的所述第一減法器；延遲部分，被配置為將來自所述復(fù)制物部分的輸出信號(hào)延遲電路死區(qū)時(shí)間，并且將作 為結(jié)果的輸出信號(hào)輸出到所述主路徑的所述加法器； 以及第二減法器，被配置為將通過從來自所述主路徑的所述環(huán)路濾波器的輸出信號(hào)中減去 與來自所述加法器的輸出信號(hào)相對(duì)應(yīng)的信號(hào)所獲得的信號(hào)輸出到所述復(fù)制物部分。
8.如權(quán)利要求7所述的鎖相環(huán)電路，其中，所述復(fù)制物部分包括對(duì)應(yīng)于所述受控振蕩 器的復(fù)制物的積分器。
全文摘要
一種鎖相環(huán)電路，包括主路徑，通過該主路徑傳播輸入信號(hào)并且輸出實(shí)際信號(hào)；主反饋路徑，通過該主反饋路徑將實(shí)際信號(hào)反饋回所述主路徑的輸入級(jí)；以及局部反饋路徑，通過該局部反饋路徑執(zhí)行從所述主路徑的中間的路徑到輸入級(jí)側(cè)的中間的路徑的反饋；主路徑包括相位檢測(cè)器、環(huán)路濾波器、以及受控振蕩器，局部反饋路徑包括復(fù)制物部分、延遲部分、第一減法器、以及第二減法器。
文檔編號(hào)H03L7/099GK101944911SQ20101021542
公開日2011年1月12日 申請(qǐng)日期2010年6月24日 優(yōu)先權(quán)日2009年7月1日
發(fā)明者源代裕治 申請(qǐng)人:索尼公司