專利名稱：一種高速方波生成裝置及方法
技術領域：
本發(fā)明涉及波形發(fā)生技術領域，特別涉及一種高速方波生成裝置及方法。
背景技術：
隨著測試系統(tǒng)應用范圍的擴大，信號源的激勵作用得到進一步放大，故而對信號 源的輸出波形性能指標有了更高的要求。方波作為常見的標準波形之一，其頻率及脈寬在 實際應用中遇到了嚴重的挑戰(zhàn)。然而，現(xiàn)有信號源的的波形生成一般均采用DDS(Direct Digital Synthesizer，直接數字式頻率合成器)技術，但采用DDS技術生成的方波有其固 定的缺陷性，即方波信號頻率較低，且隨著頻率增加其脈寬的不穩(wěn)定性尤其明顯，信號質量 不能保證。

發(fā)明內容
本發(fā)明提供一種高速方波生成裝置及方法，用以解決如何生成高頻率且脈寬穩(wěn)定 的方波的問題。本發(fā)明技術方案包括一種高速方波生成裝置，包括正弦波生成模塊，用于采用直接數字式頻率合成DDS方式生成所需方波頻率的正 弦波形數據，將其進行信號濾波、調理后得到正弦信號輸入比較模塊；比較模塊，用于對輸入的正弦信號電平與零電平進行比較，當輸入的正弦信號電 平大于零電平時，輸出電平值+Vs，當輸入的正弦信號電平小于零電平時，輸出電平值為0， 由此獲得與所述正弦信號同頻的脈沖信號，將其輸入映射調整模塊；映射調整模塊，用于將輸入的脈沖信號電平與鉗位電平+Vs/2進行比較，當脈沖 信號電平大于鉗位電平時，輸出電平值Vh，當脈沖信號電平小于鉗位電平時，輸出電平值 Vl,由此獲得與所述脈沖信號同頻的方波信號。較佳地，所述高速方波生成裝置還包括鎖相環(huán)模塊，位于比較模塊與映射調整模塊之間，用于對比較模塊輸出的脈沖信 號進行抖動消除處理，并將處理后的脈沖信號輸入映射調整模塊。較佳地，所述正弦波生成模塊具體包括DDS內核模塊，用于采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦 波形數據輸入數模轉換模塊；數模轉換模塊，用于將接收到的正弦波形數據轉換為對應的差分信號并輸入濾波 調理模塊；濾波調理模塊，用于將接收到的差分信號轉換為單端信號，對該單端信號進行平 滑濾波處理，對濾波處理后得到的正弦信號進行零點微調。較佳地，所述濾波調理模塊具體包括初級運算放大器，用于將數模轉換模塊輸入的差分信號轉換為單端信號；
高階橢圓濾波器，用于對轉換后的單端信號進行平滑濾波處理得到正弦信號；次級運算放大器，用于對濾波處理后得到的正弦信號進行零點微調。較佳地，所述比較模塊采用型號為LT1715的芯片實現(xiàn)。較佳地，所述映射調整模塊采用信號為Edg211的芯片實現(xiàn)。較佳地，所述輸出電平值+Vs為+3. 3V脈沖信號。一種高速方波生成方法，包括步驟A、采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦波形數據，對其進 行信號濾波、調理后得到正弦信號；B、將所述正弦信號電平與零電平進行比較，當所述正弦信號電平大于零電平時， 輸出電平值+Vs，當所述正弦信號電平小于零電平時，輸出電平值為0，由此獲得與所述正 弦信號同頻的脈沖信號；C、將所述脈沖信號電平與鉗位電平+Vs/2進行比較，當脈沖信號電平大于鉗位電 平時，輸出電平值VH，當脈沖信號電平小于鉗位電平時，輸出電平值\，由此獲得與所述脈 沖信號同頻的方波信號。較佳地，所述步驟B與步驟C之間還包括利用鎖相環(huán)對脈沖信號進行抖動消除處 理的步驟。較佳地，所述步驟A具體包括Al、采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦波形數據；A2、將所述正弦波形數據轉換為對應的差分信號；A3、將所述差分信號轉換為單端信號，對該單端信號進行平滑濾波處理，對濾波處 理后得到的正弦信號進行零點微調。本發(fā)明有益效果如下本發(fā)明突破了現(xiàn)有方波生成技術的瓶頸，提供了一種基于現(xiàn)有DDS技術，采用電 平映射方式產生高頻率，脈寬穩(wěn)定的方波的技術方案。采用本發(fā)明技術方案可以將方波頻 率提高到幾十兆，甚至百兆以上，且其脈寬穩(wěn)定，邊沿抖動較小。進一步地，采用本發(fā)明技術 方案產生高速方波時，在大大提升信號質量的同時，還能有效降低信號采樣率，減弱了對高 速時鐘的要求，降低了系統(tǒng)設計成本，提高了信號源的整體性能。


圖1為本發(fā)明高速方波生成裝置的結構示意圖；圖2為本發(fā)明高速方波生成裝置的電路結構示意圖；圖3為本發(fā)明高速方波生成方法的實現(xiàn)原理流程圖。
具體實施例方式下面結合附圖與具體實施方式
對本發(fā)明作進一步詳細說明。請參閱圖1，該圖為本發(fā)明高速方波生成裝置的結構示意圖，由圖中可件，本發(fā)明 所述高速方波生成裝置主要包括正弦波生成模塊，用于采用DDS方式生成所需方波頻率的正弦波形數據，將其進 行信號濾波、調理后得到正弦信號輸入比較模塊；
比較模塊，用于對輸入的正弦信號電平與零電平進行比較，當輸入的正弦信號電 平大于零電平時，輸出電平值+Vs，當輸入的正弦信號電平小于零電平時，輸出電平值為0， 由此獲得與所述正弦信號同頻的脈沖信號；鎖相環(huán)模塊，位于比較模塊與映射調整模塊之間，用于對比較模塊輸出的脈沖信 號進行抖動消除處理，并將處理后的脈沖信號輸入映射調整模塊；映射調整模塊，用于將輸入的脈沖信號電平與鉗位電平+Vs/2進行比較，當脈沖 信號電平大于鉗位電平時，輸出電平值Vh，當脈沖信號電平小于鉗位電平時，輸出電平值 Vl,由此獲得與所述脈沖信號同頻的方波信號。其中，正弦波生成模塊具體包括DDS內核模塊，用于采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦 波形數據輸入數模轉換模塊；DAC(digital-to-analog converter，數模轉換)模塊，用于將接收到的正弦波形 數據轉換為對應的差分信號并輸入濾波調理模塊；濾波調理模塊，用于將接收到的差分信號轉換為單端信號，對該單端信號進行平 滑濾波處理，對濾波處理后得到的正弦信號進行零點微調。請參閱圖2，該圖為本發(fā)明高速方波生成裝置的一個較佳實施例的電路結構示意 圖，由圖中可見，本實施例中正弦波生成模塊主要包括FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)內部運行的DDS內核模塊、DAC模塊、初級OPA (運算放大器， Operational Amplifier)、高階橢圓濾波器以及次級0ΡΑ，其中，F(xiàn)PGA內部運行的DDS內核 模塊主要由加法器和相位累加器構成。上位機配置DDS內核模塊的頻率控制字及初始相 位，在采樣時鐘激勵下，DDS內核模塊連續(xù)累加產生的結果作為波形存儲器的尋址地址，依 據尋址地址對波形存儲器進行訪問，將獲得的正弦波形數據輸出至DAC模塊。DAC模塊用于 實現(xiàn)數模轉換功能將正弦波形數據轉換成對應的階梯波(差分信號)。初級OPA實現(xiàn)差分 信號至單端信號的轉換，轉換后的單端信號通過高階橢圓濾波器對其進行平滑濾波處理， 進而生成高質量的正弦信號，次級OPA可實現(xiàn)正弦信號的零點微調。本實施例中比較模塊采用型號為LT1715的芯片實現(xiàn)，次級OPA輸出的正弦信號輸 入至LT1715的+INA (Pinl)，-INA (Pin2)可接地即比較電平為零電平，采用高分辨率DAC對 +Vs(PinQ)進行配置，實現(xiàn)輸出高電平程控，當輸入的正弦信號電平大于零電平時，輸出電 平值+Vs，當輸入的正弦信號電平小于零電平時，輸出電平值為0，由此獲得與所述正弦信 號同頻的脈沖信號，本實施例中將+Vs配置為標準的+3. 3V脈沖信號。然后將獲得的脈沖 信號輸入FPGA內部的鎖相環(huán)模塊，使用FPGA內部的鎖相環(huán)模塊對輸入的脈沖信號進行抖 動消除處理，提高脈沖信號的邊沿質量，從而進一步提升脈沖信號的穩(wěn)定性。本實施例中映射調整模塊采用型號為Edg211的電子驅動芯片為核心進行組建， 將鎖相環(huán)模塊輸出的脈沖信號輸入Edg211的DATAO (Pin30)，Edg211的DATA0* (Pin29)接 鉗位電平(電平值為+Vs/2，+Vs已在比較模塊中使用)，當脈沖信號電平大于鉗位電平時， 輸出電平值為VH(Pin24)，當脈沖信號電平小于鉗位電平時，輸出電平值為\(Pin25)，從而 實現(xiàn)了將脈沖信號映射出同頻方波信號。采用與比較模塊中的高分辨率DAC的獨立通道輸 出作為Edg211的電平控制信號VH(Pin24) ,VL(Pin25)，由于DAC輸出信號電平可編程控制， 從而實現(xiàn)了 VH，Vl的程控配置，高分辨率DAC保證了\及\的精度需求，這樣可以進一步提高方波信號的幅度對稱性。相應于本發(fā)明上述裝置，本發(fā)明進而提供了一種高速方波生成方法，請參閱圖3， 該圖為本發(fā)明高速方波生成方法的實現(xiàn)原理流程圖，其主要包括如下步驟步驟S31，采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦波形數據， 對其進行信號濾波、調理后得到正弦信號；步驟S32，將所述正弦信號電平與零電平進行比較，當所述正弦信號電平大于零電 平時，輸出電平值+Vs，當所述正弦信號電平小于零電平時，輸出電平值為0，由此獲得與所 述正弦信號同頻的脈沖信號；步驟S33，利用鎖相環(huán)對脈沖信號進行抖動消除處理；步驟S34，將所述脈沖信號電平與鉗位電平+Vs/2進行比較，當脈沖信號電平大于 鉗位電平時，輸出電平值VH，當脈沖信號電平小于鉗位電平時，輸出電平值\，由此獲得與 所述脈沖信號同頻的方波信號。其中，所述步驟S31具體包括步驟S311，采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦波形數 據；步驟S312，將所述正弦波形數據轉換為對應的差分信號；步驟S313，將所述差分信號轉換為單端信號，對該單端信號進行平滑濾波處理，對 濾波處理后得到的正弦信號進行零點微調。本發(fā)明基于電平映射思想，在DDS技術基礎上進行改進，實現(xiàn)了高速方波生成技 術。以生成50MHz方波信號為例，若采用傳統(tǒng)的DDS技術，若想獲取該頻率的方波信號，則 其采樣率應遠大于200MHz，且當方波頻率不能被采樣率整除時，得到的方波信號脈寬不穩(wěn) 定，占空比不能得到保證。但采用此發(fā)明時，可以通過200MHz采樣時鐘，輕松獲得高質量 的正弦波信號，通過對此正弦波信號進行比較、映射處理，即可得到高質量的50MHz方波信 號，且其脈寬穩(wěn)定，方波占空比得到有效保證。綜上可見，采用本發(fā)明產生高速方波時，在大大提升信號質量的同時，還能有效降 低信號采樣率，減弱了對高速時鐘的要求，必然會降低系統(tǒng)設計成本。顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍 之內，則本發(fā)明也意圖包含這些改動和變型在內。
權利要求
1.一種高速方波生成裝置，其特征在于，包括正弦波生成模塊，用于采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦波 形數據，將其進行信號濾波、調理后得到正弦信號輸入比較模塊；比較模塊，用于對輸入的正弦信號電平與零電平進行比較，當輸入的正弦信號電平大 于零電平時，輸出電平值+Vs，當輸入的正弦信號電平小于零電平時，輸出電平值為0，由此 獲得與所述正弦信號同頻的脈沖信號，將其輸入映射調整模塊；映射調整模塊，用于將輸入的脈沖信號電平與鉗位電平+Vs/2進行比較，當脈沖信號 電平大于鉗位電平時，輸出電平值VH，當脈沖信號電平小于鉗位電平時，輸出電平值\，由 此獲得與所述脈沖信號同頻的方波信號。
2.如權利要求1所述的裝置，其特征在于，還包括鎖相環(huán)模塊，位于比較模塊與映射調整模塊之間，用于對比較模塊輸出的脈沖信號進 行抖動消除處理，并將處理后的脈沖信號輸入映射調整模塊。
3.如權利要求1或2所述的裝置，其特征在于，所述正弦波生成模塊具體包括DDS內核模塊，用于采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦波形 數據輸入數模轉換模塊；數模轉換模塊，用于將接收到的正弦波形數據轉換為對應的差分信號并輸入濾波調理 模塊；濾波調理模塊，用于將接收到的差分信號轉換為單端信號，對該單端信號進行平滑濾 波處理，對濾波處理后得到的正弦信號進行零點微調。
4.如權利要求3所述的裝置，其特征在于，所述濾波調理模塊具體包括初級運算放大器，用于將數模轉換模塊輸入的差分信號轉換為單端信號；高階橢圓濾波器，用于對轉換后的單端信號進行平滑濾波處理得到正弦信號；次級運算放大器，用于對濾波處理后得到的正弦信號進行零點微調。
5.如權利要求1所述的裝置，其特征在于，所述比較模塊采用型號為LT1715的芯片實現(xiàn)。
6.如權利要求1所述的裝置，其特征在于，所述映射調整模塊采用信號為Edg211的芯 片實現(xiàn)。
7.如權利要求1所述的裝置，其特征在于，所述輸出電平值+Vs為+3.3V脈沖信號。
8.一種高速方波生成方法，其特征在于，包括步驟A、采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦波形數據，對其進行信 號濾波、調理后得到正弦信號；B、將所述正弦信號電平與零電平進行比較，當所述正弦信號電平大于零電平時，輸出 電平值+Vs，當所述正弦信號電平小于零電平時，輸出電平值為0，由此獲得與所述正弦信 號同頻的脈沖信號；C、將所述脈沖信號電平與鉗位電平+Vs/2進行比較，當脈沖信號電平大于鉗位電平 時，輸出電平值VH，當脈沖信號電平小于鉗位電平時，輸出電平值\，由此獲得與所述脈沖 信號同頻的方波信號。
9.如權利要求8所述的方法，其特征在于，所述步驟B與步驟C之間還包括利用鎖相環(huán) 對脈沖信號進行抖動消除處理的步驟。
10.如權利要求8或9所述的方法，其特征在于，所述步驟A具體包括 Al、采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦波形數據； A2、將所述正弦波形數據轉換為對應的差分信號；A3、將所述差分信號轉換為單端信號，對該單端信號進行平滑濾波處理，對濾波處理后 得到的正弦信號進行零點微調。
全文摘要
本發(fā)明公開了一種高速方波生成裝置及方法，所述裝置包括正弦波生成模塊、比較模塊及映射調整模塊。所述方法包括采用直接數字式頻率合成DDS方式生成所需方波頻率的正弦波形數據，對其進行信號濾波、調理后得到正弦信號；將所述正弦信號電平與零電平進行比較，當所述正弦信號電平大于零電平時，輸出電平值+Vs，當所述正弦信號電平小于零電平時，輸出電平值為0，由此獲得與所述正弦信號同頻的脈沖信號；將所述脈沖信號電平與鉗位電平+Vs/2進行比較，當脈沖信號電平大于鉗位電平時，輸出電平值VH，當脈沖信號電平小于鉗位電平時，輸出電平值VL，由此獲得與所述脈沖信號同頻的方波信號。本發(fā)明大大提高了信號源的整體性能。
文檔編號H03K3/02GK102055438SQ20101054687
公開日2011年5月11日 申請日期2010年11月16日 優(yōu)先權日2010年11月16日
發(fā)明者楊立杰, 武福存, 胡志臣, 袁振華, 趙硯博 申請人:北京航天測控技術開發(fā)公司