專利名稱：D/a轉(zhuǎn)換器電路及其電壓供給控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及D/A轉(zhuǎn)換器電路及其電壓供給控制方法。
背景技術(shù)：
近年來，大的平板顯示裝置的開發(fā)已經(jīng)日益活躍。在大的平板顯示器當(dāng)中，因?yàn)檩^ 低的功率消耗和其它的優(yōu)點(diǎn)，因此LCD(液晶顯示器)引起關(guān)注。LCD被裝備有驅(qū)動(dòng)以矩陣 布置在顯示器上的像素的IXD驅(qū)動(dòng)器IC(集成電路)。圖12示出現(xiàn)有技術(shù)中的IXD驅(qū)動(dòng)器ICl的構(gòu)造。如圖12中所示，IXD驅(qū)動(dòng)器ICl 包括邏輯電路10、電平移位器20、D/A轉(zhuǎn)換器(DAC)電路30、以及輸出級(jí)緩沖器40。邏輯電路10生成數(shù)字灰階信號(hào)，數(shù)字灰階信號(hào)中的每一個(gè)由n(在下文中，假定η =6)位組成并且被用于確定每個(gè)像素的灰階信號(hào)。注意的是，數(shù)字灰階信號(hào)具有CMOS信 號(hào)電平，例如，大約4V的電壓。電平移位器20將通過邏輯電路10生成的數(shù)字灰階信號(hào)的電平位移位到大約IOV 的高電勢(shì)。DAC電路30將從電平移位器20輸出的數(shù)字灰階信號(hào)轉(zhuǎn)換為模擬灰階信號(hào)。DAC 電路30選擇提供的選擇電壓VPl至VP64中的一個(gè)和選擇電壓VNl至VN64中的一個(gè)并且 將所選擇的電壓輸出到輸出級(jí)緩沖器40以生成模擬灰階信號(hào)。輸出級(jí)緩沖器40執(zhí)行用于從DAC電路30提供的模擬灰階信號(hào)的電流緩沖，并且 將緩沖的電流輸出到顯示像素。圖13示出DAC電路30的構(gòu)造。如圖13中所示，DAC電路30包括PchDAC31、NchDAC 32、以及梯形電阻器單元33。注意在LSD中，需要以特定間隔反轉(zhuǎn)像素電極和其對(duì)向電極之 間施加的電壓的極性以防止液晶材料的劣化。被提供以執(zhí)行施加給像素電極的電壓的此極 性反轉(zhuǎn)的極性開關(guān)SW51和SW52分別被連接在DAC電路30的輸入側(cè)和輸出側(cè)。梯形電阻器單元33分別接收來自于外部端子TVPl、TVP64、TVNl以及TVN64的電 壓VP1、VP64、VN1以及VN64，并且生成選擇電壓VPl至VP64和選擇電壓VNl至VN64(稍后 進(jìn)行描述)。注意存在關(guān)系"VPl > VP64”和"VNl < VN64”。PchDAC 31接收來自于電平移位器20的數(shù)字灰階信號(hào)，根據(jù)數(shù)字灰階信號(hào)選擇選 擇電壓VPl至VP64中的一個(gè)，并且輸出所選擇的選擇電壓作為輸出選擇電壓VPout。NchDAC 32接收來自于電平移位器20的數(shù)字灰階信號(hào)，根據(jù)數(shù)字灰階信號(hào)選擇選擇電壓VNl至 VN64中的一個(gè)，并且輸出所選擇的選擇電壓作為輸出選擇電壓VNout。圖14示出DAC電路30的輸出模擬灰階信號(hào)和輸入數(shù)字灰階信號(hào)之間的關(guān)系的 圖。注意，圖14示出其中面板是常白并且輸入數(shù)字信號(hào)具有六位的示例中的關(guān)系。如圖14中所示，當(dāng)在正極性輸出狀態(tài)中數(shù)字灰階信號(hào)D[5:0]是W00000]時(shí)，例如，PchDAC 31選 擇并且輸出選擇電壓VP1。此外，當(dāng)數(shù)字灰階信號(hào)D[5:0]是W00001]時(shí)，PchDAC 31選擇 并且輸出選擇電壓VP2。PchDAC 31以類似的方式對(duì)之后的數(shù)字灰階信號(hào)進(jìn)行操作。最后， 當(dāng)數(shù)字灰階信號(hào)D [5:0]是[111111]時(shí)，PchDAC31選擇并且輸出選擇電壓VP64。在負(fù)極性 輸出狀態(tài)中，通過NchDAC32執(zhí)行類似的數(shù)字模擬轉(zhuǎn)換。圖15示出PchDAC 31和梯形電阻器單元33的詳細(xì)構(gòu)造。注意，對(duì)于梯形電阻器 單元33，僅示出與PchDAC 31相對(duì)應(yīng)的構(gòu)造的一部分。如圖15中所示，梯形電阻器單元33包括電阻元件Rl至R63。均在電阻元件Rl至 R63中的一個(gè)與它的相鄰電阻元件之間的各結(jié)點(diǎn)處，梯形電阻器單元33生成分別從外部端 子TVPl和TVP64施加的電壓VPl和VP64之間的中間電壓VP2至VP63。此外，梯形電阻器 單元33將這些電壓作為選擇電壓VPl至VP64輸出到PchDAC 31。PchDAC 31 包括開關(guān)電路 SW1_1 至 SW1_32、SW2_1 至 SW2_16、SW3_1 至 SW3_8、SW4_1 至SW4_4、SW5_1、SW5_2、以及SW6_1。例如，開關(guān)電路SW1_1接收選擇電壓VPl和VP2并且 根據(jù)6位數(shù)字灰階信號(hào)的LSB(最低有效位)，即，D
的值輸出接收到的選擇電壓VPl和 VP2中的一個(gè)。類似地，開關(guān)電路SW1_2至SW1_32中的每一個(gè)接收選擇電壓VP3至VP64當(dāng) 中其對(duì)應(yīng)的兩個(gè)選擇電壓，并且根據(jù)數(shù)字灰階信號(hào)D
的值輸出接收到的選擇電壓中的 一個(gè)。接下來，例如，開關(guān)電路SW2_1接收開關(guān)電路SW1_1和SW1_2的輸出電壓并且根據(jù) 數(shù)字灰階信號(hào)D[l]的值輸出接收到電壓中的一個(gè)。類似地，開關(guān)電路SW2_2至SW2_16中 的每一個(gè)接收開關(guān)電路SW1_3至SW1_32的輸出電壓當(dāng)中其對(duì)應(yīng)的兩個(gè)輸出電壓，并且根據(jù) 數(shù)字灰階信號(hào)D[l]的值輸出接收到的電壓中的一個(gè)。接下來，例如，開關(guān)電路SW3_1接收開關(guān)電路SW2_1和SW2_2的輸出電壓并且根據(jù) 數(shù)字灰階信號(hào)D[2]的值輸出接收到的電壓中的一個(gè)。類似地，開關(guān)電路SW3_2至
的每一個(gè)接收開關(guān)電路SW2_3至SW2_16的輸出電壓當(dāng)中其對(duì)應(yīng)的兩個(gè)輸出電壓，并且根據(jù) 數(shù)字灰階信號(hào)D[2]的值輸出接收到的電壓中的一個(gè)。接下來，例如，開關(guān)電路SW4_1接收開關(guān)電路SW3_1和SW3_2的輸出電壓并且根據(jù) 數(shù)字灰階信號(hào)D[3]的值輸出接收到的電壓中的一個(gè)。類似地，開關(guān)電路SW4_2至
的每一個(gè)接收開關(guān)電路SW3_3至SW3_8的輸出電壓當(dāng)中其對(duì)應(yīng)的兩個(gè)輸出電壓，并且根據(jù) 數(shù)字灰階信號(hào)D[3]的值輸出接收到的電壓中的一個(gè)。接下來，例如，開關(guān)電路SW5_1接收開關(guān)電路SW4_1和SW4_2的輸出電壓并且根據(jù) 數(shù)字灰階信號(hào)D[4]的值輸出接收到的電壓中的一個(gè)。類似地，開關(guān)電路SW5_2接收開關(guān)電 路SW4_3和SW4_4的輸出電壓，并且根據(jù)數(shù)字灰階信號(hào)D[4]的值輸出接收到的電壓中的一 個(gè)。最后，開關(guān)電路SW6_1接收開關(guān)電路SW5_1和SW5_2的輸出電壓并且根據(jù)6位數(shù) 字灰階信號(hào)的MSB (最高有效位)，即D[5]的值輸出接收到的電壓中的一個(gè)作為輸出選擇電 壓 VPout0圖16示出開關(guān)電路SW1_1的構(gòu)造。其它的開關(guān)電路SW1_2至SW1_32、SW2_1至 SW2_16、SW3_1 至 Sff3_8, SW4_1 至 Sff4_4, SW5_U SW5_2 以及 SW6_1 中的每一個(gè)具有與開 關(guān)電路SW1_1的構(gòu)造相類似的構(gòu)造，并且因此省略它們的解釋。如圖16中所示，開關(guān)電路Sffl_l包括PMOS晶體管MPH和MPL，以及逆變器電路IVL。注意，為了方便起見，圖16中所 示的示例被繪制為好像每個(gè)開關(guān)電路包括逆變器。然而，實(shí)際上，通常在DAC外部生成信號(hào) D[5:0]和其反轉(zhuǎn)信號(hào)，并且將生成的信號(hào)提供到各開關(guān)。也可以采用這樣的構(gòu)造。選擇電壓VPl被輸入到PMOS晶體管MPH的漏極和源極中的任意一個(gè)，并且源極和漏 極中的另一個(gè)被連接到結(jié)點(diǎn)A。此外，數(shù)字灰階信號(hào)D
被輸入到PMOS晶體管MPH的柵極。選擇電壓VP2被輸入到PMOS晶體管MPL的源極和漏極中的任意一個(gè)，并且源極和 漏極中的另一個(gè)被連接到結(jié)點(diǎn)A。此外，通過逆變器IVL獲得的數(shù)字灰階信號(hào)D
的反轉(zhuǎn) 信號(hào)/D
被輸入到PMOS晶體管MPL的柵極。PMOS晶體管MPH和MPL的背柵都被連接到電源電壓端子VDD2。注意，除了背柵的電壓之外，NchDAC 32具有與PchDAC 31的構(gòu)造基本上類似的構(gòu) 造。此外，與NchDAC 32相對(duì)應(yīng)的梯形電阻器單元33的部分也具有與PchDAC 31的構(gòu)造基 本上相類似的構(gòu)造。圖17示出在通電時(shí)執(zhí)行的LCD驅(qū)動(dòng)器ICl的序列的示意圖。注意的是，被提供到 圖12中所示的LCD驅(qū)動(dòng)器ICl的電壓包括能夠在低壓下進(jìn)行操作的邏輯電路10使用的大 約4V的電源電壓VDD1，和實(shí)際上用于驅(qū)動(dòng)液晶面板的像素的IOV或者更高的高壓驅(qū)動(dòng)器電 源的電源電壓VDD2。此外，還包括被用于將想要的電壓提供到DAC電路30的上述外部電 壓。在圖13中所示的示例中，電壓VP1、VP64、VN1以及VN64對(duì)應(yīng)于外部電壓。如圖17中所示，首先，在時(shí)間11，在邏輯電路10中使用的大約4V的電源電壓VDD1 上升。然后，在時(shí)間t2，邏輯電路10開始操作并且從而輸出輸出信號(hào)SGNL。此外，在時(shí)間 t3，用于高壓驅(qū)動(dòng)器電源的電源電壓VDD2上升。然后，在時(shí)間t4，是從外部端子提供的電壓 的電壓VP1、VP64、VN1以及VN64上升。如上所述，在IXD驅(qū)動(dòng)器ICl的DAC電路30 (特別地，R-DAC方案)中，在DAC電 路30的每個(gè)組件上施加外部提供的電源電壓VDDl和VDD2、通過劃分IC內(nèi)部的外部提供的 外部電壓獲得的電壓，或者通過類似的方式獲得的電壓。注意的是，在用于點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)的源驅(qū)動(dòng)器IC的情況下，存在正極性輸出和負(fù)極性 輸出。當(dāng)上述LCD驅(qū)動(dòng)器ICl被用作用于點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)的源驅(qū)動(dòng)器時(shí)，正極性側(cè)DAC電路(圖 13的PchDAC 31)和負(fù)極性側(cè)DAC電路(圖13的NchDAC 32)中的每一個(gè)僅需要具有等于 電源電壓VDD2的一半的耐受電壓，如參考圖14在上面所解釋地。即，背柵和源極之間、背 柵和漏極之間、以及背柵和組成PchDAC 31的每個(gè)開關(guān)電路的PMOS晶體管的柵極之間的耐 受電壓僅需要大約是電源電壓VDD2的一半。這樣的低耐受電壓晶體管要求小的晶體管面 積。因此，能夠在DAC電路30中實(shí)現(xiàn)與等于電源電壓VDD2的一半的耐受電壓相對(duì)應(yīng)的芯 片收縮。注意，日本未經(jīng)審查的專利申請(qǐng)公開No.8_179270(專利文獻(xiàn)1)公開下述技術(shù)， 該技術(shù)防止在源極驅(qū)動(dòng)器等等中在通電時(shí)出現(xiàn)故障。此外，日本未經(jīng)審查的專利申請(qǐng)公開 No. 8-264792 (專利文獻(xiàn)2)公開下述技術(shù)，該技術(shù)防止在用于液晶驅(qū)動(dòng)的電源的通電時(shí)當(dāng) 以不正確的順序執(zhí)行通電時(shí)會(huì)出現(xiàn)的組件的毀壞。

發(fā)明內(nèi)容
本發(fā)明人已經(jīng)發(fā)現(xiàn)下述問題。如上所述，在用于點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)的IXD驅(qū)動(dòng)器ICl中，與等于電源電壓VDD2的一半的耐受電壓相對(duì)應(yīng)的芯片收縮是可能的。然而，如圖17中所 示，例如，由于在時(shí)間t5從外部端子提供的電壓VPl和VP64沒有充分地上升，所以與電源 電壓VDD2的電勢(shì)差會(huì)超過電源電壓VDD2的一半。在此情況下，電勢(shì)差超過背柵和源極之 間、背柵和漏極之間、以及背柵和組成正極性側(cè)DAC電路(圖13的PchDAC 31)中的每一個(gè) 開關(guān)電路的PMOS晶體管的柵極之間的耐受電壓。如上所述，可能的是，在通電時(shí)，高于耐受 電壓的電壓瞬時(shí)施加在正極性側(cè)DAC電路(圖13的PchDAC 31)的組件上。因此，不能減 少組件耐受電壓的裕量，因此對(duì)芯片收縮強(qiáng)加限制。此外，作為避免如上所述的高于耐受電壓的電壓被瞬時(shí)施加給的正極性側(cè)DAC電 路的組件狀態(tài)的對(duì)策，需要在生成通過外部端子提供的電壓VPl和VP64的電源中添加控制 通電順序的附加控制電路。然而，此對(duì)策要求在通過外部端子提供電壓的電源中添加附加 控制電路，因此引起諸如設(shè)計(jì)成本的增加和電路尺寸的增加的缺點(diǎn)。結(jié)果，會(huì)抵消通過執(zhí)行 芯片收縮獲得的優(yōu)點(diǎn)。此外，專利文獻(xiàn)1還公開用于在通電之后的一定時(shí)段內(nèi)使到灰階電壓電路本身的 輸入信號(hào)進(jìn)入高阻抗?fàn)顟B(tài)的方法。然而，在專利文獻(xiàn)1中公開的此電路中，需要添加用于使 輸入信號(hào)進(jìn)入高阻擋狀態(tài)的組成開關(guān)的晶體管以及具有等于VDD2的耐受電壓的它的控制 電路。因此，不能夠減少芯片的布局尺寸。同時(shí)，專利文獻(xiàn)2公開了一種半導(dǎo)體器件(驅(qū)動(dòng)器)，該半導(dǎo)體器件(驅(qū)動(dòng)器)在 其中包括開關(guān)元件，該開關(guān)元件根據(jù)某一順序進(jìn)行操作使得電源電壓被按順序提供到半導(dǎo) 體器件；以及電路，該電路控順序操作。然而，此電路還要求使用能夠耐受VDD2的晶體管， 不僅用于在電路內(nèi)部生成電源順序的組成開關(guān)等等的附加晶體管，而且用于電路中的其它 組件。因此，不能夠減少芯片的布局尺寸。本發(fā)明的第一示例性方面是用于被提供在顯示裝置中的驅(qū)動(dòng)電路的D/A轉(zhuǎn)換器 電路，包括D/A轉(zhuǎn)換器單元，該D/A轉(zhuǎn)換器單元根據(jù)輸入數(shù)字灰階信號(hào)選擇多個(gè)選擇電壓 中的一個(gè)，并且輸出所選擇的選擇電壓作為模擬灰階信號(hào)；第一電源電壓端子，在D/A轉(zhuǎn)換 器單元的通電時(shí)通過此第一電源電壓端子將第一電源電壓提供到組成D/A轉(zhuǎn)換器單元的 晶體管的第一端子；以及電壓供給控制單元，該電壓供給控制單元檢測(cè)第一電源電壓和被 用于生成選擇電壓的第二電壓之間的電勢(shì)差，當(dāng)電勢(shì)差大于預(yù)定值時(shí)將與第一電源電壓相 對(duì)應(yīng)的電壓輸出到組成D/A轉(zhuǎn)換器單元的晶體管的第二端子，并且當(dāng)電勢(shì)差小于預(yù)定值時(shí) 將與第二電壓相對(duì)應(yīng)的電壓輸出到組成D/A轉(zhuǎn)換器單元的晶體管的第二端子。在根據(jù)本發(fā)明的示例性方面的D/A轉(zhuǎn)換器電路中，在組成D/A轉(zhuǎn)換器單元的晶體 管的第一和第二端子之間的電壓不會(huì)增加到預(yù)定值或者高于預(yù)定值。因此，能夠?qū)⒔M成D/A 轉(zhuǎn)換器單元的晶體管的第一和第二端子之間的耐受電壓設(shè)置為等于或者小于預(yù)定值的值。根據(jù)本發(fā)明的示例性方面的D/A轉(zhuǎn)換器能夠?qū)⒔M成電路的晶體管組件的耐受電 壓控制為等于或者小于預(yù)定值的值，因此能夠減少組件尺寸并且因此實(shí)現(xiàn)芯片收縮。


結(jié)合附圖，根據(jù)某些示例性實(shí)施例的以下描述，以上和其它示例性方面、優(yōu)點(diǎn)和特 征將更加明顯，其中圖1是根據(jù)本發(fā)明的第一示例性實(shí)施例的DAC電路的構(gòu)造的示例；
圖2是根據(jù)本發(fā)明的第一示例性實(shí)施例的電壓供給控制電路的示例；圖3是用于解釋根據(jù)本發(fā)明的第一示例性實(shí)施例的電壓供給控制電路的操作的 時(shí)序圖；圖4示出根據(jù)本發(fā)明的第一示例性實(shí)施例的梯形電阻器單元和PchDAC的詳細(xì)構(gòu) 造；圖5是示出在通電時(shí)執(zhí)行的根據(jù)本發(fā)明的第一示例性實(shí)施例的LCD驅(qū)動(dòng)器IC的 順序的示意圖；圖6是根據(jù)本發(fā)明的第一示例性實(shí)施例的電壓供給控制電路的另一示例；圖7是根據(jù)本發(fā)明的第二示例性實(shí)施例的電壓供給控制電路的示例；圖8是用于解釋根據(jù)本發(fā)明的第二示例性實(shí)施例的電壓供給控制電路的操作的 時(shí)序圖；圖9是示出在通電時(shí)執(zhí)行的根據(jù)本發(fā)明的第二示例性實(shí)施例的LCD驅(qū)動(dòng)器IC的 順序的時(shí)序圖；圖10是示出根據(jù)本發(fā)明的第二示例性實(shí)施例的電壓供給控制電路的另一示例；圖11示出根據(jù)本發(fā)明的另一示例性實(shí)施例的梯形電阻器單元和PchDAC的詳細(xì)構(gòu) 造；圖12是典型的IXD驅(qū)動(dòng)器IC的框圖；圖13是現(xiàn)有技術(shù)的DAC電路的構(gòu)造的示例；圖14是示出典型的DAC電路的輸出模擬灰階信號(hào)和輸入數(shù)字灰階信號(hào)之間的關(guān) 系的圖；圖15示出典型的PchDAC的構(gòu)造；圖16示出被提供在典型的PchDAC中的開關(guān)電路的構(gòu)造；以及圖17是示出在通電時(shí)執(zhí)行的現(xiàn)有技術(shù)中的LCD驅(qū)動(dòng)器IC的順序的示意圖。
具體實(shí)施例方式[第一示例性實(shí)施例]在下文中參考附圖詳細(xì)地解釋應(yīng)用本發(fā)明的第一特定示例性實(shí)施例。在該第一示 例性實(shí)施例中，本發(fā)明被應(yīng)用于液晶顯示裝置的LCD驅(qū)動(dòng)器IC的DAC電路100。注意，根 據(jù)第一示例性實(shí)施例的包括DAC電路的LCD驅(qū)動(dòng)器IC的構(gòu)造與圖12中所示的LCD驅(qū)動(dòng)器 ICl的構(gòu)造相類似，不同之處在于DAC電路30被替換為DAC電路100，并且因此省略了它的 說明。圖1示出根據(jù)該第一示例性實(shí)施例的DAC電路100的構(gòu)造。與圖13中所示的DAC 電路30類似地，在該第一示例性實(shí)施例中，極性開關(guān)SW51和SW52分別被連接到DAC電路 100的輸入側(cè)和輸出側(cè)。如圖1中所示，DAC電路100包括PchDAC 31、NchDAC 32、梯形電 阻器單元33、以及電壓供給控制單元110。假定通過PchDAC 31和NchDAC 32為數(shù)字灰階 信號(hào)選擇的選擇電壓與圖14中所示的圖具有類似的關(guān)系。電壓供給控制單元110包括電壓供給控制電路111和112。電壓供給控制電路111 接收從外部端子TVPl提供的電壓和從電源電壓端子VDD2提供的電源電壓VDD2。然后，它 將輸出電壓Voutl (稍后進(jìn)行解釋)輸出到梯形電阻器單元33。電壓供給控制電路112接收從外部端子TVP64提供的電壓和從電源電壓端子VDD2提供的電源電壓VDD2。然后，它將 輸出電壓Vout2 (稍后進(jìn)行解釋)輸出到梯形電阻器單元33。圖2示出電壓供給控制電路111的構(gòu)造。如圖2中所示，電壓供給控制電路111 包括比較檢測(cè)器CMPlll和CMP112、控制電路CNT113、輸出放大器AMP114、開關(guān)電路SW115、 輸入端子IN116、以及輸出端子0UT117。輸入端子mi 16接收從外部端子TVPl提供的電壓。注意的是，在此輸入端子mi 16 處出現(xiàn)的電勢(shì)被表示為“輸入電壓Vinl”。輸出放大器AMP114將與結(jié)點(diǎn)B處的電勢(shì)電平相對(duì)應(yīng)的電壓輸出到輸出端子 0UT117。輸出放大器AMP114被形成為電壓跟隨器電路。注意，在此輸出端子0UT117處出 現(xiàn)的電勢(shì)被表示為“輸出電壓Voutl ”。比較檢測(cè)器CMPl 11監(jiān)測(cè)電源電壓VDD2和輸出電壓Voutl，并且檢測(cè)它們之間的電 勢(shì)差。然后，它將檢測(cè)結(jié)果輸出到控制電路CNT113。比較檢測(cè)器CMPl 12監(jiān)測(cè)輸入電壓Vinl和輸出電壓Vout 1，并且檢測(cè)它們之間的電 勢(shì)差。然后，它將檢測(cè)結(jié)果輸出到控制電路CNT113。開關(guān)電路SW115被連接在結(jié)點(diǎn)B和輸入端子IN116之間。然后，根據(jù)通過控制電 路CNTl 13輸出的開關(guān)控制信號(hào)S2控制開關(guān)電路SWl 15的導(dǎo)通/截止?fàn)顟B(tài)。例如，當(dāng)處于高 電平的開關(guān)控制信號(hào)S2被輸入到開關(guān)電路SW115時(shí)，它變成導(dǎo)通狀態(tài)并且將結(jié)點(diǎn)B電氣地 連接到輸入端子IN116。此外，當(dāng)處于低電平的開關(guān)控制信號(hào)S2被輸入到開關(guān)電路SW115 時(shí)，它變成截止?fàn)顟B(tài)并且將結(jié)點(diǎn)B從輸入端子IN116電氣地?cái)嚅_?？刂齐娐稢NTl 13根據(jù)比較檢測(cè)器CMPlll和CMPl 12的檢測(cè)結(jié)果將電壓控制信號(hào) Sl輸出到結(jié)點(diǎn)B，并且還將開關(guān)控制信號(hào)S2輸出到開關(guān)電路SW115。更具體地，控制電路 CNT113根據(jù)比較檢測(cè)器CMPlll的檢測(cè)結(jié)果將具有基本上等于電源電壓VDD2的電勢(shì)電平的 電壓控制信號(hào)Sl輸出到結(jié)點(diǎn)B，使得電源電壓VDD2和輸出電壓Voutl之間的電勢(shì)差被保持 不變得更寬。此外，基于比較檢測(cè)器CMP112的檢測(cè)結(jié)果，當(dāng)在輸入電壓Vinl，即從外部端 子TVPl提供的電壓和輸出電壓Voutl之間的電勢(shì)差變成預(yù)定值(例如，大約0. 2V)時(shí)，控 制電路CNT113執(zhí)行控制以使開關(guān)控制信號(hào)S2上升到高電平。注意，在這里假定在開關(guān)控 制信號(hào)S2上升到高電平時(shí)停止電壓控制信號(hào)Sl的輸出。圖3示出用于解釋電壓供給控制電路111的操作的時(shí)序圖。如圖3中所示，首先， 在時(shí)間tll，電源電壓VDD2被導(dǎo)通并且電源電壓VDD2的電勢(shì)逐漸上升。這時(shí)，控制電路 CNTl 13根據(jù)比較檢測(cè)器CMPlll的檢測(cè)結(jié)果升高電壓控制信號(hào)Sl的電勢(shì)電平使得電源電 壓VDD2和輸出電壓Voutl之間的電勢(shì)差被保持不變得更寬。結(jié)果，輸出放大器AMPl 14輸 出基本上等于電源電壓VDD2的電壓作為輸出電壓Voutl。同時(shí)，比較檢測(cè)器CMP112檢測(cè)到從外部端子TVPl沒有提供電壓或者被提供的電 壓的電勢(shì)低。控制電路CNT113基于此檢測(cè)結(jié)果將開關(guān)控制信號(hào)S2保持在低電平，并且開 關(guān)電路SWl 15將結(jié)點(diǎn)B從輸入端子INl 16電氣地?cái)嚅_。接下來，在時(shí)間tl2，從外部端子TVPl提供的電壓被導(dǎo)通并且輸入電壓Vinl的電 勢(shì)逐漸上升。此外，在時(shí)間113，比較檢測(cè)器CMPl 12檢測(cè)到輸入電壓Vinl和輸出電壓Voutl 之間的電勢(shì)差變成預(yù)定值?？刂齐娐稢NT113基于此檢測(cè)結(jié)果將開關(guān)控制信號(hào)S2上升到高 電平，并且開關(guān)電路SW115將結(jié)點(diǎn)B電氣地連接到輸入端子IN116。結(jié)果，輸入電壓Vinl，即從外部端子TVPl提供的電壓的電勢(shì)被輸入到輸出放大器AMP114。因此，輸出放大器AMP114 輸出基本上與從外部端子TVPl提供的電壓相等的電壓作為輸出電壓Voutl。注意的是，電壓供給控制電路112的構(gòu)造與電壓供給控制電路111的構(gòu)造類似。 然而，從外部端子TVP64提供的電壓被輸入到電壓供給控制電路112的輸入端子IN116。 在接下來的說明中，必要時(shí)將從外部端子TVP64提供的電壓稱為“輸入電壓Vin2” (Vin2 < Vinl)。此外，假定輸出電壓Vout2(Vout2 ^ Voutl)被輸出到電壓供給控制電路112的 輸出端子0UT117。圖4示出PchDAC 31和梯形電阻器單元33的詳細(xì)構(gòu)造。注意，PchDAC 31和梯形 電阻器單元33的構(gòu)造與參考圖15在上面描述的構(gòu)造類似，并且因此在這里省略它們的解 釋。圖4中所示的構(gòu)造與圖15中所示的構(gòu)造的不同之處在于被連接到圖15中的梯形電阻 器單元33的外部端子TVPl和TVP64被替換為圖4中的電壓供給控制電路111和112。由 于此修改，從梯形電阻器單元33輸出到PchDAC 31的選擇電壓VP2至VP63被生成作為輸 出電壓Voutl和Vout2之間的中間電勢(shì)。圖5是示出在通電時(shí)執(zhí)行的根據(jù)第一示例性實(shí)施例的LCD驅(qū)動(dòng)器IC的順序的示 意圖。如圖5中所示，首先，在時(shí)間tl，邏輯電路10使用的大約4V的電源電壓VDDl上升。 然后，在時(shí)間t2，邏輯電路10開始操作并且從而輸出輸出信號(hào)SGNL。接下來，在時(shí)間tll， 用于高壓驅(qū)動(dòng)器電源的電源電壓VDD2上升。這時(shí)，如參考圖4在上面所解釋的，來自于電 壓供給控制電路111、112的輸出電壓Voutl、Vout2上升以跟隨電源電壓VDD2的上升。然 后，在時(shí)間tl2，輸入電壓Vinl、Vin2，即從外部端子TVP1、TVP64提供的電壓的電勢(shì)上升。 在時(shí)間tl3，輸入電壓Vinl、Vin2和輸出電壓Voutl、Vout2之間的電勢(shì)差變成預(yù)定值，并且 因此開關(guān)電路SW115變成導(dǎo)通狀態(tài)。結(jié)果，輸出電壓Voutl和Vout2分別變成基本上與從外 部端子TVPl和TVP64提供的電壓相等的電壓。結(jié)果，從梯形電阻器單元33提供到PchDAC 31的選擇電壓VPl至VP64的電勢(shì)也上升以跟隨電源電壓VDD2的上升。在圖13中所示的現(xiàn)有技術(shù)的DAC電路30中，即使當(dāng)電源電壓VDD2已經(jīng)上升時(shí)，來 自于外部端子的電壓VP1、VP64在此時(shí)間點(diǎn)沒有充分地上升。因此，如圖17中所示，與電源 電壓VDD2的電勢(shì)差VR會(huì)超過電源電壓VDD2的一半。在這樣的情況下，從梯形電阻器單元 33提供到PchDAC 31的選擇電壓VPl至VP64的電勢(shì)也超過電源電壓VDD2的一半。因此， 可能的是，它們超過背柵和源極之間、背柵和漏極之間、以及組成PchDAC 31的每個(gè)開關(guān)電 路的PMOS晶體管的柵極和背柵之間的耐受電壓。與此相反，在根據(jù)本發(fā)明的第一示例性實(shí)施例的DAC電路100中，即使當(dāng)來自于外 部端子的電壓VP1、VP64沒有充分地上升時(shí)，來自于電壓供給控制電路111、112的輸出電壓 Voul、Vout2上升以跟隨電源電壓VDD2的上升，如圖3和圖5中所示。結(jié)果，從梯形電阻器 單元33提供到PchDAC 31的選擇電壓VPl至VP64的電勢(shì)也上升以跟隨電源電壓VDD2的 上升。因此，能夠解決在現(xiàn)有技術(shù)中的DAC電路30中出現(xiàn)的問題，即，電勢(shì)差超過背柵和源 極之間、背柵和漏極之間、以及背柵和組成PchDAC 31的每個(gè)開關(guān)電路的PMOS晶體管的柵 極之間的耐受電壓的問題。此外，因?yàn)榇藛栴}被解決，所以不需要考慮組成PchDAC 31的每個(gè)開關(guān)電路的 PMOS晶體管的組件耐受裕量，從而使得能夠?qū)崿F(xiàn)與等于電源電壓VDD2的一半的耐受電壓 相對(duì)應(yīng)的芯片收縮。此外，因?yàn)槟軌蛟谌我鈺r(shí)序?qū)◤耐獠慷俗覶VPl和TVP64提供的電壓，所以不需要添加控制生成通過外部端子提供的電壓VPl和VP64的電源中的通電順序的任 何附加控制電路，從而消除諸如設(shè)計(jì)成本的增加和電路尺寸的增加的缺點(diǎn)。此外，對(duì)于電壓供給控制電路111和112的唯一要求是升高輸出電壓Voutl和 Vout2以跟隨電源電壓VDD2的升高。因此，例如，也可以采用圖6中所示的構(gòu)造。如圖6中 所示，電壓供給控制電路111包括比較檢測(cè)器CMPlll和CMP112、控制電路CNT113、開關(guān)電 路Sffl 15和SW118、輸入端子IN116、以及輸出端子0UT117。在圖6中所示的電壓供給控制電路111中，當(dāng)電源電壓VDD2升高時(shí)，開關(guān)電路 Sffl 18根據(jù)比較檢測(cè)器CMPlll的檢測(cè)結(jié)果通過控制信號(hào)Sl變成導(dǎo)通狀態(tài)使得電源電壓 VDD2和輸出電壓Voutl之間的電勢(shì)差被保持不變得更寬。此外，基于比較檢測(cè)器CMP112的 檢測(cè)結(jié)果，當(dāng)輸入電壓Vinl，從外部端子TVPl提供的電壓與輸出電壓Voutl之間的電勢(shì)差 變成預(yù)定值時(shí)，通過開關(guān)控制信號(hào)S2使得開關(guān)電路SW115變成導(dǎo)通狀態(tài)。注意的是，在通 過開關(guān)控制信號(hào)S2導(dǎo)通開關(guān)電路SW115時(shí)通過電壓控制信號(hào)Sl截止開關(guān)電路SW118。注 意的是，電源控制電路112具有與電壓供給控制電路111的構(gòu)造類似的構(gòu)造。[第二示例性實(shí)施例]在下文中參考附圖詳細(xì)地描述應(yīng)用本發(fā)明的第二特定示例性實(shí)施例。與第一示例 性實(shí)施例類似地，在第二示例性實(shí)施例中本發(fā)明被應(yīng)用于液晶顯示裝置的LCD驅(qū)動(dòng)器IC的 DAC電路100。第二示例性實(shí)施例與第一示例性實(shí)施例的不同之處在于電壓供給控制電路 111和112的構(gòu)造。因此，將重點(diǎn)放在該不同之處來解釋第二示例性實(shí)施例。通過第一示例 性實(shí)施例已經(jīng)解釋其余的共同的構(gòu)造，并且因此省略它的解釋。圖7示出根據(jù)第二示例性實(shí)施例的電壓供給控制電路111的構(gòu)造。如圖7中所 示，電壓供給控制電路111包括比較檢測(cè)器CMPlll和CMP112、控制電路CNT113、輸出放大 器AMP114、開關(guān)電路SW115、輸入端子IN116、以及輸出端子0UT117。然而，第二示例性實(shí)施 例在下述要點(diǎn)方面不同于第一示例性實(shí)施例。比較檢測(cè)器CMPlll監(jiān)測(cè)等于電源電壓VDD2的一半的電壓(在下文中被稱為“基 準(zhǔn)電壓1/2VDD2”)和輸出電壓Voutl，并且檢測(cè)它們之間的電勢(shì)差。然后，它將檢測(cè)結(jié)果輸 出到控制電路CNT 113。注意，通過使用兩個(gè)串聯(lián)連接的電阻器分壓電源電壓VDD2可以生 成基準(zhǔn)電壓1/2VDD2。此外，基準(zhǔn)電壓不限于等于電源電壓VDD2的一半的電壓。S卩，基準(zhǔn)電 壓可以是等于或者高于1/2VDD2的任何電壓。比較檢測(cè)器CMPl 12監(jiān)測(cè)輸入電壓Vinl和基準(zhǔn)電壓1/2VDD2，并且檢測(cè)它們之間的 電勢(shì)差。然后，它將檢測(cè)結(jié)果輸出到控制電路CNTl 13?？刂齐娐稢NTl 13根據(jù)比較檢測(cè)器CMPlll和CMPl 12的檢測(cè)結(jié)果將電壓控制信號(hào) Sl輸出到結(jié)點(diǎn)B，并且還將開關(guān)控制信號(hào)S2輸出到開關(guān)電路SW115。更加具體地，控制電路 CNTl 13根據(jù)比較檢測(cè)器CMPlll的檢測(cè)結(jié)果將具有基本上等于基準(zhǔn)電壓1/2VDD2的電勢(shì)電 平的電壓控制信號(hào)Sl輸出到結(jié)點(diǎn)B使得基準(zhǔn)電壓1/2VDD2和輸出電壓Voutl之間的電勢(shì) 差被保持不變得更大。然后，當(dāng)基于比較檢測(cè)器CMP112的比較結(jié)果，輸入電壓Vinl變得等 于或者高于基準(zhǔn)電壓1/2VDD2時(shí)，控制電路CNT113將開關(guān)控制信號(hào)S2上升到高電平并且 因此使開關(guān)電路SW115進(jìn)入導(dǎo)通狀態(tài)。注意，在這里假定在當(dāng)開關(guān)控制信號(hào)S2上升到高電 平時(shí)停止電壓控制信號(hào)Sl的輸出。其它的構(gòu)造與第一示例性實(shí)施例的構(gòu)造相類似。圖8示出用于解釋電壓供給控制電路111的操作的時(shí)序圖。如圖8中所示，首先，
11在時(shí)間t21導(dǎo)通電源電壓VDD2并且電源電壓VDD2的電勢(shì)逐漸上升。此外，是電源電壓VDD2 的一半的基準(zhǔn)電壓1/2VDD2同時(shí)上升。這時(shí)，控制電路CNT113根據(jù)比較檢測(cè)器CMPlll的 檢測(cè)結(jié)果升高電壓控制信號(hào)Sl的電勢(shì)電平使得基準(zhǔn)電壓1/2VDD2和輸出電壓Voutl之間 的電勢(shì)差被保持不更寬。結(jié)果，輸出放大器AMP114輸出基本上等于基準(zhǔn)電壓1/2VDD2的電 壓作為輸出電壓Voutl。同時(shí)，比較檢測(cè)器CMP112檢測(cè)到從外部端子TVPl沒有提供電壓或者被提供的電 壓的電勢(shì)低?？刂齐娐稢NT113基于此檢測(cè)結(jié)果將開關(guān)控制信號(hào)S2保持為低電平，并且開 關(guān)電路SWl 15將結(jié)點(diǎn)B從輸入端子INl 16電氣地?cái)嚅_。接下來，在時(shí)間t22，導(dǎo)通從外部端子TVPl提供的電壓并且輸入電壓Vinl的電勢(shì) 逐漸地上升。此外，在時(shí)間tl3，比較檢測(cè)器CMP112檢測(cè)到輸入電壓Vinl變得等于或者高 于基準(zhǔn)電壓1/2VDD2?？刂齐娐稢NT113基于此檢測(cè)結(jié)果將開關(guān)控制信號(hào)S2升高到高電平， 并且開關(guān)電路SW115將結(jié)點(diǎn)B電氣地連接到輸入端子IN116。結(jié)果，輸入電壓Vinl，即從外 部端子TVPl提供的電壓的電勢(shì)被輸入到輸出放大器AMP114。因此，輸出放大器AMP114輸 出基本上與從外部端子TVPl提供的電壓相等的電壓作為輸出電壓Voutl。注意，電壓供給控制電路112的構(gòu)造與電壓供給控制電路111的構(gòu)造類似。然而， 從外部端子TVP64提供的電壓被輸入到電壓供給控制電路112的輸入端子IN116。圖9是示出在通電時(shí)執(zhí)行的根據(jù)第二示例性實(shí)施例的LCD驅(qū)動(dòng)器IC的順序的示 意圖。如圖9中所示，首先，在時(shí)間tl，邏輯電路10使用的大約4V的電源電壓VDDl上升。 然后，在時(shí)間t2，邏輯電路10開始操作并且因此輸出輸出信號(hào)SGNL。接下來，在時(shí)間t21， 用于高壓驅(qū)動(dòng)器電源的電源電壓VDD2上升。這時(shí)，如參考圖8在上面所解釋的，來自于電 壓供給控制電路111、112的輸出電壓Voutl、Vout2跟隨電源電壓VDD2的上升并且輸出電 源電壓VDD2的一半電壓。然后，在時(shí)間t22，輸入電壓Vinl、Vin2，即從外部端子TVP1、TVP64提供的電壓的 電勢(shì)上升。在時(shí)間t23，輸入電壓Vinl、Vin2的電勢(shì)變得等于或者高于電源電壓VDD2的一 半電壓，并且因此開關(guān)電路SWl 15變成導(dǎo)通狀態(tài)。結(jié)果，輸出電壓Voutl和Vout2分別變成 基本上與從外部端子TVPl和TVP64提供的電壓相等的電壓。結(jié)果，從梯形電阻器單元33 提供到PchDAC 31的選擇電壓VPl至VP64的電勢(shì)也上升以跟隨電源電壓VDD2的上升。如上所述，在根據(jù)本發(fā)明的第二示例性實(shí)施例的DAC電路100中，因?yàn)殡妷汗┙o控 制電路111和112具有像圖8中所示的構(gòu)造，因此在來自于外部端子的電壓VP1、VP64還沒 有充分地上升的時(shí)段期間輸出電源電壓VDD2的一半電壓以跟隨電源電壓VDD2的上升。然 后，當(dāng)來自于外部端子的電壓VP1、VP64變得等于或者高于電源電壓VDD2的一半電壓時(shí)，輸 出基本上等于電壓VP1、VP64的電勢(shì)。結(jié)果，與第一示例性實(shí)施例類似地，即使當(dāng)來自于外部端子的電壓VPl、VP64沒有 充分地上升時(shí)，也能夠防止電勢(shì)差超過背柵和源極之間、背柵和漏極之間、以及背柵和組成 PchDAC 31的每個(gè)開關(guān)電路的PMOS晶體管的柵極之間的耐受電壓。此外，對(duì)于電壓供給控制電路111和112的唯一要求是將輸出電壓Voutl和Vout2 調(diào)節(jié)為電源電壓VDD2的一半電壓以跟隨電源電壓VDD2的上升。因此，例如，也可以采用圖 10中所示的構(gòu)造。如圖10中所示，電壓供給控制電路111包括比較檢測(cè)器CMP112、控制電 路CNT113、開關(guān)電路SW115和SW118、輸入端子IN116、以及輸出端子0UT117。
在圖10中所示的電壓供給控制電路111中，當(dāng)電源電壓VDD2上升并且因此基準(zhǔn) 電壓1/2VDD2上升時(shí)，監(jiān)測(cè)輸出電壓Voutl的比較檢測(cè)器CMP112執(zhí)行比較以確定輸出電壓 Voutl是否等于或者高于基準(zhǔn)電壓1/2VDD2并且將確定結(jié)果輸出到控制電路CNT113。當(dāng)輸 出電壓Voutl等于或者低于基準(zhǔn)電壓1/2VDD2時(shí)，控制電路CNT113使開關(guān)電路SW118進(jìn)入 導(dǎo)通狀態(tài)并且使開關(guān)電路SW115進(jìn)入截止?fàn)顟B(tài)。然后，基于比較檢測(cè)器CMP112的檢測(cè)結(jié)果， 當(dāng)輸入電壓Vinl，即從外部端子TVPl提供的電壓變成等于或者高于基準(zhǔn)電壓1/2VDD2時(shí)， 控制電路CNT113使開關(guān)電路SW118進(jìn)入截止?fàn)顟B(tài)并且使開關(guān)電路SW115進(jìn)入導(dǎo)通狀態(tài)。即使通過像這樣的構(gòu)造，在來自于外部端子的電壓VP1、VP64沒有充分地上升的 時(shí)段期間電壓供給控制電路111輸出電源電壓VDD2的一半電壓以跟隨電源電壓VDD2的上 升。然后，當(dāng)來自于外部端子的電壓VP1、VP64變得等于或者高于電源電壓VDD2的一半電 壓時(shí)，電壓供給控制電路111輸出基本上等于電壓VP1、VP64的電勢(shì)。注意，本發(fā)明不限于上述示例性實(shí)施例，并且在不脫離本發(fā)明的精神和范圍的情 況下能夠進(jìn)行各種修改。例如，電壓供給控制單元210可以被連接在梯形電阻器單元33和 PchDAC 31之間，如圖11中所示。電壓供給控制單元210包括與通過PchDAC 31提供的電 壓VPl至VP64的數(shù)目相同的數(shù)目的電壓供給控制電路，并且電壓供給控制電路中的每一個(gè) 具有與電壓供給控制電路111的構(gòu)造類似的構(gòu)造。即使通過像這樣的構(gòu)造，盡管電路尺寸 可能增加，但是也能夠解決電勢(shì)差超過背柵和源極之間、背柵和漏極之間、以及背柵和組成 PchDAC 31的每個(gè)開關(guān)電路的PMOS晶體管的柵極之間的耐受電壓的問題。此外，盡管在第一和第二示例性實(shí)施例中通過利用梯形電阻器單元33分壓從兩 個(gè)外部端子TVPl和TVP64提供的電壓來生成選擇電壓，但是外部端子的數(shù)目不限于兩個(gè)。 即，可以通過利用從三個(gè)或者更多外部端子提供的電壓生成選擇電壓。雖然已經(jīng)按照若干示例性實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員將理解本 發(fā)明能夠在所附的權(quán)利要求的精神和范圍內(nèi)以各種修改進(jìn)行實(shí)踐，并且本發(fā)明并不限于上 述的示例。此外，權(quán)利要求的范圍不受到上述示例性實(shí)施例的限制。此外，注意的是，申請(qǐng)人意在涵蓋所有權(quán)利要求要素的等同形式，即使在后期的審 查過程中對(duì)權(quán)利要求進(jìn)行過修改亦是如此。本領(lǐng)域的技術(shù)人員能夠根據(jù)需要組合第一和第二示例性實(shí)施例。
權(quán)利要求
1.一種D/A轉(zhuǎn)換器電路，該D/A轉(zhuǎn)換器電路用于在顯示裝置中所提供的驅(qū)動(dòng)電路，該 D/A轉(zhuǎn)換器電路包括D/A轉(zhuǎn)換器單元，所述D/A轉(zhuǎn)換器單元根據(jù)輸入數(shù)字灰階信號(hào)選擇多個(gè)選擇電壓中的 一個(gè)，并且輸出所選擇的選擇電壓作為模擬灰階信號(hào)；第一電源電壓端子，在所述D/A轉(zhuǎn)換器單元的通電時(shí)，經(jīng)由該第一電源電壓端子將第 一電源電壓提供到構(gòu)成所述D/A轉(zhuǎn)換器單元的晶體管的第一端子；以及電壓供給控制單元，所述電壓供給控制單元檢測(cè)在被用于生成所述選擇電壓的第二電 壓和所述第一電源電壓之間的電勢(shì)差，當(dāng)所述電勢(shì)差大于預(yù)定值時(shí)，將與所述第一電源電 壓相對(duì)應(yīng)的電壓輸出到構(gòu)成所述D/A轉(zhuǎn)換器單元的晶體管的第二端子，并且當(dāng)所述電勢(shì)差 小于所述預(yù)定值時(shí)，將與所述第二電壓相對(duì)應(yīng)的電壓輸出到構(gòu)成所述D/A轉(zhuǎn)換器單元的晶 體管的第二端子。
2.根據(jù)權(quán)利要求1所述的D/A轉(zhuǎn)換器電路，其中， 所述電壓供給控制單元包括開關(guān)電路，當(dāng)所述電勢(shì)差大于所述預(yù)定值時(shí)，所述電壓供給控制單元使所述開關(guān)電路進(jìn)入斷開狀 態(tài)并且輸出與所述第一電源電壓相對(duì)應(yīng)的電壓，并且當(dāng)所述電勢(shì)差小于所述預(yù)定值時(shí)，所述電壓供給控制單元使所述開關(guān)電路進(jìn)入導(dǎo)通狀 態(tài)并且輸出與所述第二電壓相對(duì)應(yīng)的電壓。
3.根據(jù)權(quán)利要求2所述的D/A轉(zhuǎn)換器電路，其中，所述電壓供給控制單元包括控制電路和放大器，所述放大器根據(jù)輸入電壓來輸出電壓，所述開關(guān)電路被連接在所述放大器的輸入和經(jīng)由其提供所述第二電壓的端子之間，并且當(dāng)所述電勢(shì)差大于所述預(yù)定值時(shí)，所述控制電路使所述開關(guān)電路進(jìn)入斷開狀態(tài)，并且 當(dāng)所述電勢(shì)差小于所述預(yù)定值時(shí)，所述控制電路使所述開關(guān)電路進(jìn)入導(dǎo)通狀態(tài)。
4.根據(jù)權(quán)利要求1所述的D/A轉(zhuǎn)換器電路，進(jìn)一步包括梯形電阻器單元，所述梯形電阻 器單元生成與所述第二電壓相對(duì)應(yīng)的多個(gè)選擇電壓。
5.根據(jù)權(quán)利要求1所述的D/A轉(zhuǎn)換器電路，其中， 所述預(yù)定值是小于所述第一電源電壓的一半的值。
6.根據(jù)權(quán)利要求1所述的D/A轉(zhuǎn)換器電路，其中， 構(gòu)成所述D/A轉(zhuǎn)換器單元的晶體管是PMOS晶體管。
7.根據(jù)權(quán)利要求6所述的D/A轉(zhuǎn)換器電路，其中， 所述晶體管的第一端子是背柵電壓供給端子。
8.根據(jù)權(quán)利要求6所述的D/A轉(zhuǎn)換器電路，其中， 所述晶體管的第二端子是漏極端子或者源極端子。
9.根據(jù)權(quán)利要求1所述的D/A轉(zhuǎn)換器電路，其中， 從所述D/A轉(zhuǎn)換器電路的外部端子提供所述第二電壓。
10.根據(jù)權(quán)利要求1所述的D/A轉(zhuǎn)換器電路，其中，所述顯示裝置是液晶顯示裝置，并且所述驅(qū)動(dòng)器電路是用于點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)的源極驅(qū)動(dòng)器。
11.一種用于在顯示裝置中所提供的驅(qū)動(dòng)電路的D/A轉(zhuǎn)換器電路的電壓供給控制方 法，所述電壓供給控制方法包括當(dāng)D/A轉(zhuǎn)換器單元通電時(shí)，將與第一電源電壓相對(duì)應(yīng)的電壓提供到構(gòu)成所述D/A轉(zhuǎn)換 器單元的晶體管的第一端子，所述D/A轉(zhuǎn)換器被構(gòu)造為根據(jù)輸入數(shù)字灰階信號(hào)來選擇多個(gè) 選擇電壓中的一個(gè)并且輸出所選擇的選擇電壓作為模擬灰階信號(hào)；以及，當(dāng)在被用于生成所述選擇電壓的第二電壓和所述第一電源電壓之間的電勢(shì)差大于預(yù) 定值時(shí)，將所述第一電源電壓輸出到構(gòu)成所述D/A轉(zhuǎn)換器單元的所述晶體管的第二端子， 而當(dāng)所述電勢(shì)差小于所述預(yù)定值時(shí)，將與所述第二電壓相對(duì)應(yīng)的電壓輸出到構(gòu)成所述D/A 轉(zhuǎn)換器單元的所述晶體管的第二端子。
12.根據(jù)權(quán)利要求11所述的用于D/A轉(zhuǎn)換器電路的電壓供給控制方法，其中，所述預(yù)定值是小于所述第一電源電壓的一半的值。
13.根據(jù)權(quán)利要求11所述的用于D/A轉(zhuǎn)換器電路的電壓供給控制方法，其中，所述晶體管是PMOS晶體管并且所述第一端子是背柵電壓供給端子，以及所述晶體管的第二端子是漏極端子或者源極端子。
全文摘要
本發(fā)明涉及D/A轉(zhuǎn)換器電路及其電壓供給控制方法。DAC包括DAC單元，其根據(jù)輸入數(shù)字信號(hào)選擇多個(gè)選擇電壓中的一個(gè)，并且輸出所選擇的選擇電壓作為模擬信號(hào)；第一電源電壓端子，在DAC單元的通電時(shí)通過此第一電源電壓端子將第一電源電壓提供到組成DAC單元的晶體管的第一端子；以及電壓供給控制單元，其檢測(cè)第一電源電壓和被用于生成選擇電壓的第二電壓之間的電勢(shì)差，當(dāng)電勢(shì)差大于預(yù)定值時(shí)將與第一電源電壓相對(duì)應(yīng)的電壓輸出到組成DAC單元的晶體管的第二端子，并且當(dāng)電勢(shì)差小于預(yù)定值時(shí)將與第二電壓相對(duì)應(yīng)的電壓輸出到組成DAC單元的晶體管的第二端子。
文檔編號(hào)H03M1/66GK102118170SQ20101060356
公開日2011年7月6日 申請(qǐng)日期2010年12月22日 優(yōu)先權(quán)日2009年12月22日
發(fā)明者松田覺 申請(qǐng)人:瑞薩電子株式會(huì)社