專利名稱：放大信號的電路及其方法
技術領域：
本公開一般涉及電子電路，并且特別涉及放大數字信號的電路和方法，以及包括放大數字信號的所述電路的音頻放大電路。
背景技術：
在音頻功放領域，客戶需要更低成本且不犧牲性能的解決方案。D類音頻放大器具有很高的效率，并且省略了散熱片，顯著地降低了整體系統(tǒng)成本和尺寸。因為上述優(yōu)點， D類音頻放大器越來越流行。通常，根據兩種不同的輸入信號類型，D類音頻放大器可以被分為兩類，及模擬和數字。模擬D類放大器通常采用負反饋結構，其可以改善總諧波失真(THD)以及電源抑制比(PSRI )?，F有技術中，大多數數字輸入D類放大器采用開環(huán)結構，其輸出占空比等于輸入占空比。開環(huán)數字D類放大器的增益依賴于電源電壓Vcc，在不同的Vcc，輸入和輸出能夠達到全比例范圍。然而，開環(huán)D類放大器的電源抑制比較差，因為占空比無法變化以補償電源電壓的波動。

發(fā)明內容
如今，越來越多地得到應用的數字音頻信號處理使得使用數字輸入的音頻功放比起使用模擬輸入更為方便。因此提出了具有負反饋結構的數字輸入D類放大器以獲得更好的總諧波失真以及電源抑制比性能。音頻數字功放電路通常具有多個電源，輸入脈寬調制 (PWM)信號為邏輯電平，輸出功率驅動級具有寬的工作電源范圍。閉環(huán)數字D類放大器的電壓增益由反饋回路決定，當放大電路確定了，增益也就確定了。全比例輸入占空比約為0% 至100%。然而即使在輸入占空比相同的情況下，不同的輸出電源電壓Vcc會有不同的輸出占空比，因為負反饋回路的電壓增益是固定的。缺點是具有固定增益的閉環(huán)結構無法達到線性全比例輸入輸出占空比范圍。在Vcc較低時，輸出會被早期地截斷，而在Vcc較高時， 輸出無法達到全比例占空比。因此，在Vcc較低時，由PWM信號的占空比所攜帶的音頻信號會早期地失真，而在Vcc較高時，輸出功率受到了限制。本公開的一個目的是實現具有寬的輸出電源電壓范圍的數字D類電路的全比例輸入輸出范圍。因此，在本公開的一個實施例中，提供了一個放大電路，其包括放大單元用于接收一個常數幅度輸入信號并產生一個開關輸出信號，以及電平移位器用于將所述常數幅度輸入信號變化到一個移位幅度，該移位幅度正比于所述開關輸出信號的峰間幅度。在本公開的一個實施例中，所述放大單元為負反饋D類放大器結構，因此所述開關輸出信號的占空比正比于所述常數幅度輸入信號的占空比，由占空比所承載的模擬信號能夠被無失真地再生。在本公開的一個實施例中，所述放大單元為負反饋D類放大器結構，且所述電平移位器的電壓增益配置為大約等于所述開關輸出信號的峰間幅度與所述常數幅度輸入信號的幅度以及所述負反饋D類放大單元的電壓增益的乘積之間的比值。因此所述開關輸出信號的占空比等于所述常數幅度輸入信號的占空比，實現了全比例輸入輸出范圍。在本公開的一個實施例中，所述放大電路的常數幅度輸入信號和開關輸出信號均為PWM信號。在本公開的一個實施例中，所述放大電路中的負反饋D類放大單元包括一級積分
ο在本公開的一個實施例中，所述放大電路中的負反饋D類放大單元包括二級積分
ο在本公開的一個實施例中，放大電路還包括延遲單元，用于將所述開關輸出信號延遲一段大約為所述常數幅度輸入信號周期的3%至8%的時間。這樣，能夠消除輸出信號中不期望的毛刺，放大電路能夠工作得更加穩(wěn)定。在本公開的一個實施例中，放大電路的延遲單元的延遲時間為常數幅度輸入信號周期的4%至6%。在本公開的一個實施例中，放大電路還包括延遲單元，用于將所述開關輸出信號延遲一段超過17[2+(|11| + |12|)/(|12卜|11|)]的時間，其中τ為所述開關輸出信號的周期，Il為所述負反饋D類放大單元的輸入電流，而12為所述負反饋D類放大單元的反饋電流。這樣，能夠消除輸出信號中不期望的毛刺，放大電路能夠工作得更加穩(wěn)定。在本公開的一個實施例中，放大電路中的負反饋D類放大單元包括全橋。本公開的另一個目的是提供一種音頻放大電路。在本公開的一個實施例中，音頻放大電路，包括PWM調節(jié)器、數字放大電路以及低通濾波器。PWM調節(jié)器用于將模擬音頻信號變換為PWM信號。數字放大電路包括負反饋D類放大單元，用于接收所述PWM信號并產生開關輸出信號；以及電平移位器，用于將所述PWM信號變化到一個移位幅度，該移位幅度正比于所述開關輸出信號的峰間幅度。低通濾波器用于過濾所述開關輸出信號以輸出再生的模擬音頻信號。所述開關輸出信號的占空比正比于所述輸入PWM信號的占空比，且由占空比所承載的模擬音頻信號能夠被無失真地再生。在本公開的一個實施例中，電平移位器的電壓增益配置為大約等于所述開關輸出信號的峰間幅度與所述常數幅度輸入信號的幅度以及所述負反饋D類放大單元的電壓增益的乘積之間的比值。這樣，所述開關輸出信號的占空比等于所述常數幅度輸入信號的占空比，實現了全比例輸入輸出范圍。在本公開的一個實施例中，音頻放大電路還包括延遲單元，用于將所述開關輸出信號延遲一段大約為所述PWM信號周期的3%至8%的時間。這樣，能夠消除輸出信號中不期望的毛刺，音頻放大電路能夠工作得更加穩(wěn)定。在本公開的一個實施例中，音頻放大電路還包括延遲單元，用于所述開關輸出信號延遲一段超過17[2+(|11| + |12|)/(|12卜|11|)]的時間，其中τ為所述開關輸出信號的周期，Il為所述負反饋D類放大單元的輸入電流，而12為所述負反饋D類放大單元的反饋電流。這樣，能夠消除輸出信號中不期望的毛刺，音頻放大電路能夠工作得更加穩(wěn)定。在本公開的一個實施例中，音頻放大電路中的負反饋D類放大單元包括全橋。本公開的又一個目的是提供一種放大數字信號的方法。在本公開的一個具體實施方式
中，方法包括以下步驟由負反饋D類放大單元接收常數幅度輸入信號并產生開關輸出信號；將所述常數幅度輸入信號的幅度變化到正比于所述開關輸出信號的峰間幅度的值。這樣，所述開關輸出信號的占空比正比于所述輸入PWM信號的占空比，且由占空比所承載的模擬音頻信號能夠被無失真地再生。在本公開的一個實施例中，在放大數字信號的方法的變化步驟中，所述常數幅度輸入信號的幅度被變化為大約等于所述開關輸出信號的峰間幅度與所述負反饋D類放大單元的電壓增益的比值。如此，所述開關輸出信號的占空比等于所述常數幅度輸入信號的占空比，實現了全比例輸入輸出范圍。在放大數字信號的方法的一個實施例中，所述常數幅度輸入信號和開關輸出信號均為PWM信號。在本公開的一個實施例中，放大數字信號的方法還包括步驟將所述開關輸出信號延遲一段大約為所述常數幅度輸入信號周期的3%至8%的時間。


為了更完整地理解本公開以及其優(yōu)點，現在結合附圖參考以下描述，其中圖1示出了根據一個實施例的放大電路；圖2示出了根據另一個實施例的放大電路；圖3示出了圖2所示放大電路的仿真波形；圖4示出了根據一個實施例的音頻放大電路；圖5示出了根據一個實施例的放大數字信號的方法的流程圖。除非指明，否則不同附圖中的相應標記和符號一般表示相應的部分。繪制附圖是為了清晰地示出本公開內容的實施方式的有關方面，而未必是按照比例繪制的。為了更為清晰地示出某些實施方式，在附圖標記之后可能跟隨有字母，其指示相同結構、材料或者過程步驟的變形。
具體實施例方式下面詳細討論實施例的實施和使用。然而，應當理解，所討論的具體實施例僅僅示范性地說明實施和使用本發(fā)明的特定方式，而非限制本發(fā)明的范圍。圖1示出了根據一個實施例的放大電路1。放大電路1包括放大單元10以及連接到放大單元10的輸入的電平移位器20。在該實施例中，放大單元10為負反饋D類放大器結構。在一些其他實施例中，放大單元10為開環(huán)D類結構。負反饋D類放大單元10用于接收一個常數幅度輸入信號并產生一個開關輸出信號。通常，常數幅度輸入信號為PWM信號，則開關輸出信號也是一個PWM信號?？蛇x地，常數幅度輸入信號可以是具有可變周期的方波信號，則開關輸出信號也是一個同類信號。具體地，負反饋D類放大單元10包括由運算放大器11以及電容Cint組成的一級積分器，比較器12，功率驅動13，兩個晶體管Ql和Q2，兩個電阻Rl和R2。電阻Rl連接于輸入以及運算放大器11的反相輸入之間。比較器12用于接收積分器的輸出。功率驅動 13用于接收比較器12的輸出并驅動高位晶體管Ql和低位晶體管Q2工作。開關輸出信號由高位晶體管Ql和低位晶體管Q2的中點輸出。包括電阻R2的反饋支路從開關輸出信號將反饋提供到積分器的輸入。當放大電路確定了，電壓增益也隨之確定，這里的電壓放大增益為Av = R2/R1。因為由高位晶體管Ql和低位晶體管Q2組成的輸出級由雙極性偏置電壓 Vcc提供動力，所以開關輸出信號的峰間幅度為兩倍的Vcc。電平移位器20連接到負反饋D類放大單元10的輸入，用于將所述常數幅度輸入信號變化到一個移位幅度，該移位幅度正比于所述開關輸出信號的峰間幅度。本領域技術人員應能理解，為了上述目的，電源電壓Vcc是電平移位器20的控制參數之一或輸入參數之一。因為移位后的常數幅度輸入信號的移位幅度正比于開關輸出信號的峰間幅度，且負反饋回路的電壓增益是確定的，因而開關輸出信號的占空比正比于常數幅度輸入信號的占空比。因此，由常數幅度輸入信號的占空比所承載的模擬信號可以通過對開關輸出信號進行濾波而無失真地恢復出來。因為負反饋工作模式，放大電路1能夠取得更好的THD以及PSRR性能，且高性能的電源并非必要。在本公開的一個實施例中，其中所述放大單元為負反饋D類放大器結構，且所述電平移位器的電壓增益配置為大約等于所述開關輸出信號的峰間幅度與所述常數幅度輸入信號的幅度以及所述負反饋D類放大單元10的電壓增益的乘積之間的比值。在常數幅度輸入信號的幅度為Vdd、負反饋D類放大單元10的電壓增益(也就是反饋增益)為Av、開關輸出信號的峰間幅度為兩倍的Vcc的情況下，電平移位器20的輸出信號的幅度為2XVcc/Av，也就是電平移位器20的電壓增益為2 X Vcc/(AvX Vdd)。因此，放大電路1的總電壓增益為Gain = 2XVcc/Vdd，其依賴于輸入邏輯電壓Vdd以及輸出電源電壓Vcc，因此放大電路1實現了如開環(huán)D類的輸入輸出的全比例占空比范圍。本領域技術人員應能理解，為了上述目的，負反饋D類放大單元10的電壓放大增益(或者功率放大增益)以及電源電壓Vcc (或者開關輸出信號的峰間幅度)均為電平移位器20的控制參數或輸入參數。電平移位器20的控制參數Vcc能夠產生于已經過濾的電源電壓，從而避免電源的波動和噪聲被引入積分器的輸入。在此情況下，開關輸出信號的占空比與常數幅度輸入信號的占空比始終保持一致，從而輸入輸出的全比例占空比范圍得以實現。在本公開的一個實施例中，負反饋D類放大單元10中的一級積分器由二級積分器取代，以獲得更好的性能。圖2示出了根據另一個實施例的放大電路。圖2所示放大電路1相比于圖1所述放大電路1還包括延遲單元30。延遲單元30用于將開關輸出信號延遲一段大約為所述常數幅度輸入信號周期的 3%至8%的時間。延遲單元30能夠設置于比較器12和功率驅動13之間，或者設置于輸出反饋以及高位晶體管Ql和低位晶體管Q2的中點之間。本領域技術人員應能理解，延遲單元30應將常數幅度輸入信號的周期或開關輸出信號的周期作為其控制參數之一或輸入參數之一。圖3示出了圖2中所示放大電路1的仿真波形圖。三個波形VI、V2和V3分別取自負反饋D類放大單元10的輸入(即移位后的常數幅度輸入信號)、積分器的輸出(即比較器12的輸入)、以及負反饋D類放大單元10的輸出(即開關輸出信號)。積分器的輸出波形(V2)表現為連續(xù)的齒形，每一個齒形的特點在于均與充電電流(|11| + |12|)有關的急促的上升沿和急促的下降沿，其中Il為負反饋D類放大單元10的輸入電流，而12為負反饋D類放大單元10的反饋電流。急促的上升沿或急促的下降沿是由相互反相的電流11、12 引起的，這種情形發(fā)生于緊隨常數幅度輸入信號的每一次階躍之后。V2的每一個齒形的前沿電壓幅度由充電電流(I Il | + | 12 I)以及充電時間td決定，td即為延遲單元30所引入的延遲。在|11| < 12的情形下，積分器輸出的每一個齒形的頂邊將以與放電電流 (112 I-|I1|)有關的斜率下降。如果積分器的輸出下降到超過參考電平，可能產生不期望的倒相。有利地，在該實施例中避免了不期望的倒相，因為延遲td與常數幅度輸入信號的周期是可比較的，從而使得V2的每一個齒形的前沿電壓幅度足夠高。在常數幅度輸入信號和開關輸出信號均為PWM信號的情形下，延遲單元30的延遲時間大約為輸入PWM信號周期的3%至8%。在常數幅度輸入信號和開關輸出信號均為具有可變周期的方波信號的情形下，延遲單元30的延遲時間可以是輸入方波信號的最小周期的3%至8%。如此，則能夠消除不期望的毛刺，且放大電路能夠工作得更加穩(wěn)定。在本公開的一個實施例中，常數幅度輸入信號和開關輸出信號均為PWM信號，放大電路1的延遲單元30的延遲時間大約為輸入PWM信號周期的4%至6%。在本公開的另一個實施例中，圖2所示放大電路1還包括延遲單元30，用于將開關輸出信號延遲一段超過T/[2+(| Il 1 + 112 1)/(112卜I Il I)]的時間，其中T為所述開關輸出信號的周期，Il為所述負反饋D類放大單元10的輸入電流，而12為所述負反饋D類放大單元的反饋電流10。延遲單元30能夠設置于比較器12和功率驅動13之間，或者設置于輸出反饋以及高位晶體管Ql和低位晶體管Q2的中點之間。本領域技術人員應能理解，延遲單元30應將常數幅度輸入信號的周期或開關輸出信號的周期作為其控制參數之一或輸入參數之一。如圖3所示，延遲td越長，則積分器輸出的幅度越高。如果積分器輸出的負的足夠高，頂邊將不會下降得超過參考電平，從而不會產生不期望的倒相。因此，、應該滿足 t2*(|l2|-|ll|)/Cint < [td*(|ll| + |l2|)/Cint]。最差的情況是輸入占空比為 100%。例如，可以得到等式 Wtd = τ，也就是 t2 = T-Vt1 < td*(|ii| + |i2|)/(|i2|-|ii|)。如果輸入占空比約為100%，近似值ti td可以應用于上述不等式。于是，延遲 、需要滿足、>17[2+(|11| + |12|)/(|12卜|11|)]。在此情況下，有利地，該實施例中避免了不期望的倒相。圖1和圖2所示的實施例涉及具有半橋結構的負反饋D類放大單元10。在本公開的一些其他實施例中，負反饋D類放大單元10包括全橋結構。在本公開的又一些其他實施例中，放大電路1的負反饋D類放大單元10包括多通道結構。在一些其他實施例中，負反饋D類放大單元10的輸出級也能夠由單極性偏置電壓 Vcc提供動力。這樣，開關輸出信號的峰間幅度為Vcc。在常數幅度輸入信號的幅度為Vdd、 負反饋D類放大單元10的電壓增益(也就是反饋增益)為Av的情況下，電平移位器20應保持電壓增益為Vcc/(AvXVdd),以使得開關輸出信號的占空比等于常數幅度輸入信號的占空比，從而能夠如開環(huán)數字D類一樣實現放大電路1的輸入輸出的全比例占空比范圍。圖4示出了根據一個實施例的音頻放大電路100。音頻放大電路100包括PWM調節(jié)器2、如圖1所示的數字放大電路1、以及低通濾波器3。PWM調節(jié)器2用于將模擬音頻信號變換為PWM信號。通常，該模擬音頻信號由PWM 信號的占空比承載。數字放大電路1包括負反饋D類放大單元10，用于接收所述PWM信號并產生開關輸出信號；以及電平移位器20，用于將所述PWM信號變化到一個移位幅度，該移位幅度正比于所述開關輸出信號的峰間幅度。參考上述結合圖1所述描述的實施例，本領域技術人員應能理解，開關輸出信號的占空比正比于輸入PWM信號的占空比，因此由占空比所承載的模擬音頻信號能夠被無失真地再生。低通濾波器3用于過濾所述開關輸出信號以輸出再生的模擬音頻信號。如所理解的，在開關輸出信號通過一個低通濾波器之后，高頻成分將被濾除，而由開關輸出信號的占空比所承載的模擬音頻信號將被恢復。在本公開的一個實施例中，電平移位器20的電壓增益配置為大約等于所述開關輸出信號的峰間幅度與所述常數幅度輸入信號的幅度以及所述負反饋D類放大單元10的電壓增益的乘積之間的比值。參考上述有關于放大電路1的實施例，本領域技術人員應能理解，所述開關輸出信號的占空比等于所述輸入PWM信號的占空比，實現了輸入PWM信號和輸出PWM信號的全比例占空比范圍。在本公開的一個實施例中，音頻放大電路100還包括延遲單元30，用于將所述開關輸出信號延遲一段為所述輸入PWM信號周期的3%至8%的時間。如所理解的，延遲單元 30能夠設置于比較器12和功率驅動13之間，或者設置于輸出反饋以及高位晶體管Ql和低位晶體管Q2的中點之間。本領域技術人員應能理解，延遲單元30應將輸入PWM信號的周期或開關輸出信號的周期作為其控制參數之一或輸入參數之一。參考上述結合圖2和圖3 所描述的數字放大電路1的實施例，依靠延遲單元3，能夠消除數字放大電路1的開關輸出信號的不期望的倒相，且音頻放大電路能夠工作得更加穩(wěn)定。在本公開的另一個實施例中，音頻放大電路100還包括延遲單元30，用于將開關輸出信號延遲一段超過T/[2+(|ii| + |I2|)/(|I2卜|11|)]的時間，其中T為所述開關輸出信號的周期，Il為所述負反饋D類放大單元10的輸入電流，而12為所述負反饋D類放大單元的反饋電流10。本領域技術人員應能理解，延遲單元30應將常數幅度輸入信號的周期或開關輸出信號的周期作為其控制參數之一或輸入參數之一。在此情況下，有利地，該實施例中避免了不期望的倒相。圖4所示的實施例涉及包括具有半橋結構的負反饋D類放大單元10的音頻放大電路100。在本公開的一些其他實施例中，音頻放大電路100的負反饋D類放大單元10包括全橋結構。在本公開的又一些其他實施例中，音頻放大電路100的負反饋D類放大單元 10包括多通道結構。圖5示出了根據一個實施例的放大數字信號的方法的流程圖。該方法包括兩個步驟Sl禾口 S2。在步驟S2中，一個負反饋D類放大單元接收到常數幅度輸入信號，并生成開關輸出信號。如所理解的，步驟S2能夠由前面所描述的負反饋D類放大單元10來執(zhí)行。在步驟Sl中，所述常數幅度輸入信號的幅度被變化到正比于所述負反饋D類放大單元的開關輸出信號的峰間幅度的值。如所理解的，步驟Sl能夠由前面描述的電平移位器20來執(zhí)行。如此，開關輸出信號的占空比正比于常數幅度輸入信號的占空比，由占空比所承載的模擬信號能夠被無失真地再生。在放大數字信號的方法的一個實施例中，在步驟Sl中，所述常數幅度輸入信號的幅度被變化為大約等于所述開關輸出信號的峰間幅度與所述負反饋D類放大單元的電壓增益的比值。參考上述結合圖1至圖3所描述的放大電路1的實施例，如此，所述開關輸出信號的占空比等于所述常數幅度輸入信號的占空比，實現了輸入輸出全比例占空比范圍。在放大數字信號的方法的一個實施例中，所述常數幅度輸入信號和開關輸出信號均為PWM信號。如所理解的，該方法很可能用于音頻信號放大處理。在本公開的一個實施例中，放大數字信號的方法還包括步驟將所述開關輸出信號延遲一段所述常數幅度輸入信號周期的3%至8%的時間。如所理解的，該延遲步驟能夠由前述的延遲單元30來執(zhí)行。在常數幅度輸入信號和開關輸出信號均為PWM信號的情形下，延遲單元30的延遲時間為輸入PWM信號周期的3 %至8 %。在常數幅度輸入信號和開關輸出信號均為具有可變周期的方波信號的情形下，延遲單元30的延遲時間可以是輸入方波信號的最小周期的3%至8%。如此，則能夠消除開關輸出信號的不期望的毛刺，且負反饋D類放大單元能夠工作得更加穩(wěn)定。在本公開中，為示范目的，電路實施例的運作參照方法實施例描述。然而，應該理解本公開中電路的運作和方法的實現互相獨立。也就是說，所公開的電路實施例可以依照其他方法運作，所公開的方法實施例可以通過其他電路實現。本領域技術人員還將容易地理解的是，材料和方法可以變化，同時仍然處于本發(fā)明的范圍之內。還應理解的是，除了用來示出實施方式的具體上下文之外，本發(fā)明提供了多種可應用的創(chuàng)造性構思。因此，所附權利要求意在將這些過程、機器、制品、組合物、裝置、方法或者步驟包括在其范圍之內。
權利要求
1.一種放大電路，包括放大單元，用于接收一個常數幅度輸入信號并產生一個開關輸出信號；電平移位器，用于將所述常數幅度輸入信號變化到一個移位幅度，所述移位幅度正比于所述開關輸出信號的峰間幅度。
2.根據權利要求1所述的放大電路，其中所述常數幅度輸入信號和開關輸出信號均為 PWM信號。
3.根據權利要求1所述的放大電路，其中所述放大單元為負反饋D類放大器結構，且所述電平移位器的電壓增益配置為大約等于所述開關輸出信號的峰間幅度與所述常數幅度輸入信號的幅度以及所述負反饋D類放大單元的電壓增益的乘積之間的比值。
4.根據權利要求3所述的放大電路，其中所述負反饋D類放大單元包括一級積分器。
5.根據權利要求3所述的放大電路，其中所述負反饋D類放大單元包括二級積分器。
6.根據權利要求3所述的放大電路，還包括延遲單元，用于將所述開關輸出信號延遲一段大約為所述常數幅度輸入信號周期的3%至8%的時間。
7.根據權利要求6所述的放大電路，其中所述延遲時間大約為所述常數幅度輸入信號周期的4%至6%。
8.根據權利要求3所述的放大電路，還包括延遲單元，用于將所述開關輸出信號延遲一段超過T/[2+(| Il 1 + 112 1)/(112 H Il I)]的時間，其中T為所述開關輸出信號的周期，Il 為所述負反饋D類放大單元的輸入電流，而12為所述負反饋D類放大單元的反饋電流。
9.根據權利要求3至8中任一項所述的放大電路，其中所述負反饋D類放大單元包括全橋。
10.一種音頻放大電路，包括PWM調節(jié)器，用于將模擬音頻信號變換為PWM信號；數字放大電路，包括負反饋D類放大單元，用于接收所述PWM信號并產生開關輸出信號；電平移位器，用于將所述PWM信號變化到一個移位幅度，所述移位幅度正比于所述開關輸出信號的峰間幅度；低通濾波器，用于過濾所述開關輸出信號以輸出再生的模擬音頻信號。
11.根據權利要求10所述的音頻放大電路，其中所述電平移位器的電壓增益配置為大約等于所述開關輸出信號的峰間幅度與所述常數幅度輸入信號的幅度以及所述負反饋D 類放大單元的電壓增益的乘積之間的比值。
12.根據權利要求11所述的音頻放大電路，還包括延遲單元，用于將所述開關輸出信號延遲一段大約為所述PWM信號周期的3 %至8 %的時間。
13.根據權利要求11所述的音頻放大電路，還包括延遲單元，用于將所述開關輸出信號延遲一段超過T/[2+(| Il 1 + 112 1)/(112卜I Il I)]的時間，其中T為所述開關輸出信號的周期，Il為所述負反饋D類放大單元的輸入電流，而12為所述負反饋D類放大單元的反饋電流。
14.根據權利要求11所述的音頻放大電路，其中所述負反饋D類放大單元包括全橋。
15.一種方法，包括由負反饋D類放大單元接收常數幅度輸入信號并產生開關輸出信號；將所述常數幅度輸入信號的幅度變化到正比于所述開關輸出信號的峰間幅度的值。
16.根據權利要求15所述的方法，其中所述常數幅度輸入信號和開關輸出信號均為 PWM信號。
17.根據權利要求15所述的方法，其中所述常數幅度輸入信號的幅度被變化大約等于所述開關輸出信號的峰間幅度與所述負反饋D類放大單元的電壓增益的比值。
18.根據權利要求17所述的方法，還包括將所述開關輸出信號延遲一段大約為所述常數幅度輸入信號周期的3%至8%的時間。
全文摘要
本公開提供了放大信號的電路及方法。一個放大電路包括放大單元，用于接收一個常數幅度輸入信號并產生一個開關輸出信號；電平移位器，用于將所述常數幅度輸入信號變化到一個移位幅度，該移位幅度正比于所述開關輸出信號的峰間幅度。該放大電路實現了輸入輸出全比例占空比范圍。
文檔編號H03F1/42GK102545800SQ20101062473
公開日2012年7月4日 申請日期2010年12月29日 優(yōu)先權日2010年12月29日
發(fā)明者劉啟宇 申請人:意法半導體研發(fā)(深圳)有限公司