專利名稱：一種rs糾錯碼解碼器中的伴隨式計算電路的制作方法
技術(shù)領(lǐng)域：
一種RS糾錯碼解碼器中的伴隨式計算電路
技術(shù)領(lǐng)域：
本實用新型屬于糾錯碼技術(shù)領(lǐng)域，特別地，涉及一種RS糾錯碼解碼器中的伴隨式 計算電路。
背景技術(shù)：
糾錯碼在信息技術(shù)中廣泛應(yīng)用，一般而言，在發(fā)送端發(fā)送信息之前，糾錯編碼器根 據(jù)要發(fā)送的數(shù)據(jù)信息計算相應(yīng)的校驗碼，并把校驗碼作為冗余檢驗和數(shù)據(jù)信息一起組成糾 錯碼，接收端收到糾錯碼后，通過糾錯譯碼器不僅能自動地發(fā)現(xiàn)錯誤，而且能自動地糾正碼 字在傳輸過程中的錯誤。RS糾錯碼(Reed-Solomon error correction，里德-所羅門糾錯碼)是一種糾錯 能力很強的循環(huán)碼，通常符號(N，K) RS的含義如下N表示碼字長度；K表示碼字中的信息 長度；N-K = 2t表示檢驗碼的符號數(shù)，其中t表示能夠糾正的碼字錯誤數(shù)目?，F(xiàn)有技術(shù)中的RS糾錯碼的編碼解碼流程如

圖1所示，在步驟101，首先確定原始信 息，在步驟102，對原始信息進行RS編碼，以獲得RS編碼數(shù)據(jù)，在步驟103，接收端獲取RS編 碼數(shù)據(jù)，在步驟104，計算伴隨式，在步驟105，判斷伴隨式是否等于0，若判斷結(jié)果是“否”， 則執(zhí)行步驟106，確認錯誤多項式和錯誤位置，并在步驟107中，根據(jù)錯誤位置糾正錯誤，并 在步驟107完成后，執(zhí)行步驟109，輸出信息。在步驟105中，若判斷結(jié)果是“是”，則在步驟108獲知接收數(shù)據(jù)與原始數(shù)據(jù)一致， 執(zhí)行步驟109，將接收信息輸出。其中，伴隨式的計算在以上的解碼步驟中非常重要，以下將詳細介紹在解碼過程 中現(xiàn)有技術(shù)常用的伴隨式計算方法以及伴隨式計算電路在糾錯編碼代數(shù)中，以二進制數(shù)字表示的一個數(shù)據(jù)系列看成一個多項式，例如二 進制數(shù)字序列10101111可以表示成M(x) = a7x7+a6x6+a5x5+a4x4+a3x3+a2x2+a1x1+a0x0 = x7+x5+x3+x2+l其中，Xi表示代碼的位置，或某個二進制數(shù)位的位置，Xi前面的系數(shù) 表示碼的 值，若 是一位二進制代碼，則取值0或1，而M(X)稱為信息代碼多項式。對于編碼步驟而言，假設(shè)輸入編碼器的序列長度為K，則輸入序列的信息代碼多項 式可表示為M (χ) = π κ^χ^^π κ^χ^2+. . . +miX+mo (1)由以上介紹可知，Hii為1或0，Xi表示Hii在序列中的位置，i = 0,1,2,... ,K-I0編碼器具有以下等式χκΜ(χ) = α (χ) g (χ)+R (χ) (2)其中，XkM(X)表示7與皿00的乘積，R為R(X)的階數(shù)，g(x)為生成多項式，α (χ) 為XkM(X)除以g(x)得到的商多項式，R(x)為接收元多項式，為(2)式中定義的余數(shù)多項式。
3[0016]生成多項式g(x)表達式為
權(quán)利要求1. 一種RS糾錯碼解碼器中的伴隨式計算電路，其中RS糾錯碼的碼字長度為N，用于糾 正t個錯誤碼字數(shù)目，對應(yīng)的迦羅華域元素是α，其特征在于，所述RS糾錯碼解碼器中的伴 隨式計算電路包括數(shù)據(jù)存儲器，至少包括2t個內(nèi)存地址，用于存儲2t個數(shù)據(jù)單元； 乘法器，用于依次將從所述數(shù)據(jù)存儲器讀出的第i個內(nèi)存地址的數(shù)據(jù)單元與α 1相乘， 以獲取相乘結(jié)果，其中i為整數(shù)，1 < i^2t；加法器，用于依次將所述相乘結(jié)果與輸入到所述伴隨式計算電路的N個碼字中的第 j+Ι個碼字ι·,+」相加，以獲取相加結(jié)果，并將所述相加結(jié)果保存至所述數(shù)據(jù)存儲器的第i 個內(nèi)存地址，其中j為對所述數(shù)據(jù)存儲器的全部2t個內(nèi)存地址進行讀取的次數(shù)，j為整數(shù)， 1 ^ j ^ N-I0
專利摘要本實用新型提供一種RS糾錯碼解碼器中的伴隨式計算電路，該伴隨式計算電路包括數(shù)據(jù)存儲器，至少包括2t個內(nèi)存地址，用于存儲2t個數(shù)據(jù)單元；乘法器，用于依次將從數(shù)據(jù)存儲器讀出的第i個內(nèi)存地址的數(shù)據(jù)單元與αi相乘，以獲取相乘結(jié)果，其中i為整數(shù)，1≤i≤2t；加法器，用于依次將相乘結(jié)果與輸入到伴隨式計算電路的N個碼字中的第j+1個碼字rN-1-j相加，以獲取相加結(jié)果，并將相加結(jié)果保存至數(shù)據(jù)存儲器的第i個內(nèi)存地址，其中j為對數(shù)據(jù)存儲器的全部2t個內(nèi)存地址進行讀取的次數(shù)，j為整數(shù)，1≤j≤N-1。通過以上設(shè)置，本實用新型的RS糾錯碼解碼器中的伴隨式計算電路具有運算速度快、電路結(jié)構(gòu)簡單、操作方便的優(yōu)點。
文檔編號H03M13/15GK201789493SQ20102021268
公開日2011年4月6日 申請日期2010年6月1日 優(yōu)先權(quán)日2010年6月1日
發(fā)明者莊國梁, 王賢福, 胡倫育, 陳朱管 申請人:福建新大陸電腦股份有限公司