專利名稱:一種余弦信號的擬合方法
技術(shù)領(lǐng)域:
本發(fā)明涉及數(shù)字信號處理和數(shù)字通信技術(shù)領(lǐng)域,尤其是涉及一種余弦信號的擬合方法。
背景技術(shù):
直接數(shù)字頻率合成器(DDFS)廣泛應(yīng)用于數(shù)字信號處理和通信中?,F(xiàn)有的DDFS實現(xiàn)方式主要可以分成基于存儲器ROM結(jié)構(gòu)的DDFS和利用多項式擬合的DDFS。通?;赗OM結(jié)構(gòu)的DDFS,為使DDFS具有較高的頻率精度,則需要足夠大的#值,采用存儲器結(jié)構(gòu)的DDFS會使得用來存儲正余弦數(shù)據(jù)的ROM查找表的容量指數(shù)倍的增長,導(dǎo)致芯片面積急劇增加,功耗增加。除此之外,利用多項式擬合的DDFS是另一種較為常見的方法,其具體的曲線擬合及實現(xiàn)方法多種多樣。通常,多項式的階數(shù)越高則所需的乘法器越多,這就會造成面積增加、功耗增大。本發(fā)明克服現(xiàn)有技術(shù)的輸出位寬不大和動態(tài)雜散頻譜不高的缺陷,提供一種新的余弦信號擬合方法,采用兩段六階偶數(shù)多項式擬合方法。利用本發(fā)明余弦信號擬合方法的直接數(shù)字頻率合成器(DDFS)可使正余弦輸出位寬達(dá)20比特,位寬越大指輸出的擬合精度越高,動態(tài)雜散頻譜SFDR可達(dá)138 dBc。
發(fā)明內(nèi)容
本發(fā)明提出一種余弦信號的擬合方法,其特征在于,所述余弦信號的擬合方法通過分段判決器判斷相角值X所在的段,將分段情況輸出至計算模塊,計算模塊根據(jù)所述分段情況設(shè)置參數(shù),并利用參數(shù)計算相角值X的余弦值/Cr);其中,當(dāng)所述相角值乂為0< χ
<1157911時,所述分段判決器輸出的分段情況為seg=0,當(dāng)所述相角值χ為1157911 < χ
<1647099時,所述分段判決器輸出的分段情況為seg=l。其中,所述相角值χ為信號角映射到第一象限的角度,定義相角值X=O為0°,相角值 χ=1647099 為 90° 。其中,所述分段判決器將第一象限分為0°飛3°,63°、0°兩段,其分段系數(shù)ξ=0. 703。其中,所述計算模塊包括平方器Α、平方器B、乘法器、常數(shù)選擇器、常數(shù)乘法器B、常數(shù)乘法器C、常數(shù)乘法器A、加法器陣列;所述平方器A輸出至所述平方器B、所述乘法器與所述常數(shù)乘法器A ;所述平方器B計算所述平方器A的結(jié)果,輸出至所述乘法器與所述常數(shù)乘法器B ;所述乘法器計算所述平方器A與所述平方器B的數(shù)值,輸出至常數(shù)乘法器C ;所述常數(shù)選擇器根據(jù)所述分段判決器的信號決定各常數(shù)的數(shù)值,將各數(shù)值分配至所述常數(shù)乘法器A、常數(shù)乘法器B和常數(shù)乘法器C ;所述常數(shù)乘法器A、常數(shù)乘法器B、常數(shù)乘法器C分別將輸入信號與常數(shù)相乘,與常數(shù)選擇器的常數(shù)值輸出至所述加法器陳列,計算得到相角值χ的余弦值/Cr);
所述計算模塊的計算函數(shù)為f(x)= P1 +P2-X2+P3-X*+Pi -χ6 ,當(dāng)分段輸出seg=0 時,所述常數(shù)選擇器設(shè)置參數(shù)為/71=0. 9999997 ;p2=~0. 4999914 ;p3=0. 0416279 ;/74=-0.0013335 ;當(dāng)分段輸出seg=l時,所述常數(shù)選擇器設(shè)置參數(shù)為/71=0.9997659 ;/72=-0. 4994599 ;/73=0. 0412062 ;p4=~0. 0012159 ;其中,7 為所述平方器 A 的輸出,^r4 為所述平方器B的輸出,χ6為所述乘法器的輸出。其中,所述擬合方法通過相位累加器、象限判決器、相角值計算器得到所述相角值X;其中,所述相位累加器累加時鐘信號,并將累加結(jié)果輸出至所述象限判決器與所述相角值計算器;所述象限判決器根據(jù)所述相位累加器的輸出信號判決信號角所在象限,輸出至所述相角值計算器;所述相角值計算器根據(jù)輸入的所述相位累加器和所述象限判決器的信號計算得到相角值X,并且輸出至所述分段判決器與所述計算模塊。其中,所述相位累加器為32位二進(jìn)制數(shù)的寄存器phaseAcc [31:0],其輸出范圍為0^337325943 ;當(dāng)累加超過337325943時,則減去337325943后輸出。其中,所述象限判決器的判決條件為當(dāng)phaseAcc < 84331486,2比特加法器的輸出phaseQua [1:0] =00,表示當(dāng)前相位處于第一象限;當(dāng)84331486 ( phaseAcc<168662972,2比特加法器的輸出phaseQua [1:0]=01,表示當(dāng)前相位處于第二象限;當(dāng) 16866四72 < phaseAcc <252994458,2 比特加法器的輸出 phaseQua[1 0] =10,表示當(dāng)前相位處于第三象限;當(dāng)252994458 ^ phaseAcc <337325943,2比特加法器的輸出phaseQua[l:0]=ll,表示當(dāng)前相位處于第四象限。其中,所述相角值計算器的運算規(guī)則為對所述相位累加器的輸出的32位二進(jìn)制數(shù)據(jù)進(jìn)行截尾,去除掉低9位的值,保留高23位,同時依照2比特加法器的輸出實現(xiàn)如下功能
當(dāng)phaseQua[l:0]=00,所述相角值計算器的輸出χ = phaseAcc[31 9];當(dāng) phaseQua[l:0]=01,所述相角值計算器的輸出 χ = 3294199 - phaseAcc[31 9];當(dāng) phaseQua[l:0]=10,所述相角值計算器的輸出 χ = phaseAcc[31 9] - 3294199 ;當(dāng) phaseQua[l:0]=ll,所述相角值計算器的輸出 χ = 6588397 - phaseAcc[31 9]。其中,所述余弦值f (χ)通過象限值恢復(fù)模塊(7)進(jìn)行象限恢復(fù)。本發(fā)明余弦信號的擬合方法用于電路中產(chǎn)生余弦信號,可以用于直接數(shù)字頻率合成器生成余弦信號。利用本發(fā)明擬合的余弦信號消除了傳統(tǒng)數(shù)值直接頻率合成器DDFS所需的ROM,同時與ROM-Iess結(jié)構(gòu)的DDFS相比,通過分段計算方式,提高了輸出精度和無動態(tài)雜散SFDR。
圖1為本發(fā)明余弦信號的擬合方法的電路結(jié)構(gòu)圖。圖2為本發(fā)明余弦信號的擬合方法的另一電路結(jié)構(gòu)圖。圖3為本發(fā)明余弦信號的擬合方法的計算模塊電路結(jié)構(gòu)示意圖。圖4為本發(fā)明余弦信號的擬合方法的多項式分段擬合示意圖。圖5為本發(fā)明余弦信號的擬合方法與余弦信號之間的擬合誤差示意圖。圖6為本發(fā)明余弦信號的擬合方法的無雜散動態(tài)范圍示意圖。圖7為本發(fā)明余弦信號的擬合方法實例所擬合出的余弦曲線。
具體實施例方式結(jié)合以下具體實施例和附圖,對本發(fā)明作進(jìn)一步的詳細(xì)說明,本發(fā)明的保護(hù)內(nèi)容不局限于以下實施例。在不背離發(fā)明構(gòu)思的精神和范圍下,本領(lǐng)域技術(shù)人員能夠想到的變化和優(yōu)點都被包括在本發(fā)明中,并且以所附的權(quán)利要求書為保護(hù)范圍。如圖廣7所示,1-頻率控制字,2-相位累加器,3-象限判決器,4-相角值計算器,5-分段判決器,6-計算模塊,7-象限值恢復(fù)模塊,61-平方器A,62-平方器B,63-乘法器,64-常數(shù)選擇器,65-常數(shù)乘法器B,66-常數(shù)乘法器C,67-常數(shù)乘法器A,68-加法器陣列。如圖1所示,本發(fā)明一種余弦信號的擬合方法,首先,通過分段判決器5對相角值χ所在的段進(jìn)行判斷,并將分段情況輸出至計算模塊6。然后,計算模塊6根據(jù)上述分段情況設(shè)置參數(shù),并利用參數(shù)計算相角值χ的余弦值/Cr)。當(dāng)相角值χ為χ < 1157911時,分段判決器5輸出的分段情況為seg=0。當(dāng)所述相角值χ為1157911 < χ < 1647099時,分段判決器輸出的分段情況為seg=l。如圖2所示,利用本發(fā)明余弦信號擬合方法的直接數(shù)字頻率合成器,除分段判決器5和計算模塊6之外,還包括相位累加器2、象限判決器3、相角值計算器4、和象限值恢復(fù)模塊7。相位累加器2,輸入來自頻率控制字FCW和外部時鐘輸入。即輸入來自頻率控制字1控制累加輸入時鐘信號的步長,每做一次累加便將累加結(jié)果輸出至象限判決器3與相角值計算器4。相位累加器2為32位二進(jìn)制數(shù)的寄存器phaSeACC[31:0],相位累加器的輸出范圍為0^337325943,累加超過337325943時則減去337325943后輸出,即,當(dāng) phaseAcc[31:0] < 337325943,則輸出 phaseAcc [31 0]保持不變;當(dāng) phaseAcc [31 0]彡 337325943,則輸出 phaseAcc [31:0] = phaseAcc [31 0] - 337325943。相位累加器2從0開始累加,其累加步長為頻率控制字FCW,且其輸出對337325943進(jìn)行求模,求模的結(jié)果phaseAcc [31 0]作為相位值傳送給象限/分段判決器。相位0到^!/2對應(yīng)累加器的輸出0到84331486,0到231對應(yīng)相位累加器的輸出0到337325943。象限判決器3,輸入端來自相位累加器2的輸出,即根據(jù)相位累加器2的輸出信號判決信號角所在象限,輸出至相角值計算器4與象限值恢復(fù)模塊7。象限判決器包含一個帶判決功能的2比特加法器,其輸出可表示成phaSeQUa[l:0],其判決條件為當(dāng)phaseAcc < 84331486,2比特加法器的輸出phaseQua[l :0]=00,表示當(dāng)前相位處于第一象限;當(dāng) 84331486 ^ phaseAcc <168662972,2 比特加法器的輸出 phaseQua[l :0]=01,表示當(dāng)前相位處于第二象限;當(dāng)16866^72 ( phaseAcc <252994458,2比特加法器的輸出phaseQua[l:0]=10,表示當(dāng)前相位處于第三象限;當(dāng) 25^94458 ^ phaseAcc <337325943,2比特加法器的輸出phaSeQUa[l:0]=ll,表示當(dāng)前相位處于第四象限。相角值計算器4,輸入來自相位累加器2的輸出和象限判決器的輸出,即根據(jù)輸入的相位累加器2和象限判決器3的信號計算信號角的值,輸出至分段判決器5與計算模塊6。相角值計算器4的運算規(guī)則為對相位累加器2的輸出的32位二進(jìn)制數(shù)據(jù)進(jìn)行截尾,去除掉低9位的值,保留高23位,同時依照2比特加法器的輸出實現(xiàn)將相位累加器phaseAcc轉(zhuǎn)化到第一象限
當(dāng) phaseQua[1:0] =00,相角值計算器 4 的輸出 ζ = phaseAcc [31 9];當(dāng)口1^860113[1:0]=01,相角值計算器4的輸出1 = 3294199 - phaseAcc [31 9];當(dāng)口1^860皿[1:0]=10,相角值計算器4的輸出工=phaseAcc [31:9] - 3294199 ;當(dāng)口1^860皿[1:0]=11,相角值計算器4的輸出1 = 6588397 - phaseAcc [31 9]。分段判決器5,輸入來自相角計算模塊的輸出,判斷信號角所在的段。分段判決器5將0°、0°的角分為兩段,分別為0°飛3°、63°、0°,輸出至計算模塊6。分段判決器5的輸入來自相角值計算器,其判決條件為當(dāng)相角值計算器4的輸出為χ < 1157911,分段判決器5輸出seg=0 ;當(dāng)1157911 ^ χ < 1647099,分段判決器5的輸出seg=l。如圖4所示,將第一象限0 90度分成兩段,(Γ63度稱之為segment 1,63 90度為segment2,其中分段系數(shù)ξ=0. 703,作為0 63°和63° 90°的劃分依據(jù),90° *ξ =63°。每段分別用一個六階偶數(shù)多項式擬合,不同之處在于其系數(shù)的不同。經(jīng)計算可得該方法可使擬合誤差降低到1.05Χ10_6以內(nèi),如圖5所示,可支持20比特的余弦輸出。計算分析可得其無雜散動態(tài)范圍為138 dBc,如圖6所示。如圖3所示,計算模塊6的輸入是分別來自于象限判決器、分段判決器、相角值計算器的輸出。計算模塊6包括平方器A61、平方器B62、乘法器63,常數(shù)選擇器、以及三個常數(shù)乘法器A67、B65、C66。其連接關(guān)系為平方器A61輸出至所述平方器B62、所述乘法器63與所述常數(shù)乘法器A67 ;所述平方器B62計算所述平方器A61的結(jié)果,輸出至所述乘法器63與所述常數(shù)乘法器B65 ;所述乘法器63計算所述平方器A61與所述平方器B62的數(shù)值,輸出至常數(shù)乘法器C66 ;所述常數(shù)選擇器64根據(jù)所述分段判決器5的信號決定各常數(shù)的數(shù)值,將各數(shù)值分配至所述常數(shù)乘法器A67、常數(shù)乘法器B65和常數(shù)乘法器C66 ;所述常數(shù)乘法器A67、常數(shù)乘法器B65、常數(shù)乘法器C66分別將輸入信號與常數(shù)相乘,與常數(shù)選擇器64的常數(shù)值輸出至所述加法器陳列68,計算得到相角值χ的余弦值/Cr);即根據(jù)相角值計算器4與分段判決器5的輸出,計算信號角的余弦值,輸出至象限值恢復(fù)模塊7。計算模塊6 的計算函數(shù)為f、X、}= P1+P2-X2+ P3 ■ X4 + ρ, ■ X6
當(dāng)分段輸出seg=0時,常數(shù)選擇器64設(shè)置參數(shù)為/71=0. 9999997 ;/72=-0. 4999914 ;/73=0. 0416279 ;p4=~0. 0013335 ;
當(dāng)分段輸出seg=l時,常數(shù)選擇器64設(shè)置參數(shù)為/71=0. 9997659 ;/72=-0. 4994599 ;/73=0. 0412062 ;p4=~0. 0012159 ;
常數(shù)選擇器64將各數(shù)值分配至常數(shù)乘法器A67、常數(shù)乘法器B65和常數(shù)乘法器C66 ;平方器A61的輸入為α輸出為7,輸出至平方器B62、乘法器63與常數(shù)乘法器A67 ;平方器B62的輸入為7,輸出為P,輸出至乘法器63與常數(shù)乘法器B65 ;乘法器63的輸入為7和P,輸出為Z,輸出至常數(shù)乘法器C66 ;常數(shù)乘法器A67的輸入分別為常數(shù)p2和7,輸出為b = p2Xz2連接至加法器陣列68;常數(shù)乘法器B65的輸入分別為常數(shù)p3和P,輸出為c = p3Xx4連接至法器陣列68 ;常數(shù)乘法器C66的輸入分別為常數(shù)p4和Z,輸出為d = p4Xx6連接至法器陣列68 ;加法器陣列68的輸入分別來自于常數(shù)選擇器64的常數(shù)pi,各常數(shù)乘法器65、66、67的輸出b,c和d,輸出即為計算模塊的輸出/Cr)。象限值恢復(fù)模塊7,其輸入來自于計算模塊和象限判決器的輸出。即根據(jù)象限判決器3與計算模塊6的輸出決定余弦值的正負(fù),最終輸出余弦數(shù)值信號。因2、象限的余弦值均被映射到第一象限進(jìn)行計算,因此計算完成后需要對計算值進(jìn)行象限恢復(fù)。象限值恢復(fù)模塊7的恢復(fù)運算規(guī)則為
當(dāng) phaseQua[1:0] =00,余弦輸出=f(x);當(dāng) phaseQua[1:0] =01,余弦輸出=-f(x);當(dāng) phaseQua[l:0]=10,余弦輸出=-f(x);當(dāng) phaseQua[1:0] =11,余弦輸出=/Cr)。象限值恢復(fù)模塊7的輸入分別與計算模塊和象限判決器的輸出連接,將其在第一象限計算的值恢復(fù)到四個象限。本實施例中,相位累加器2在每個時鐘周期在原有數(shù)據(jù)的基礎(chǔ)對外部輸入頻率控制字1 (FCW)進(jìn)行一次累加,其輸出phaseAcc連接至象限判決器3和相角值計算器4 ;相角值計算器4通過根據(jù)象限判決器3的輸入,將相位累加器2的phaseAcc轉(zhuǎn)化到第一象限,輸出為相角值χ ;相角值計算器4的輸出與分段判決器5的輸入連接;計算模塊6的輸入分別與相角值計算器4輸出相角值χ和分段判決器5的輸出seg連接;象限值恢復(fù)模塊7的輸入分別與計算模塊6和象限判決器3的輸出連接,將其在第一象限計算的值恢復(fù)到四個象限。圖1、圖2所示為采用本發(fā)明的余弦信號擬合方法電路結(jié)構(gòu)圖。本實施例中,設(shè)相位累加器2的初始輸出為0,F(xiàn)Cff=430000000,計算相位累加器2連續(xù)對10個頻率控制字1 (FCff)設(shè)置的時鐘周期進(jìn)行累加,其10個累加值、相位累加器輸出、相角值、分段值、象限值,輸出及其對應(yīng)的余弦值可用表1表示,其余弦信號波形如圖7所示。表1.
權(quán)利要求
1.一種余弦信號的擬合方法,其特征在于,所述余弦信號的擬合方法通過分段判決器(5)判斷相角值χ所在的段,將分段情況輸出至計算模塊(6),計算模塊(6)根據(jù)所述分段情況設(shè)置參數(shù),并利用參數(shù)計算相角值χ的余弦值/Cr);其中,當(dāng)所述相角值乂為0< χ <1157911時,所述分段判決器(5)輸出的分段情況為seg=0 ;當(dāng)所述相角值χ為1157911 (X < 1647099時,所述分段判決器(5)輸出的分段情況為seg=l。
2.如權(quán)利要求1所述余弦信號的擬合方法,其特征在于,所述相角值χ為信號角映射到第一象限的角度,定義相角值X=O為0°,相角值x=1647099為90°。
3.如權(quán)利要求1所述余弦信號的擬合方法,其特征在于,所述分段判決器(5)將第一象限分為0° 63°,63° 90°兩段,其分段系數(shù)ξ =0.703。
4.如權(quán)利要求1所述余弦信號的擬合方法,其特征在于,所述計算模塊(6)包括平方器A (61)、平方器B (62)、乘法器(63)、常數(shù)選擇器(64)、常數(shù)乘法器B (65)、常數(shù)乘法器C(66)、常數(shù)乘法器A (67)、加法器陣列(68);所述平方器A (61)輸出至所述平方器B (62)、所述乘法器(63)與所述常數(shù)乘法器A (67);所述平方器B (62)計算所述平方器A (61)的結(jié)果,輸出至所述乘法器(63 )與所述常數(shù)乘法器B (65 );所述乘法器(63 )計算所述平方器A (61)與所述平方器B (62)的數(shù)值,輸出至常數(shù)乘法器C (66);所述常數(shù)選擇器(64)根據(jù)所述分段判決器(5)的信號決定各常數(shù)的數(shù)值,將各數(shù)值分配至所述常數(shù)乘法器A (67)、常數(shù)乘法器B (65)和常數(shù)乘法器C (66);所述常數(shù)乘法器A (67)、常數(shù)乘法器B (65)、常數(shù)乘法器C (66)分別將輸入信號與常數(shù)相乘,與常數(shù)選擇器(64)的常數(shù)值輸出至所述加法器陳列(68),計算得到相角值χ的余弦值/Cr);所述計算模塊(6)的計算函數(shù)為f、x}= P1 + p2-X2+P3-X4+ρ, -X6,當(dāng)分段輸出seg=0 時,所述常數(shù)選擇器(64)設(shè)置參數(shù)為/71=0. 9999997 ;p2=~0. 4999914 ;p3=0. 0416279 ;/74=-0. 0013335 ;當(dāng)分段輸出seg=l時,所述常數(shù)選擇器(64)設(shè)置參數(shù)為/71=0. 9997659 ;/72=-0. 4994599 ;p3=0. 0412062 ;/ 4=-0. 0012159 ;其中,χ2 為所述平方器 A (61)的輸出,χ4 為所述平方器B (62)的輸出,W為所述乘法器(63)的輸出。
5.如權(quán)利要求1所述余弦信號的擬合方法,其特征在于,所述擬合方法通過相位累加器(2)、象限判決器(3)、相角值計算器(4)得到所述相角值χ;其中,所述相位累加器(2)累加時鐘信號,并將累加結(jié)果輸出至所述象限判決器(3)與所述相角值計算器(4);所述象限判決器(3)根據(jù)所述相位累加器(2)的輸出信號判決信號角所在象限,輸出至所述相角值計算器(4);所述相角值計算器(4)根據(jù)輸入的所述相位累加器(2)和所述象限判決器(3)的信號計算得到相角值X,并且輸出至所述分段判決器(5)與所述計算模塊(6)。
6.如權(quán)利要求5所述余弦信號的擬合方法,其特征在于,所述相位累加器(2)為32位二進(jìn)制數(shù)的寄存器PhaseAcc [31:0],其輸出范圍為0^337325943 ;當(dāng)累加超過337325943時,則減去337325943后輸出。
7.如權(quán)利要求5所述余弦信號的擬合方法,其特征在于,所述象限判決器(3)的判決條件為當(dāng)PhaseAcc < 84331486,2比特加法器的輸出phaseQua[l :0]=00,表示當(dāng)前相位處于第一象限;當(dāng)84331486 ^ phaseAcc <168662972,2比特加法器的輸出phaseQua[l:0]=01,表示當(dāng)前相位處于第二象限;當(dāng)16866^72 ^ phaseAcc<252994458,2比特加法器的輸出phaseQua[l 0] =10,表示當(dāng)前相位處于第三象限;當(dāng)、252994458 ^ phaseAcc <337325943,2 比特加法器的輸出 phaseQua[l 0] =11,表示當(dāng)前相位處于第四象限。
8.如權(quán)利要求5所述余弦信號的擬合方法,其特征在于,所述相角值計算器(4)的運算規(guī)則為對所述相位累加器(2)的輸出的32位二進(jìn)制數(shù)據(jù)進(jìn)行截尾,去除掉低9位的值,保留高23位,同時依照2比特加法器的輸出實現(xiàn)如下當(dāng) phaseQua[l:0]=00,所述相角值計算器(4)的輸出 χ = phaseAcc[31 9];當(dāng)phaseQua[1:0] =01,所述相角值計算器(4)的輸出χ = 3294199 -phaseAcc[31:9];當(dāng) phaseQua[l:0]=10,所述相角值計算器(4)的輸出 χ = phaseAcc [31 9]-3294199 ;當(dāng)phaseQua[l:0]=ll,所述相角值計算器(4)的輸出 χ = 6588397 - phaseAcc[31 9]。
9.如權(quán)利要求1所述余弦信號的擬合方法,其特征在于,所述余弦值f(x)通過象限值恢復(fù)模塊(7)進(jìn)行象限恢復(fù)。
全文摘要
本發(fā)明公開了一種余弦信號的擬合方法,采用兩段六階偶數(shù)多項式計算方法,通過分段判決器來判斷相角值x所在的段,然后由計算模塊根據(jù)分段情況設(shè)置參數(shù),并利用參數(shù)計算相角值x的余弦值f(x)。使用本發(fā)明擬合方法的直接數(shù)字頻率合成器(DDFS)不需要ROM存儲器,且余弦信號輸出精度可達(dá)20比特,無雜散動態(tài)范圍(SFDR)可達(dá)138dBc,可應(yīng)用于通訊、以及其它高精度運算領(lǐng)域。
文檔編號H03L7/24GK102394644SQ20111026564
公開日2012年3月28日 申請日期2011年9月8日 優(yōu)先權(quán)日2011年9月8日
發(fā)明者李小進(jìn), 賴宗聲 申請人:華東師范大學(xué)