專利名稱：一種低噪聲鎖相環(huán)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，具體涉及一種低噪聲鎖相環(huán)電路。
背景技術(shù)：
鎖相環(huán)電路(Phase-Locked Loop)是一種反饋電路，簡稱PLL。其作用是使得電路上的時鐘和某一外部時鐘的相位同步。鎖相環(huán)電路在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住。鎖相環(huán)電路是一個相位反饋自動控制系統(tǒng)，其具有三個基本部件相位檢測器 (PDF)，低通濾波器(LPF)和壓控振蕩器(VCO)。其基本工作原理為，壓控振蕩器的輸出經(jīng)過采集并分頻后，與參考信號同時輸入相位檢測器，相位檢測器通過比較這兩個信號的頻率差后，輸出一個直流脈沖電壓，經(jīng)過濾波后的信號對壓控振蕩器進行控制，使其頻率改變， 這樣壓控振蕩器的輸出很快會穩(wěn)定于某一期望值。在數(shù)據(jù)采集系統(tǒng)中，鎖相環(huán)是一種常用的同步技術(shù)，其可以使得不同的數(shù)據(jù)采集板卡共享一個采樣時鐘。作為為模數(shù)轉(zhuǎn)換器ADC等集成電路提供時鐘的鎖相環(huán)電路，其輸出時鐘的抖動，即相位噪聲，將顯著影響到整個集成電路的精度。鎖相環(huán)電路中的噪聲來源主要是輸入?yún)⒖紩r鐘，所用集成電路器件噪聲，和相位檢測器的死區(qū)及采樣特性帶來的噪聲。輸入?yún)⒖紩r鐘可采用噪聲較低的高性能時鐘輸入， 相位檢測器部分的噪聲則相對固定，電路中主要噪聲來源于壓控振蕩器部分，這使得對壓控振蕩器部分的噪聲處理變?yōu)殛P(guān)鍵。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種低噪聲鎖相環(huán)電路，其能夠顯著降低鎖相環(huán)電路中壓控振蕩器部分的噪聲。為此，本發(fā)明提供一種低噪聲鎖相環(huán)電路，包括相位檢測器，其接收參考信號，并輸出與所述鎖相環(huán)電路輸出信號和參考信號之間的相位差成比例的誤差信號；電荷泵，其從所述相位檢測器接收所述誤差信號，并輸出與所述相位差成比例的電流信號；低通濾波器，其從所述電荷泵接收所述電流信號，并輸出與所述相位差成比例的電壓信號；壓控振蕩器，其輸出所述鎖相環(huán)電路輸出信號，所述壓控振蕩器包含環(huán)形振蕩電路和電壓調(diào)節(jié)電路， 所述電壓調(diào)節(jié)電路從所述低通濾波器接收所述電壓信號，經(jīng)鉗位后輸出到所述環(huán)形振蕩電路作為控制電壓；反饋除法器，其從所述壓控振蕩器接收所述鎖相環(huán)電路輸出信號，并輸出到所述相位檢測器。作為優(yōu)選，所述電壓調(diào)節(jié)電路由運算放大器構(gòu)成，所述電壓信號輸入所述運算放大器的正輸入端，所述運算放大器的負輸入端與其輸出端相連接。作為優(yōu)選，所述環(huán)形振蕩電路中，內(nèi)部節(jié)點與輸出節(jié)點聯(lián)結(jié)到同樣的器件。作為優(yōu)選，所述壓控振蕩器包括時鐘信號輸出電路，其包括非門，其輸出所述鎖相環(huán)電路輸出信號，并與所述運算放大器使用同一偏置電壓；電容，其一端連接到所述環(huán)形振蕩電路的輸出端，另一端連接到所述非門的輸入端；兩個電阻，其一端連接到所述非門的輸入端，另一端分別接到所述偏置電壓和地。作為優(yōu)選，所述運算放大器包括由第一晶體管和第二晶體管構(gòu)成的差分對、為所述差分對提供偏置電流的共柵極連接的第十晶體管和第三晶體管、連接在所述第一晶體管和偏置電壓之間的第四晶體管、連接在第二晶體管和偏置電壓之間的第五晶體管、與所述第五晶體管共柵極并連接到偏置電壓的第六晶體管、連接在第六晶體管和地之間的第八晶體管、與所述第四晶體管共柵極并連接到偏置電壓的第七晶體管、與第八晶體管共柵極并連接在第七晶體管和地之間的第九晶體管，其中，第七晶體管的漏極連接到第二晶體管的柵極并作為所述運算放大器的輸出，所述第一晶體管的柵極接收所述電壓信號。作為優(yōu)選，該鎖相環(huán)電路采用IOMHz的環(huán)路帶寬。作為優(yōu)選，所述參考信號的頻率為125MHz。作為優(yōu)選，所述壓控振蕩器的工作頻率為1GHz。本發(fā)明的提供的鎖相環(huán)電路采用帶電壓調(diào)節(jié)電路和環(huán)形振蕩電路的壓控振蕩器結(jié)構(gòu)，使控制電壓Vctrl經(jīng)調(diào)節(jié)后相對穩(wěn)定，能夠有效地減小電荷泵輸出高頻部分對環(huán)形振蕩電路的影響，并隔離電源對環(huán)形振蕩電路的影響，從而減低壓控振蕩器部分的噪聲輸出，使輸出時鐘RMS相位噪聲小于0.5%。，能夠為模數(shù)轉(zhuǎn)換電路等集成電路提供低抖動的時
鐘信號。


圖1為本發(fā)明的鎖相環(huán)電路的結(jié)構(gòu)示意圖；圖2為圖1中的鎖相環(huán)電路的等效模型示意圖；圖3為本發(fā)明的鎖相環(huán)電路各部分的噪聲仿真結(jié)果示意圖；圖4為圖1的鎖相環(huán)電路中的壓控振蕩器部分的結(jié)構(gòu)示意圖；圖5為圖4的壓控振蕩器部分中的電壓調(diào)節(jié)電路部分的結(jié)構(gòu)示意圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的具體實施方式
進行詳細說明。圖1為鎖相環(huán)電路的環(huán)路框圖，包含相位檢測電路(PDF) 1、電荷泵(CP) 2、低通濾波器(LPF) 3、產(chǎn)生鎖相環(huán)電路輸出信號的壓控振蕩器(VC0)4以及反饋除法器(DIV)5。本實施例中的鎖相環(huán)電路用于為模數(shù)轉(zhuǎn)換電路提供125MHz的低相噪信號，壓控振蕩器4輸出中心頻率IGHz。壓控振蕩器4輸出的是鎖相環(huán)電路輸出信號PLL0UT，其為一個時鐘信號。PLLOUT 信號經(jīng)過反饋除法器5被輸入相位檢測器1。相位檢測器1接收參考時鐘信號Fs和由反饋除法器5輸入的經(jīng)過處理的PLLOUT 信號，并在對這兩個信號進行相位比較后，產(chǎn)生與參考時鐘信號Fs和鎖相環(huán)電路輸出信號 PLLOUT之間的相位差成比例的誤差信號。該誤差信號輸入電荷泵2，作為控制信號控制電荷泵2中的電流源，使得電荷泵2 輸出與上述相位差成比例的電流脈沖。電荷泵2的作用可以看成是將相位差信號轉(zhuǎn)換成與相位差成比例的電流信號。轉(zhuǎn)換得到的電流信號輸入低通濾波器3，通過該電流信號對低通濾波器3進行充放電，使得低通濾波器3產(chǎn)生一個經(jīng)過低通濾波后的控制電壓Vctrl。該控制電壓經(jīng)低通濾波器3濾波后，其中的高頻成分被剔除，且與相位差成比例。參見圖2所示的圖1中的鎖相環(huán)電路的等效模型示意圖可知，本發(fā)明的鎖相環(huán)電路的s域增益表達式為G(s) =-j—-r
2 斗 2AC1C2+C1+C2)其中，s為s域的表達因子，Ip為電荷泵的電流，Kvco為壓控振蕩器4的頻率變化對應(yīng)電壓變化的系數(shù)。閉環(huán)傳遞函數(shù)為^ = TTg^其中，N為環(huán)路分頻系數(shù)。壓控振蕩器4的噪聲譜密度為
^cpclosed = lJl I Hvco (]2π/) I其中，f為頻率，Ννω為壓控振蕩器4的噪聲，壓控振蕩器4的噪聲傳遞函數(shù)Ην。。的 S域表達式為
_7] Hvco(s)= l + Gl{s)/N
Si +sic,+C2)/Rac2
「00381 =_-~！_HL_！_i_
s3+S(C1+C2、I RCxC2 + 5 KvcoIp !INTTC1 + IpKvco /IKNRC1C2可知壓控振蕩器的噪聲譜密度正比于頻率，低頻部分的噪聲更強。整個環(huán)路對壓控振蕩器噪聲傳遞函數(shù)呈高通特性。本發(fā)明采用IOMHz的寬環(huán)路帶寬，125MHz的高參考頻率輸入，提高環(huán)路帶寬可以明顯抑制壓控振蕩器的噪聲。參見圖3中的噪聲仿真結(jié)果可見， 本發(fā)明的壓控振蕩器VCO部分噪聲經(jīng)環(huán)路后呈高通特性，低頻部分噪聲被抑制。另外，本發(fā)明的鎖相環(huán)電路中的壓控振蕩器工作在IGHz的較高頻率點，以抑制低頻率段噪聲，減小環(huán)路中相位檢測器PDF和電荷泵CP部分的噪聲影響，具體噪聲仿真結(jié)果參見圖3。圖4為圖1的鎖相環(huán)電路中的壓控振蕩器部分的結(jié)構(gòu)示意圖；圖5為圖4的壓控振蕩器部分中的電壓調(diào)節(jié)電路部分的結(jié)構(gòu)示意圖。參見圖4，在壓控振蕩器4中包括環(huán)形振蕩電路7和電壓調(diào)節(jié)電路6，由低通濾波器3輸出的Vctrl信號經(jīng)電壓調(diào)節(jié)電路6后的輸出電壓作為環(huán)形振蕩電路7的控制電壓9。 該電路結(jié)構(gòu)一方面減少了 Vctrl信號的部分高頻信號對環(huán)形振蕩電路7的影響，同時能夠?qū)h(huán)形振蕩電路7的控制電壓9鉗位在Vctrl，從而隔離了電源VDD這一大噪聲源對環(huán)形振蕩電路部分的影響。相對現(xiàn)有技術(shù)中采用單個P管或者N管來控制環(huán)形振蕩電路的振蕩頻率的方案，本發(fā)明采用的這種結(jié)構(gòu)能更好地降低環(huán)形振蕩電路部分的噪聲。
5
在環(huán)形振蕩電路7的結(jié)構(gòu)設(shè)計上，本發(fā)明通過使得其內(nèi)部節(jié)點10、11和輸出節(jié)點 12均嚴格匹配的方案來降低整個壓控振蕩器4的輸出噪聲，即各節(jié)點10、11和12聯(lián)結(jié)到同樣的器件，如圖4所示。壓控振蕩器4還包括時鐘信號輸出電路8，其包括連接到環(huán)形振蕩電路7的輸出端的隔直電容，以及連接到該電容并輸出PLLOUT信號的非門，該非門以電源VDD為偏置電壓。 該時鐘信號輸出電路8同時形成一個高通濾波器，能夠衰減高頻信號的影響。本實施例中的電壓調(diào)節(jié)電路6采用如圖5所示的運算放大器實現(xiàn)，在輸出級較大的PMOS管M7為環(huán)形振蕩電路7提供電流，同時，犧牲一定的靜態(tài)電流，使M7工作區(qū)域均保持在同一區(qū)域，即MOS管的飽和區(qū)域，以使得環(huán)形振蕩電路的輸出噪聲性能更好。本發(fā)明不局限于上述特定實施例子，在不背離本發(fā)明精神及其實質(zhì)情況下，熟悉本領(lǐng)域技術(shù)人員可根據(jù)本發(fā)明作出各種相應(yīng)改變和變形，但這些相應(yīng)改變和變形都應(yīng)屬于本發(fā)明所附權(quán)利要求保護范圍之內(nèi)。
權(quán)利要求
1.一種低噪聲鎖相環(huán)電路，其特征在于，包括相位檢測器，其接收參考信號，并輸出與所述鎖相環(huán)電路輸出信號和參考信號之間的相位差成比例的誤差信號；電荷泵，其從所述相位檢測器接收所述誤差信號，并輸出與所述相位差成比例的電流信號；低通濾波器，其從所述電荷泵接收所述電流信號，并輸出與所述相位差成比例的電壓信號；壓控振蕩器，其輸出所述鎖相環(huán)電路輸出信號，所述壓控振蕩器包含環(huán)形振蕩電路和電壓調(diào)節(jié)電路，所述電壓調(diào)節(jié)電路從所述低通濾波器接收所述電壓信號并鉗位后輸出到所述環(huán)形振蕩電路作為控制電壓；反饋除法器，其從所述壓控振蕩器接收所述鎖相環(huán)電路輸出信號，并輸出到所述相位檢測器；所述電壓調(diào)節(jié)電路由運算放大器構(gòu)成，所述電壓信號輸入所述運算放大器的正輸入端，所述運算放大器的負輸入端與其輸出端相連接。
2.如權(quán)利要求1所述的低噪聲鎖相環(huán)電路，其特征在于，在所述環(huán)形振蕩電路中，內(nèi)部節(jié)點與輸出節(jié)點聯(lián)結(jié)到同樣的器件。
3.如權(quán)利要求1所述的低噪聲鎖相環(huán)電路，其特征在于，所述壓控振蕩器包括時鐘信號輸出電路，其包括非門，其輸出所述鎖相環(huán)電路輸出信號，并與所述運算放大器使用同一偏置電壓；電容，其一端連接到所述環(huán)形振蕩電路的輸出端，另一端連接到所述非門的輸入端；兩個電阻，其一端連接到所述非門的輸入端，另一端分別接到所述偏置電壓和地。
4.如權(quán)利要求1所述的低噪聲鎖相環(huán)電路，其特征在于，所述運算放大器包括由第一晶體管和第二晶體管構(gòu)成的差分對、為所述差分對提供偏置電流的共柵極連接的第十晶體管和第三晶體管、連接在所述第一晶體管和偏置電壓之間的第四晶體管、連接在第二晶體管和偏置電壓之間的第五晶體管、與所述第五晶體管共柵極并連接到偏置電壓的第六晶體管、連接在第六晶體管和地之間的第八晶體管、與所述第四晶體管共柵極并連接到偏置電壓的第七晶體管、與第八晶體管共柵極并連接在第七晶體管和地之間的第九晶體管，其中， 第七晶體管的漏極連接到第二晶體管的柵極并作為所述運算放大器的輸出，所述第一晶體管的柵極接收所述電壓信號。
5.如權(quán)利要求1所述的低噪聲鎖相環(huán)電路，其特征在于，該鎖相環(huán)電路采用IOMHz的環(huán)路帶寬。
6.如權(quán)利要求1所述的低噪聲鎖相環(huán)電路，其特征在于，所述參考信號的頻率為 125MHz ο
7.如權(quán)利要求1所述的低噪聲鎖相環(huán)電路，其特征在于，所述壓控振蕩器的工作頻率為 IGHz。
全文摘要
本發(fā)明提供一種低噪聲鎖相環(huán)電路，包括相位檢測器，其接收參考信號，并輸出與鎖相環(huán)電路輸出信號和參考信號之間的相位差成比例的誤差信號；電荷泵，其接收誤差信號，并輸出與相位差成比例的電流信號；低通濾波器，其從電荷泵接收電流信號，并輸出與相位差成比例的電壓信號；壓控振蕩器，其輸出鎖相環(huán)電路輸出信號，壓控振蕩器包含環(huán)形振蕩電路和電壓調(diào)節(jié)電路，電壓調(diào)節(jié)電路從低通濾波器接收電壓信號并鉗位后輸出到環(huán)形振蕩電路作為控制電壓；反饋除法器，其從壓控振蕩器接收鎖相環(huán)電路輸出信號，并輸出到相位檢測器。本發(fā)明提供的鎖相環(huán)電路能夠有效地降低壓控振蕩器部分的噪聲輸出，為模數(shù)轉(zhuǎn)換電路等集成電路提供低抖動的時鐘信號。
文檔編號H03L7/085GK102571084SQ20111043088
公開日2012年7月11日 申請日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者丁學欣, 吳艷輝, 李鵬, 陳良生 申請人:上海貝嶺股份有限公司