專利名稱：基于cpci總線的短波自適應(yīng)陣列處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子電路設(shè)計，尤其是基于CPCI總線的短波自適應(yīng)陣列處理器。
背景技術(shù)：
短波通信由于存在空時衰落常會出現(xiàn)通信效果差的情況。而通過自適應(yīng)陣列的方法可以提高短波接收的增益。在一些已有的短波多通道接收和控制器中，只能對單個通道的信號進行處理，各通道之間都是相互獨立的。而自適應(yīng)天線陣列能準(zhǔn)確識別無線信號發(fā)射源的方向，同時通過在干擾方向形成很深的零點，這樣可以消除其他干擾信號，就能夠選擇性地放大有用的信號。

發(fā)明內(nèi)容
本發(fā)明目的是，提出一種基于CPCI總線的短波自適應(yīng)陣列處理器，為短波自適應(yīng)陣列所設(shè)計的，該處理器實現(xiàn)多個的短波通道的接收和自適應(yīng)處理。本發(fā)明可以應(yīng)用電磁環(huán)境較惡劣的環(huán)境中，提高短波通信增益。本發(fā)明的技術(shù)方案是基于CPCI總線的短波自適應(yīng)陣列處理器，短波自適應(yīng)陣列控制器包括四個并聯(lián)的射頻模塊、主控模塊、自適應(yīng)陣列處理模塊、頻率合成模塊，以上模塊均連接于CPCI總線；每個射頻模塊是對2路短波信號進行濾波和變頻，產(chǎn)生中頻信號的模塊；將各通道的中頻信號送給自適應(yīng)陣列處理模塊處理；自適應(yīng)陣列處理模塊包括A/D 轉(zhuǎn)換和加權(quán)處理模塊，自適應(yīng)陣列處理模塊是對8路中頻信號接A/D轉(zhuǎn)換，再連接加權(quán)處理模塊，并經(jīng)線性組合得到信號輸出的模塊；主控模塊通過CPCI總線連接并控制自適應(yīng)陣列處理模塊、監(jiān)測模塊的狀態(tài)；頻率合成模塊是產(chǎn)生提供各路信號時鐘信號和混頻信號的模塊。另可設(shè)有前面板模塊、電源模塊、CPCI總線的機箱。電源模塊提供機箱內(nèi)的所有模塊的直流電壓。并設(shè)有接口模塊輸出語音和數(shù)據(jù)。電路示意圖如圖2所示。短波自適應(yīng)陣列處理器設(shè)有對八個接收通道信號進行接收，統(tǒng)一做自適應(yīng)處理，提高系統(tǒng)接收增益。該處理器采用標(biāo)準(zhǔn)CPCI總線進行數(shù)據(jù)傳輸和信息交換，這樣不僅數(shù)據(jù)傳輸速度快、而且插槽標(biāo)準(zhǔn)，數(shù)字信號不易被干擾從而降低了對總線輻射的要求。CPCI總線有非常高的可靠性、抗沖擊性和耐震動性，可支持更多的插槽。該總線有開放的結(jié)構(gòu)，能很方便地插入各種功能擴展模塊，具有靈活的升級能力。本發(fā)明的有益效果是本發(fā)明可以對八個接收通道信號進行接收，統(tǒng)一做自適應(yīng)處理，提高系統(tǒng)接收增益。該處理器采用標(biāo)準(zhǔn)CPCI總線進行數(shù)據(jù)傳輸和信息交換，這樣不僅數(shù)據(jù)傳輸速度快、而且插槽標(biāo)準(zhǔn)，數(shù)字信號不易被干擾從而降低了對總線輻射的要求。 CPCI總線有非常高的可靠性、抗沖擊性和耐震動性，可支持更多的插槽。該總線有開放的結(jié)構(gòu)，能很方便地插入各種功能擴展模塊，具有靈活的升級能力。本發(fā)明可以接收多個通道的短波信號，實現(xiàn)短波的自適應(yīng)陣列處理，提高短波接收的增益及抗干擾能力。


圖1是短波自適應(yīng)陣列處理器接口示意圖，圖2是短波自適應(yīng)陣列處理器電路示意圖，圖3是自適應(yīng)處理流程示意圖。
具體實施例方式該短波自適應(yīng)陣列處理器可以接收處理8個短波通道射頻信號，該處理器的接口示意圖如圖1所示前面板模塊提供友好的人機界面，主控模塊及操作界面完成對短波自適應(yīng)陣列處理器的操作控制，主控模塊可以裝載Windows XP或VxWorks操作系統(tǒng)。主控軟件負責(zé)顯示控制，軟件在Windows XP下或VxWorks操作系統(tǒng)下開發(fā)。不同系統(tǒng)中需要安裝不同的CPCI 驅(qū)動程序。主控模塊通過CPCI總線控制自適應(yīng)陣列處理模塊，同時可以監(jiān)測模塊的狀態(tài)。 頻率合成模塊提供各路信號的時鐘信號和混頻信號。射頻模塊對短波信號進行濾波和變頻，產(chǎn)生中頻信號，再將各通道的中頻信號送給自適應(yīng)陣列處理模塊處理。自適應(yīng)陣列處理模塊是自適應(yīng)陣列處理器中的關(guān)鍵部件，可以實現(xiàn)陣列處理的算法。該模塊對8路的中頻信號進行自適應(yīng)算法。如圖3所示為該模塊中多通道自適應(yīng)處理示意圖。8路中頻信號經(jīng)過A/D變換后得到8路基帶數(shù)字信號，利用基帶數(shù)字信號處理技術(shù)識別用戶信號到達方向。同時對這8路信號進行加權(quán)處理，線形組合得到一個信號輸出值。 如下式所示

權(quán)利要求
1.基于CPCI總線的短波自適應(yīng)陣列處理器，其特征是包括四個并聯(lián)的射頻模塊、主控模塊、自適應(yīng)陣列處理模塊、頻率合成模塊，以上模塊均連接于CPCI總線；每個射頻模塊是對2路短波信號進行濾波和變頻并產(chǎn)生中頻信號的模塊；射頻模塊將各通道的中頻信號接自適應(yīng)陣列處理模塊處理；自適應(yīng)陣列處理模塊包括A/D轉(zhuǎn)換和加權(quán)處理模塊，自適應(yīng)陣列處理模塊是對8路中頻信號接A/D轉(zhuǎn)換、再連接加權(quán)處理模塊，并經(jīng)線性組合得到信號輸出的模塊；主控模塊通過CPCI總線連接并控制自適應(yīng)陣列處理模塊、監(jiān)測模塊的狀態(tài)；頻率合成模塊產(chǎn)生提供各路信號時鐘信號和混頻信號的模塊。
2.根據(jù)權(quán)利要求1所述的基于CPCI總線的短波自適應(yīng)陣列處理器，其特征是另設(shè)有前面板模塊CPCI總線的機箱。
3.根據(jù)權(quán)利要求1所述的基于CPCI總線的短波自適應(yīng)陣列處理器，其特征是設(shè)有電源模塊，電源模塊提供機箱內(nèi)的所有模塊的直流電壓。
4.根據(jù)權(quán)利要求1所述的基于CPCI總線的短波自適應(yīng)陣列處理器，其特征是設(shè)有接口模塊輸出語音和數(shù)據(jù)。
全文摘要
基于CPCI總線的短波自適應(yīng)陣列處理器，短波自適應(yīng)陣列控制器包括四個并聯(lián)的射頻模塊、主控模塊、自適應(yīng)陣列處理模塊、頻率合成模塊，以上模塊均連接于CPCI總線；每個射頻模塊是對2路短波信號進行濾波和變頻，產(chǎn)生中頻信號的模塊；將各通道的中頻信號送給自適應(yīng)陣列處理模塊處理；自適應(yīng)陣列處理模塊包括A/D轉(zhuǎn)換和加權(quán)處理模塊，自適應(yīng)陣列處理模塊是對8路中頻信號接A/D轉(zhuǎn)換，再連接加權(quán)處理模塊，并經(jīng)線性組合得到信號輸出的模塊；主控模塊通過CPCI總線連接并控制自適應(yīng)陣列處理模塊、監(jiān)測模塊的狀態(tài)；頻率合成模塊是產(chǎn)生提供各路信號時鐘信號和混頻信號的模塊。本發(fā)明對八個接收通道信號進行接收，統(tǒng)一做自適應(yīng)處理，提高系統(tǒng)接收增益。
文檔編號H03H21/00GK102420584SQ201110445690
公開日2012年4月18日 申請日期2011年12月28日 優(yōu)先權(quán)日2011年12月28日
發(fā)明者俞春華, 劉林, 王欽玉 申請人:南京熊貓漢達科技有限公司, 南京熊貓電子股份有限公司, 熊貓電子集團有限公司