国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種鎖相環(huán)型頻率合成器及可編程射頻程控分頻器的制作方法

      文檔序號:7524559閱讀:274來源:國知局
      專利名稱:一種鎖相環(huán)型頻率合成器及可編程射頻程控分頻器的制作方法
      技術(shù)領(lǐng)域
      本實(shí)用新型涉及頻率合成器,具體涉及一種鎖相環(huán)型頻率合成器及可編程射頻程控分頻器。
      背景技術(shù)
      鎖相環(huán)型頻率合成器是一種在無線通信中得到廣泛應(yīng)用的重要部件,它可以用作各種收發(fā)機(jī)的本地振蕩信號,還可以用于完成調(diào)制、解調(diào)和載波恢復(fù)等功能。鎖相環(huán)型頻率合成器中包含了高頻模塊、低頻模塊和數(shù)字電路,是一個(gè)復(fù)雜的數(shù)/模/射頻混合系統(tǒng)。圖 1所示是現(xiàn)有的鎖相環(huán)型頻率合成器系統(tǒng),系統(tǒng)的頻率特性通常受限于高頻模塊——程控分頻器,程控分頻器通常使用前端雙模分頻器、M計(jì)數(shù)器和A計(jì)數(shù)器以吞脈沖技術(shù)的分頻方案來實(shí)現(xiàn)。在現(xiàn)有技術(shù)方案中,吞脈沖程控分頻器內(nèi)的前端P/ (P+ 1)雙模分頻器通常有 8/9、10/11、16/17、32/33、64/65等幾種分頻模數(shù)。當(dāng)分頻模數(shù)值從8/9到64/65時(shí),其電路的結(jié)構(gòu)就越來越復(fù)雜、反饋信號的時(shí)延也越來越大,因此,隨著整個(gè)鎖相環(huán)型頻率合成器系統(tǒng)的工作頻率不斷提高,雙模分頻器所需要的工作電流將大大增加,因而存在功耗很大的缺點(diǎn)。并且,當(dāng)應(yīng)用于GHz的射頻領(lǐng)域,對前端雙模分頻器的頻率特性要求很高,通常是增加工作電流來提高其工作頻率,因而導(dǎo)致整體系統(tǒng)功耗很大。

      實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題之一在于提供一種鎖相環(huán)型頻率合成器。本實(shí)用新型所要解決的技術(shù)問題之二在于提供一種構(gòu)成鎖相環(huán)型頻率合成器的可編程射頻程控分頻器。為了解決上述技術(shù)問題,本實(shí)用新型的第一個(gè)技術(shù)方案是,一種鎖相環(huán)型頻率合成器,包括參考振蕩器、R分頻器、鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器和數(shù)字接口電路,其特點(diǎn)是可編程射頻程控分頻器的射頻輸入端接收壓控振蕩器輸出的射頻信號,模數(shù)控制端接收數(shù)字接口電路輸出的編碼信號,并由數(shù)字接口電路輸出的編碼信號確定可編程射頻程控分頻器的分頻比,可編程射頻程控分頻器將收到的射頻信號進(jìn)行分頻處理,輸出到鑒相器;其中所述可編程射頻程控分頻器包括η個(gè)2/3分頻單元,η為大于或等于2的自然數(shù), 所有2/3分頻單元采用異步串行連接。本實(shí)用新型直接使用一個(gè)可編程射頻程控分頻器替代現(xiàn)有技術(shù)方案的吞脈沖程控分頻器,不需要M計(jì)數(shù)器和A計(jì)數(shù)器,使系統(tǒng)的結(jié)構(gòu)簡化、功耗很小、性能更優(yōu)。在本技術(shù)方案中,可編程射頻程控分頻器采用的是基于2/3分頻單元的異步串行結(jié)構(gòu)方式來實(shí)現(xiàn), 其中的2/3分頻單元在雙模分頻器中是一個(gè)分頻模數(shù)值最小的分頻單元,所以結(jié)構(gòu)最簡單,功耗低,并且,本實(shí)用新型的可編程射頻程控分頻器由于各級2/3分頻單元是異步串行工作的,第一級2/3分頻單元決定了整個(gè)可編程射頻程控分頻器的最高工作頻率,隨著頻率逐級降低,可逐級減小工作電流,有效地降低系統(tǒng)的功耗。所以,有效地簡化了系統(tǒng)結(jié)構(gòu)設(shè)計(jì),極大地降低了整體系統(tǒng)的功耗。根據(jù)本實(shí)用新型所述的一種鎖相環(huán)型頻率合成器的一種優(yōu)選方案,所述可編程射頻程控分頻器的射頻輸入端設(shè)置直流偏置電路和射頻緩沖器,射頻緩沖器由直流偏置電路提供直流偏置電壓,射頻緩沖器接收壓控振蕩器輸出的射頻信號,并將接收的射頻信號進(jìn)行處理后,輸出到2/3分頻單元??删幊躺漕l程控分頻器的射頻輸入端是一對差分輸入端,在可編程射頻程控分頻器的射頻輸入端設(shè)置直流偏置電路和射頻緩沖器,容許AC耦合輸入,可以單端輸入或者差分輸入驅(qū)動,使用靈活方便,適用范圍廣。根據(jù)本實(shí)用新型所述的一種鎖相環(huán)型頻率合成器的一種優(yōu)選方案,每個(gè)2/3分頻單元均由D觸發(fā)器DRl、DR2和邏輯門ICl、IC2、IC3構(gòu)成;其中,第一 D觸發(fā)器DRl的數(shù)據(jù)輸入端Dl、Dm分別連接第一邏輯門ICl的與非輸出端和與輸出端,第一邏輯門ICl的一個(gè)輸入端連接第二 D觸發(fā)器DR2的第二輸出端Q2-,第一邏輯門ICl的另一個(gè)輸入端為2/3 分頻單元的數(shù)據(jù)輸入端Din,第一 D觸發(fā)器DRl的第一輸出端Ql+連接第二邏輯門IC2的一個(gè)輸入端,第二邏輯門IC2的另一個(gè)輸入端為2/3分頻單元的模數(shù)控制端M,接收數(shù)字接口電路輸出的編碼信號,第二邏輯門IC2的輸出端連接第三邏輯門IC3的一個(gè)輸入端,第三邏輯門IC3的另一個(gè)輸入端連接第二 D觸發(fā)器DR2的第一輸出端Q2+,第二 D觸發(fā)器DR2的數(shù)據(jù)輸入端D2、DN2分別連接第三邏輯門IC3的與非輸出端和與輸出端,第二 D觸發(fā)器DR2的時(shí)鐘脈沖輸入端C2、CN2分別連接第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端CN1、C2 ;第二 D觸發(fā)器DR2的輸出端Q2+、Q2-分別為2/3分頻單元的信號輸出端Q0Ut、Q0Ut-,第一 D觸發(fā)器 DRl的時(shí)鐘脈沖輸入端Cl、CNl分別為2/3分頻單元的時(shí)鐘脈沖輸入端CK+、CK-,第一 D觸發(fā)器DRl的第二輸出端Ql-為2/3分頻單元的輸出端Q-。由于兩個(gè)D觸發(fā)器的時(shí)鐘同步,具有邊沿觸發(fā)靈敏、翻轉(zhuǎn)速率快的特點(diǎn),很容易達(dá)到射頻低功耗的目的。本實(shí)用新型的第二個(gè)技術(shù)方案是,一種構(gòu)成鎖相環(huán)型頻率合成器的可編程射頻程控分頻器,其特點(diǎn)是可編程射頻程控分頻器包括η個(gè)2/3分頻單元,η為大于或等于2的自然數(shù),所有2/3分頻單元采用異步串行連接。根據(jù)本實(shí)用新型所述的一種構(gòu)成鎖相環(huán)型頻率合成器的可編程射頻程控分頻器的一種優(yōu)選方案,所述可編程射頻程控分頻器還包括直流偏置電路和射頻緩沖器,由直流偏置電路提供直流偏置電壓,射頻緩沖器將接收的射頻信號進(jìn)行處理后,輸出到2/3分頻單元。根據(jù)本實(shí)用新型所述的一種構(gòu)成鎖相環(huán)型頻率合成器的可編程射頻程控分頻器的一種優(yōu)選方案,每個(gè)2/3分頻單元均由D觸發(fā)器DR1、DR2和邏輯門IC1、IC2、IC3構(gòu)成; 其中,第一 D觸發(fā)器DRl的數(shù)據(jù)輸入端(D1、DN1)分別連接第一邏輯門ICl的與非輸出端和與輸出端,第一邏輯門ICl的一個(gè)輸入端連接第二D觸發(fā)器DR2的第二輸出端Q2-,第一邏輯門ICl的另一個(gè)輸入端為2/3分頻單元的數(shù)據(jù)輸入端Din,第一 D觸發(fā)器DRl的第一輸出端Ql+連接第二邏輯門IC2的一個(gè)輸入端,第二邏輯門IC2的另一個(gè)輸入端為2/3分頻單元的模數(shù)控制端M,接收數(shù)字接口電路輸出的編碼信號,第二邏輯門IC2的輸出端連接第三邏輯門IC3的一個(gè)輸入端,第三邏輯門IC3的另一個(gè)輸入端連接第二 D觸發(fā)器DR2的第一輸出端Q2+,第二 D觸發(fā)器DR2的數(shù)據(jù)輸入端D2、DN2分別連接第三邏輯門IC3的與非輸出端和與輸出端,第二 D觸發(fā)器DR2的時(shí)鐘脈沖輸入端C2、CN2分別連接第一 D觸發(fā)器DRl 的時(shí)鐘脈沖輸入端CN1、C2 ;第二 D觸發(fā)器DR2的輸出端Q2+、Q2_分別為2/3分頻單元的信號輸出端Qout、Qout-,第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端Cl、CNl分別為2/3分頻單元的時(shí)鐘脈沖輸入端CK+、CK-,第一 D觸發(fā)器DRl的第二輸出端Ql-為2/3分頻單元的輸出端Q-o本實(shí)用新型所述的一種鎖相環(huán)型頻率合成器及可編程射頻程控分頻器的有益效果是本實(shí)用新型直接使用一個(gè)可編程射頻程控分頻器替代現(xiàn)有技術(shù)方案的吞脈沖程控分頻器,使系統(tǒng)的結(jié)構(gòu)簡化、功耗很小、性能更優(yōu);可編程射頻程控分頻器采用基于2/3分頻單元的異步串行結(jié)構(gòu)方式來實(shí)現(xiàn),所以結(jié)構(gòu)最簡單,功耗低,并且,本實(shí)用新型的可編程射頻程控分頻器由于各級2/3分頻單元是異步串行工作的,有效地降低系統(tǒng)的功耗;并且,在可編程射頻程控分頻器的射頻輸入端設(shè)置直流偏置電路和射頻緩沖器,容許AC耦合輸入, 可以單端輸入或者差分輸入驅(qū)動,使用靈活,范圍廣,其中,2/3分頻單元由D觸發(fā)器和邏輯門構(gòu)成,由于兩個(gè)D觸發(fā)器的時(shí)鐘同步,具有邊沿觸發(fā)靈敏、翻轉(zhuǎn)速率快的特點(diǎn),很容易達(dá)到射頻低功耗的目的;本實(shí)用新型系統(tǒng)結(jié)構(gòu)簡單,成本低、體積小、功耗低、性能優(yōu),使用靈活,具有良好的應(yīng)用前景。

      圖1是現(xiàn)有的鎖相環(huán)型頻率合成器系統(tǒng)的原理框圖。圖2是本實(shí)用新型所述的一種鎖相環(huán)型頻率合成器的原理框圖。圖3是可編程射頻程控分頻器的原理圖。圖4是2/3分頻單元電路的原理圖。圖5是具體實(shí)施例n=6時(shí),可編程射頻程控分頻器的電路原理圖。圖6是在單電源電壓3V、時(shí)鐘輸入幅度(VCK + -VCK—) = 0.8VP —ρ時(shí),仿真的輸入/ 輸出瞬態(tài)波形。圖7是6位可編程射頻程控分頻器仿真驗(yàn)證的輸入/輸出波形。圖8是射頻輸入信號頻率為3GHz的可編程射頻程控分頻器輸出相位噪聲曲線。
      具體實(shí)施方式
      參見圖2至圖4,一種鎖相環(huán)型頻率合成器,包括參考振蕩器1、R分頻器2、鑒相器 3、電荷泵4、環(huán)路濾波器5、壓控振蕩器6和數(shù)字接口電路7,可編程射頻程控分頻器8的射頻輸入端接收壓控振蕩器6輸出的射頻信號,模數(shù)控制端接收數(shù)字接口電路7輸出的編碼信號,并由數(shù)字接口電路7輸出的編碼信號確定可編程射頻程控分頻器8的分頻比,可編程射頻程控分頻器8將收到的射頻信號進(jìn)行分頻處理,輸出到鑒相器3 ;參考振蕩器1輸出的參考時(shí)鐘通過R分頻器2分頻后輸出到鑒相器3,壓控振蕩器6輸出的射頻信號經(jīng)過可編程射頻程控分頻器8分頻后輸出到鑒相器3,鑒相器3對信號進(jìn)行鑒相處理后,輸出電壓信號到電荷泵4,電荷泵4輸出控制信號到環(huán)路濾波器5,控制環(huán)路濾波器5進(jìn)行濾波,環(huán)路濾波器5得到控制電壓輸出到壓控振蕩器6,控制壓控振蕩器6工作,壓控振蕩器6進(jìn)行電壓/ 頻率變換,并將振蕩頻率鎖定在需要的頻率上。所述可編程射頻程控分頻器8由η個(gè)2/3分頻單元81、82、83……Si1、Sn、直流偏置電路812、射頻緩沖器811、邏輯電壓轉(zhuǎn)換電路813和反向器814構(gòu)成,其中,η為大于或等于2的自然數(shù),所有2/3分頻單元采用異步串行連接;即上一級2/3分頻單元與下一級 2/3分頻單元之間采用異步串行連接。其中,射頻緩沖器811由直流偏置電路812提供直流偏置電壓,射頻緩沖器811接收壓控振蕩器6輸出的射頻信號,并將接收的射頻信號進(jìn)行處理后,輸出到第一級2/3分頻單元81,η個(gè)2/3分頻單元對收到的射頻信號進(jìn)行分頻處理,輸出到邏輯電壓轉(zhuǎn)換電路813,同時(shí),η個(gè)2/3分頻單元81、82、83……Sn+Sn分別接收數(shù)字接口電路7輸出的編碼信號,并由數(shù)字接口電路7輸出的編碼信號確定分頻比;邏輯電壓轉(zhuǎn)換電路813對收到的分頻信號幅度進(jìn)行邏輯電壓轉(zhuǎn)換后輸出到鑒相器3。在具體實(shí)施例中,第一級2/3分頻單元81的時(shí)鐘脈沖輸入端CK+、CK_連接射頻緩沖器811的輸出端,射頻緩沖器11的輸入端連接直流偏置電路812,并同時(shí)連接壓控振蕩器6的輸出,射頻緩沖器811由直流偏置電路812提供直流偏置電壓,射頻緩沖器811接收壓控振蕩器6輸出的射頻信號,處理后輸出到第一級2/3分頻單元的時(shí)鐘脈沖輸入端CK+、 CK-;第一級2/3分頻單元81的數(shù)據(jù)輸入端Din連接第二級2/3分頻單元82的輸出端Q-; 第一級2/3分頻單元81的信號輸出端Q0ut、Q0ut-分別連接第二級2/3分頻單元82的時(shí)鐘脈沖輸入端CK+、CK-;依次類推,第n-1級2/3分頻單元的數(shù)據(jù)輸入端Din連接第η級2/3 分頻單元的輸出端Q-;第n-1級2/3分頻單元的信號輸出端Qout、Qout-分別連接第η級 2/3分頻單元的時(shí)鐘脈沖輸入端CK+、CK-,第n-1級2/3分頻單元的時(shí)鐘脈沖輸入端CK+、 CK-連接第Π-2級2/3分頻單元的信號輸出端Qout、Qout- ’第n_l級2/3分頻單元的輸出端Q-連接第n-2級2/3分頻單元的數(shù)據(jù)輸入端Din ;第η級2/3分頻單元的數(shù)據(jù)輸入端Din連接反相器814的輸出端;第N級2/3分頻單元的信號輸出端Q0ut、Qout-分別連接邏輯電壓轉(zhuǎn)換電路813的輸入端;反相器814的輸入端連接電源;邏輯電壓轉(zhuǎn)換電路813的輸出端連接鑒相器3的一個(gè)輸入端。第一級2/3分頻單元81至第η級2/3分頻單元8η的模數(shù)控制端M分別連接數(shù)字接口電路7的可編程二進(jìn)制數(shù)據(jù)輸出端;可編程二進(jìn)制數(shù)據(jù)的編碼狀態(tài)直接確定可編程射頻程控分頻器的分頻比N。在具體實(shí)施例中,每個(gè)2/3分頻單元均由D觸發(fā)器DRl、DR2和邏輯門ICl、IC2、 IC3構(gòu)成;其中,第一 D觸發(fā)器DRl的數(shù)據(jù)輸入端Dl、DNl分別接收第一邏輯門ICl的與非輸出端和與輸出端輸出的信號,第一邏輯門ICl的一個(gè)輸入端接收第二 D觸發(fā)器DR2的第二輸出端Q2-輸出的信號,第一邏輯門ICl的另一個(gè)輸入端為2/3分頻單元的數(shù)據(jù)輸入端Din,第一 D觸發(fā)器DRl的第一輸出端Ql+輸出信號到第二邏輯門IC2的一個(gè)輸入端,第二邏輯門IC2的另一個(gè)輸入端為2/3分頻單元的模數(shù)控制端M,接收數(shù)字接口電路7輸出的編碼信號,第二邏輯門IC2輸出信號到第三邏輯門IC3的一個(gè)輸入端,第三邏輯門IC3的另一個(gè)輸入端接收第二 D觸發(fā)器DR2的第一輸出端Q2+輸出的信號,第二 D觸發(fā)器DR2的數(shù)據(jù)輸入端D2、DN2分別接收第三邏輯門IC3的與非輸出端和與輸出端輸出的信號,第二 D觸發(fā)器DR2的時(shí)鐘脈沖輸入端C2、CN2分別與第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端CN1、C2連接;第二 D觸發(fā)器DR2的輸出端Q2+、Q2-分別為2/3分頻單元的信號輸出端Qout、Qout-, 第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端C1、CN1分別為2/3分頻單元的時(shí)鐘脈沖輸入端CK+、 CK-,第一 D觸發(fā)器DRl的第二輸出端Ql-為2/3分頻單元的輸出端Q-。在具體實(shí)施例中,第一 D觸發(fā)器DRl的數(shù)據(jù)輸入端Dl、DNl分別連接第一邏輯門
      7ICl的與非輸出端和與輸出端,第一邏輯門ICl的一個(gè)輸入端連接第二 D觸發(fā)器DR2的第二輸出端Q2-,第一邏輯門ICl的另一個(gè)輸入端為2/3分頻單元的數(shù)據(jù)輸入端Din,第一 D 觸發(fā)器DRl的第一輸出端Ql+連接第二邏輯門IC2的一個(gè)輸入端,第二邏輯門IC2的另一個(gè)輸入端為2/3分頻單元的模數(shù)控制端M,接收數(shù)字接口電路7輸出的編碼信號,第二邏輯門IC2的輸出端連接第三邏輯門IC3的一個(gè)輸入端,第三邏輯門IC3的另一個(gè)輸入端連接第二 D觸發(fā)器DR2的第一輸出端Q2+,第二 D觸發(fā)器DR2的數(shù)據(jù)輸入端D2、DN2分別連接第三邏輯門IC3的與非輸出端和與輸出端,第二 D觸發(fā)器DR2的時(shí)鐘脈沖輸入端C2、CN2分別連接第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端CNl、C2 ;第二 D觸發(fā)器DR2的輸出端Q2+、Q2_分別為2/3分頻單元的信號輸出端Q0ut、Q0ut-,第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端C1、CN1 分別為2/3分頻單元的時(shí)鐘脈沖輸入端CK+、CK-,第一 D觸發(fā)器DRl的第二輸出端Ql-為 2/3分頻單元的輸出端Q-。一種構(gòu)成鎖相環(huán)型頻率合成器的可編程射頻程控分頻器,所述可編程射頻程控分頻器8由η個(gè)2/3分頻單元81、82、83……Sn^Sn、直流偏置電路812和射頻緩沖器811、邏輯電壓轉(zhuǎn)換電路813、反向器814構(gòu)成,其中,η為大于或等于2的自然數(shù),所有2/3分頻單元采用異步串行連接,即上一級2/3分頻單元與下一級2/3分頻單元之間采用異步串行連接。在具體實(shí)施例中,第一級2/3分頻單元81的時(shí)鐘脈沖輸入端CK+、CK_連接射頻緩沖器811的輸出端,射頻緩沖器11的輸入端連接直流偏置電路812,并同時(shí)連接壓控振蕩器 6的輸出,射頻緩沖器(811)由直流偏置電路(812)提供直流偏置電壓,射頻緩沖器811接收壓控振蕩器6輸出的射頻信號,處理后輸出到第一級2/3分頻單元81 ;第一級2/3分頻單元 81的數(shù)據(jù)輸入端Din連接第二級2/3分頻單元82的輸出端Q-;第一級2/3分頻單元81的信號輸出端Qout、Qout-分別連接第二級2/3分頻單元82的時(shí)鐘脈沖輸入端CK+、CK-;依次類推,第n-1級2/3分頻單元8n-l的數(shù)據(jù)輸入端Din連接第η級2/3分頻單元8η的輸出端Q-;第n-1級2/3分頻單元8n-l的信號輸出端Q0Ut、Q0Ut-分別連接第η級2/3分頻單元8η的時(shí)鐘脈沖輸入端CK+、CK-,第n-1級2/3分頻單元8n_l的時(shí)鐘脈沖輸入端CK+、 CK-連接第n-2級2/3分頻單元的信號輸出端Q0ut、Q0ut- ’第n_l級2/3分頻單元8n_l的輸出端Q-連接第n-2級2/3分頻單元的數(shù)據(jù)輸入端Din ;第η級2/3分頻單元8η的數(shù)據(jù)輸入端Din連接反相器814的輸出端;第η級2/3 分頻單元8η的信號輸出端Qout、Qout-分別連接邏輯電壓轉(zhuǎn)換電路813的輸入端;反相器 814的輸入端MT是最高位的數(shù)字輸入端,通常設(shè)置為邏輯“1”電平;邏輯電壓轉(zhuǎn)換電路的輸出端連接鑒相器3的一個(gè)輸入端。并且,邏輯電壓轉(zhuǎn)換電路的輸出端OUT和反相器814的輸入端MT設(shè)計(jì)與CMOS電平兼容,能與低功耗的CMOS程序分頻器串接,可以方便構(gòu)成更高位數(shù)的可編程射頻程控分頻器。第一級2/3分頻單元至第η級2/3分頻單元的模數(shù)控制端M分別連接數(shù)字接口電路7的可編程二進(jìn)制數(shù)據(jù)輸出端;可編程二進(jìn)制數(shù)據(jù)的編碼狀態(tài)直接確定整個(gè)可編程射頻程控分頻器的分頻比N。在具體實(shí)施例中,每個(gè)2/3分頻單元均由D觸發(fā)器DRl、DR2和邏輯門ICl、IC2、IC3 構(gòu)成;其中,第一 D觸發(fā)器DRl的數(shù)據(jù)輸入端Dl、Dm分別連接第一邏輯門ICl的與非輸出端和與輸出端,第一邏輯門ICl的一個(gè)輸入端連接第二D觸發(fā)器DR2的第二輸出端Q2-,第
      8一邏輯門ICl的另一個(gè)輸入端為2/3分頻單元的數(shù)據(jù)輸入端Din,第一 D觸發(fā)器DRl的第一輸出端Ql+連接第二邏輯門IC2的一個(gè)輸入端,第二邏輯門IC2的另一個(gè)輸入端為2/3分頻單元的可編程數(shù)據(jù)輸入端M,接收數(shù)字接口電路7輸出的編碼信號,第二邏輯門IC2的輸出端連接第三邏輯門IC3的一個(gè)輸入端,第三邏輯門IC3的另一個(gè)輸入端連接第二 D觸發(fā)器DR2的第一輸出端Q2+,第二 D觸發(fā)器DR2的數(shù)據(jù)輸入端(D2、DN2)分別連接第三邏輯門 IC3的與非輸出端和與輸出端,第二 D觸發(fā)器DR2的時(shí)鐘脈沖輸入端C2、CN2分別連接第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端CN1、C2 ;第二 D觸發(fā)器DR2的輸出端Q2+、Q2-分別為2/3 分頻單元的信號輸出端Qout、Qout-,第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端Cl、CNl分別為 2/3分頻單元的時(shí)鐘脈沖輸入端CK+、CK-,第一 D觸發(fā)器DRl的第二輸出端Ql-為2/3分頻單元的輸出端Q-。2/3分頻單元在雙模分頻器中是一個(gè)分頻模數(shù)值最小的分頻單元,所以結(jié)構(gòu)最簡單;當(dāng)數(shù)據(jù)端Din設(shè)置為邏輯“0”時(shí),模數(shù)控制端M = “0”實(shí)現(xiàn)+2功能,模數(shù)控制端M = “1”實(shí)現(xiàn)+3功能。2/3分頻單元分頻功能見表1。表1 2/3分頻單元分頻功能
      權(quán)利要求1.一種鎖相環(huán)型頻率合成器,包括參考振蕩器(1)、R分頻器(2)、鑒相器(3)、電荷泵 (4)、環(huán)路濾波器(5)、壓控振蕩器(6)和數(shù)字接口電路(7),其特征在于可編程射頻程控分頻器(8)的射頻輸入端接收壓控振蕩器(6)輸出的射頻信號,模數(shù)控制端接收數(shù)字接口電路(7)輸出的編碼信號,并由數(shù)字接口電路(7)輸出的編碼信號確定可編程射頻程控分頻器(8)的分頻比,可編程射頻程控分頻器(8)將收到的射頻信號進(jìn)行分頻處理,輸出到鑒相器(3);其中所述可編程射頻程控分頻器(8)包括η個(gè)2/3分頻單元,其中,η為大于或等于2的自然數(shù),所有2/3分頻單元采用異步串行連接。
      2.根據(jù)權(quán)利要求1所述的一種鎖相環(huán)型頻率合成器,其特征在于所述可編程射頻程控分頻器(8)的射頻輸入端設(shè)置直流偏置電路(812)和射頻緩沖器(811),射頻緩沖器 (811)由直流偏置電路(812)提供直流偏置電壓,射頻緩沖器(811)接收壓控振蕩器(6)輸出的射頻信號,并將接收的射頻信號進(jìn)行處理后,輸出到2/3分頻單元。
      3.根據(jù)權(quán)利要求1或2所述的一種鎖相環(huán)型頻率合成器,其特征在于每個(gè)2/3分頻單元均由D觸發(fā)器(DR1、DR2)和邏輯門(IC1、IC2、IC3)構(gòu)成;其中,第一 D觸發(fā)器(DRl)的數(shù)據(jù)輸入端(D1、DN1)分別接收第一邏輯門(ICl)的與非輸出端和與輸出端輸出的信號,第一邏輯門(ICl)的一個(gè)輸入端接收第二 D觸發(fā)器(DR2)的第二輸出端(Q2-)輸出的信號,第一邏輯門(ICl)的另一個(gè)輸入端為2/3分頻單元的數(shù)據(jù)輸入端(Din),第一 D觸發(fā)器(DRl) 的第一輸出端(Ql+)輸出信號到第二邏輯門(IC2)的一個(gè)輸入端,第二邏輯門(IC2)的另一個(gè)輸入端為2/3分頻單元的模數(shù)控制端(M),接收數(shù)字接口電路(7)輸出的編碼信號,第二邏輯門(IC2)輸出信號到第三邏輯門(IC3)的一個(gè)輸入端,第三邏輯門(IC3)的另一個(gè)輸入端接收第二 D觸發(fā)器(DR2)的第一輸出端(Q2+)輸出的信號,第二 D觸發(fā)器(DR2)的數(shù)據(jù)輸入端(D2、DN2)分別接收第三邏輯門(IC3)的與非輸出端和與輸出端輸出的信號,第二 D 觸發(fā)器(DR2)的時(shí)鐘脈沖輸入端(C2、CN2)分別與第一 D觸發(fā)器(DRl)的時(shí)鐘脈沖輸入端 (CNUC2)連接;第二 D觸發(fā)器(DR2)的輸出端(Q2+、Q2-)分別為2/3分頻單元的信號輸出端(Q0ut、Q0ut-),第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端(C1、CN1)分別為2/3分頻單元的時(shí)鐘脈沖輸入端(CK+、CK-),第一 D觸發(fā)器(DRl)的第二輸出端(Q1-)為2/3分頻單元的輸出端(Q-)。
      4.一種構(gòu)成鎖相環(huán)型頻率合成器的可編程射頻程控分頻器,其特征在于可編程射頻程控分頻器(8)包括η個(gè)2/3分頻單元,其中,η為大于或等于2的自然數(shù),所有2/3分頻單元采用異步串行連接。
      5.根據(jù)權(quán)利要求4所述的一種構(gòu)成鎖相環(huán)型頻率合成器的可編程射頻程控分頻器, 其特征在于所述可編程射頻程控分頻器(8)還包括直流偏置電路(812)和射頻緩沖器 (811),射頻緩沖器(811)由直流偏置電路(812)提供直流偏置電壓,將接收的射頻信號進(jìn)行處理后,輸出到2/3分頻單元。
      6.根據(jù)權(quán)利要求5所述的一種構(gòu)成鎖相環(huán)型頻率合成器的可編程射頻程控分頻器,其特征在于每個(gè)2/3分頻單元均由D觸發(fā)器(DR1、DR2)和邏輯門(IC1、IC2、IC3)構(gòu)成;其中,第一 D觸發(fā)器(DRl)的數(shù)據(jù)輸入端(D1、DN1)分別接收第一邏輯門(ICl)的與非輸出端和與輸出端輸出的信號,第一邏輯門(ICl)的一個(gè)輸入端接收第二 D觸發(fā)器(DR2)的第二輸出端(Q2-)輸出的信號,第一邏輯門(ICl)的另一個(gè)輸入端為2/3分頻單元的數(shù)據(jù)輸入端(Din),第一 D觸發(fā)器(DRl)的第一輸出端(Ql+)輸出信號到第二邏輯門(IC2)的一個(gè)輸入端,第二邏輯門(IC2)的另一個(gè)輸入端為2/3分頻單元的模數(shù)控制端(M),接收數(shù)字接口電路(7)輸出的編碼信號,第二邏輯門(IC2)輸出信號到第三邏輯門(IC3)的一個(gè)輸入端, 第三邏輯門(IC3)的另一個(gè)輸入端接收第二 D觸發(fā)器(DR2)的第一輸出端(Q2+)輸出的信號,第二 D觸發(fā)器(DR2)的數(shù)據(jù)輸入端(D2、DN2)分別接收第三邏輯門(IC3)的與非輸出端和與輸出端輸出的信號,第二 D觸發(fā)器(DR2)的時(shí)鐘脈沖輸入端(C2、CN2)分別與第一 D觸發(fā)器(DRl)的時(shí)鐘脈沖輸入端(CN1、C2)連接;第二 D觸發(fā)器(DR2)的輸出端(Q2+、Q2_)分別為2/3分頻單元的信號輸出端(Q0ut、Q0ut-),第一 D觸發(fā)器DRl的時(shí)鐘脈沖輸入端(Cl、 CNl)分別為2/3分頻單元的時(shí)鐘脈沖輸入端(CK+、CK-),第一 D觸發(fā)器(DRl)的第二輸出端(Q1-)為2/3分頻單元的輸出端(Q-)。
      專利摘要本實(shí)用新型提供一種鎖相環(huán)型頻率合成器及可編程射頻程控分頻器,包括參考振蕩器、R分頻器、鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器和數(shù)字接口電路,其特點(diǎn)是可編程射頻程控分頻器的射頻輸入端接收壓控振蕩器輸出的射頻信號,模數(shù)控制端接收數(shù)字接口電路輸出的編碼信號,并由數(shù)字接口電路輸出的編碼信號確定可編程射頻程控分頻器的分頻比,可編程射頻程控分頻器將收到的射頻信號進(jìn)行分頻處理,輸出到鑒相器;其中所述可編程射頻程控分頻器包括n個(gè)2/3分頻單元,n為大于或等于2的自然數(shù),所有2/3分頻單元采用異步串行連接;本實(shí)用新型系統(tǒng)結(jié)構(gòu)簡單,成本低、體積小、功耗低、性能優(yōu),使用靈活、方便,具有良好的應(yīng)用前景。
      文檔編號H03L7/18GK202261236SQ20112039400
      公開日2012年5月30日 申請日期2011年10月17日 優(yōu)先權(quán)日2011年10月17日
      發(fā)明者張真榮, 楊若飛, 袁博魯 申請人:中國電子科技集團(tuán)公司第二十四研究所, 重慶西南集成電路設(shè)計(jì)有限責(zé)任公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1