專利名稱：電平移動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電平移動(dòng)電路，該電平移動(dòng)電路將輸入初級(jí)側(cè)系信號(hào)傳送到對(duì)不同于輸入初級(jí)側(cè)的操作電壓的操作電壓進(jìn)行操作的次級(jí)側(cè)系。
背景技術(shù)：
電平移動(dòng)電路在施加有高電壓系電源的電源電壓的半橋驅(qū)動(dòng)電路等中用于通過(guò)低電壓系信號(hào)來(lái)驅(qū)動(dòng)高電壓側(cè)開(kāi)關(guān)元件。
使用電平移動(dòng)電路的半橋驅(qū)動(dòng)電路的一個(gè)示例在專利文獻(xiàn)I中示出。在下文中，將參考圖5給出對(duì)這種已知電平移動(dòng)電路的描述，該圖5示出使用已知電平移動(dòng)電路的半橋驅(qū)動(dòng)電路。
在圖5中，輸出電路I包括構(gòu)成半橋的串聯(lián)連接的開(kāi)關(guān)元件XDl和XD2，并且向半橋的兩端施加高電壓電源PS的輸出電壓E。諸如舉例而言η溝道或P溝道MOS晶體管、或者P型或η型IGBT (絕緣柵雙極晶體管)之類的元件用作高側(cè)開(kāi)關(guān)元件XD1，而諸如舉例而言η溝道MOS晶體管或η型IGBT之類的元件用作低側(cè)開(kāi)關(guān)元件XD2。在此，假設(shè)η溝道MOS晶體管或η型IGBT用作開(kāi)關(guān)元件XDl和XD2。二極管Dh和^ (寄生二極管或續(xù)流二極管)分別反并聯(lián)連接到開(kāi)關(guān)元件XDl和XD2。
高側(cè)驅(qū)動(dòng)單元2包括電平移動(dòng)電路、接收電平移動(dòng)電路的輸出且控制開(kāi)關(guān)元件XDl的導(dǎo)通和截止的高側(cè)驅(qū)動(dòng)器21、以及電源PSl。
電平移動(dòng)電路是高側(cè)驅(qū)動(dòng)單元2的除高側(cè)驅(qū)動(dòng)器21和電源PS以外的部分。即，電平移動(dòng)電路由包括電阻器LSRl和η溝道MOS晶體管HVNl的第一串聯(lián)電路、包括電阻器LSR2和η溝道MOS晶體管HVN2 的第二串聯(lián)電路、鎖存故障保護(hù)電路22、鎖存電路23、以及二極管Dl和D2構(gòu)成。鎖存故障保護(hù)電路22為其一個(gè)輸入端子連接到第一串聯(lián)電路的串聯(lián)連接點(diǎn)(第一連接點(diǎn))Ρ1，而另一輸入端子連接到第二串聯(lián)電路的串聯(lián)連接點(diǎn)(第二連接點(diǎn))Ρ2。
電平移動(dòng)電路將鎖存電路23的輸出信號(hào)SH作為電平移動(dòng)信號(hào)輸入到高側(cè)驅(qū)動(dòng)器21。
高側(cè)驅(qū)動(dòng)器21的輸出端子連接到高側(cè)開(kāi)關(guān)元件XDl的柵極端子。同樣，閂鎖故障保護(hù)電路22、鎖存電路23、高側(cè)驅(qū)動(dòng)器21、以及電源PSl中的每一個(gè)的負(fù)側(cè)(低電壓側(cè))電源端子連接到作為開(kāi)關(guān)元件XDl和XD2的串聯(lián)連接點(diǎn)的第三連接點(diǎn)Ρ3。向鎖存故障保護(hù)電路22、鎖存電路23、以及高側(cè)驅(qū)動(dòng)器21施加電源PSl的輸出電壓El。
由電阻器LSRl和晶體管HVNl構(gòu)成的第一串聯(lián)電路以及由電阻器LSR2和晶體管HVN2構(gòu)成的第二串聯(lián)電路各自連接在電源線LI (其電壓被取為Vb)和接地(GND)線L2之間，該電源線LI連接到電源PSl的正側(cè)(高電壓側(cè))端子。
作為輸入到電平移動(dòng)電路的信號(hào)的置位信號(hào)(set)和復(fù)位信號(hào)(reset)分別被輸入到η溝道MOS晶體管HVNl和HVN2的柵極。置位信號(hào)(set)和復(fù)位信號(hào)(reset)是低電壓系信號(hào)。
置位信號(hào)(set)是指示高側(cè)開(kāi)關(guān)元件XDl的導(dǎo)通時(shí)間段的開(kāi)始(截止時(shí)間段的結(jié)束)的時(shí)刻的信號(hào)，而復(fù)位信號(hào)(reset)是指示開(kāi)關(guān)元件XDl的截止時(shí)間段的開(kāi)始(導(dǎo)通時(shí)間段的結(jié)束)的時(shí)刻的信號(hào)。二極管Dl和D2為其陽(yáng)極都連接到第三連接點(diǎn)P3而陰極分別連接到第一連接點(diǎn)Pl和第二連接點(diǎn)P2。出于箝位以使從第一和第二連接點(diǎn)Pl和P2輸出的電平移動(dòng)漏極信號(hào)(setdrn.resdrn)的電壓不達(dá)到或超過(guò)第三連接點(diǎn)P3的電壓VS的目的(B卩，防止過(guò)電壓輸入到鎖存故障保護(hù)電路22的目的)，設(shè)置二極管Dl和D2。低側(cè)驅(qū)動(dòng)單元3包括控制低側(cè)開(kāi)關(guān)元件XD2的導(dǎo)通和截止的低側(cè)驅(qū)動(dòng)器31以及向低側(cè)驅(qū)動(dòng)器31施加電源電壓E2的電源PS2。低側(cè)驅(qū)動(dòng)器31放大輸入信號(hào)并將放大信號(hào)輸入到開(kāi)關(guān)元件XD2的柵極端子。開(kāi)關(guān)元件XD2在輸入到低側(cè)驅(qū)動(dòng)器31的信號(hào)的電平為“H (高)”電平時(shí)導(dǎo)通(具有連續(xù)性)且在輸入信號(hào)的電平為“L (低)電平”時(shí)截止(切斷)。圖6是用于示出使用電平移動(dòng)電路中的置位和復(fù)位信號(hào)的鎖存操作的時(shí)序圖。在該時(shí)序圖中，隨著η溝道MOS晶體管HVNl在置位信號(hào)(set)的電平變成“H”電平時(shí)導(dǎo)通，從第一連接點(diǎn)Pl輸出“L”電平的電平移動(dòng)漏極信號(hào)(setdrn)。同時(shí)，隨著η溝道MOS晶體管HVN2在復(fù)位信號(hào)(reset)變成“H”電平時(shí)導(dǎo)通，從第二連接點(diǎn)P2輸出“L”電平的電平移動(dòng)漏極信號(hào)(resdrn)。在此,將考慮電平移動(dòng)漏極信號(hào)(setdrn和resdrn)分別從第一連接點(diǎn)Pl和第二連接點(diǎn)P2直接輸入到鎖存電路23而忽略鎖存故障保護(hù)電路22的情形，如圖5中的虛線所示。在此情況下，對(duì)于從電平移動(dòng)漏極信號(hào)(setdrn)的電平從“H”電平變成“L”電平的時(shí)間點(diǎn)到電平移動(dòng)漏極信號(hào)(resdrn)的電平從“H”電平變成“L”電平的時(shí)間點(diǎn)的時(shí)間段，鎖存電路23鎖存(維持)“H”電平并將“H”電平信號(hào)作為輸出信號(hào)SH供應(yīng)給高側(cè)驅(qū)動(dòng)器21，由此從高側(cè)驅(qū)動(dòng)器21輸出的“H”電平信號(hào)HO使得開(kāi)關(guān)元件XDl在鎖存時(shí)間段內(nèi)導(dǎo)通。除了在開(kāi)關(guān)元件XDl和XD2兩者都截止的時(shí)滯時(shí)間以外，開(kāi)關(guān)元件XDl和XD2以互補(bǔ)的方式導(dǎo)通和截止(當(dāng)一個(gè)開(kāi)關(guān)元件導(dǎo)通時(shí)，另一開(kāi)關(guān)元件截止)。此外，第三連接點(diǎn)P3的電壓VS實(shí)質(zhì)上在開(kāi)關(guān)元件XD2處于導(dǎo)通狀態(tài)時(shí)為地電壓，且在開(kāi)關(guān)元件XDl處于導(dǎo)通狀態(tài)時(shí)為高電壓電源PS的輸出電壓E。負(fù)載RL連接在第三連接點(diǎn)P3和接地線L2之間，并且由從第三連接點(diǎn)P3輸出的電力驅(qū)動(dòng)。在此，將考慮存在從開(kāi)關(guān)元件XD2處于導(dǎo)通狀態(tài)的狀況到開(kāi)關(guān)元件XDl處于導(dǎo)通狀態(tài)的狀況的切換。隨著在兩種上述狀況之間的切換，連接點(diǎn)P3的電壓VS從地電壓急劇地上升到高電壓電源PS的輸出電壓E，如作為用于示出dv/dt噪聲的時(shí)序圖的圖7所示。此時(shí)，當(dāng)η溝道MOS晶體管HVNl和HVN2都處于截止?fàn)顟B(tài)時(shí)，將在下文中描述的稱為dv/dt噪聲的錯(cuò)誤信號(hào)重疊在第一和第二連接點(diǎn)Pl和P2上，并且第一和第二連接點(diǎn)Pl和P2都變成“L”電平。當(dāng)?shù)谝缓偷诙B接點(diǎn)Pl和P2都變成“L”電平時(shí)，存在鎖存電路23(由例如置位-復(fù)位觸發(fā)器構(gòu)成)的操作變成不確定的問(wèn)題，即開(kāi)關(guān)元件XDl是處于導(dǎo)通狀態(tài)還是截止?fàn)顟B(tài)不確定的問(wèn)題。在圖7中，電壓VS上升之前的電平移動(dòng)漏極信號(hào)(setdrn、resdrn)是與圖6中相同的有規(guī)律的信號(hào)。在下文中，將給出對(duì)dv/dt噪聲的描述。由于電源線LI的電壓Vb是作為恒定電壓的輸出電壓El和電壓VS相加的電壓，因此當(dāng)電壓VS上升時(shí)，電壓Vb也以相同的方式上升(二者的微分系數(shù)相同)。S卩，施加到由電阻器LSRl和η溝道MOS晶體管HVNl構(gòu)成的第一串聯(lián)電路以及由電阻器LSR2和η溝道MOS晶體管HVN2構(gòu)成的第二串聯(lián)電路的電壓Vb增加。由于寄生電容器Cdsl和Cds2分別存在于η溝道MOS晶體管HVNl和HVN2的源極和漏極之間，因此在電壓Vb突然變化時(shí)，第一和第二連接點(diǎn)Pl和Ρ2的電壓變化無(wú)法跟上，由此電壓Vb與連接點(diǎn)Pl和Ρ2的電壓之間的差值增加。從鎖存電路23的角度來(lái)看，這意味著其每一輸入端子的電壓同時(shí)下降。以此方式產(chǎn)生dv/dt噪聲。出于避免受到dv/dt噪聲影響的目的，設(shè)置鎖存故障保護(hù)電路22。在下文中，將參考圖8給出對(duì)鎖存故障保護(hù)電路22的配置示例和操作的描述，該圖8是示出已知鎖存故障保護(hù)電路的配置示例的電路圖。在鎖存故障保護(hù)電路22中，電平移動(dòng)漏極信號(hào)(setdrn)所輸入的一個(gè)輸入端子連接到或非(NOR)電路Gl的一個(gè)輸入端子，并且經(jīng)由逆變器電路G2連接到與非(NAND)電路G3的一個(gè)輸入端子。同樣，電平移動(dòng)漏極信號(hào)(resdrn)所輸入的另一輸入端子連接到或非電路Gl的另一輸入端子，并且經(jīng)由逆變器電路G4連接到與非電路G5的一個(gè)輸入端子。此外，或非電路Gl的輸出端子經(jīng)由逆變器G6連接到與非電路G3的另一輸入端子以及與非電路G5的另一輸入端子。具有這種配置的鎖存故障保護(hù)電路22以如下方式操作。即，當(dāng)在第一和第二連接點(diǎn)Pl和P2處產(chǎn)生圖7所示的dv/dt噪聲時(shí)，dv/dt噪聲被輸入到鎖存故障保護(hù)電路22的兩個(gè)輸入端子。此時(shí)，從逆變器電路G2和G4的每一個(gè)輸出“H”電平信號(hào)，并且從或非電路Gl輸出“H”電平信號(hào)。隨著由此從逆變器電路G6輸出“L”電平信號(hào)，從每一或非電路G3和G5輸出“H”電平信號(hào)作為鎖存故障保護(hù)電路22的輸出信號(hào)。由于連接到鎖存故障保護(hù)電路22的鎖存電路23 (由置位-復(fù)位型觸發(fā)器等構(gòu)成)響應(yīng)于負(fù)邏輯輸入信號(hào)而操作(在輸入處于“L”電平時(shí)進(jìn)行置位或復(fù)位操作)，因此鎖存電路23在“H”電平信號(hào)被輸入到置位端子或復(fù)位端子時(shí)不進(jìn)行鎖存操作。即，鎖存電路23維持產(chǎn)生dv/dt噪聲且輸入“H”電平信號(hào)之前的狀況，由此開(kāi)關(guān)元件XDl也維持先前的狀況。以此方式，鎖存故障保護(hù)電路22用于防止鎖存電路23在產(chǎn)生dv/dt噪聲時(shí)進(jìn)入不確定狀態(tài)(參考圖7)，即保護(hù)鎖存電路23以使其不發(fā)生故障。引用列表專利文獻(xiàn)專利文獻(xiàn)1:日本專利N0.3，429，93
發(fā)明內(nèi)容
技術(shù)問(wèn)題電平移動(dòng)電路為隨著η溝道MOS晶體管HVNl在置位信號(hào)(set_l)變成“H”電平時(shí)導(dǎo)通，電平移動(dòng)漏極信號(hào)(setdrn-Ι)的電平變成“L”電平，如圖9所示，該圖9是用于示出圖5所示的已知電平移動(dòng)電路的操作的時(shí)序圖。在此情況下，由于鎖存故障保護(hù)電路22的鎖存故障保護(hù)功能在復(fù)位信號(hào)不變的情況下不操作，因此鎖存電路23進(jìn)行正常的鎖存操作，由此在電路22和23以及高側(cè)驅(qū)動(dòng)器21中，高側(cè)驅(qū)動(dòng)器21的輸出信號(hào)HO-1在延遲唯一延遲時(shí)間ta之后上升，并且開(kāi)關(guān)元件XDl導(dǎo)通。在開(kāi)關(guān)元件XDl導(dǎo)通時(shí)，由于隨著電壓VS的上升而產(chǎn)生的dv/dt噪聲，從連接點(diǎn)P2輸出“L”電平的電平移動(dòng)漏極信號(hào)(resdrn)。然而，該信號(hào)(resdrn)被鎖存故障保護(hù)電路22阻止。因此，鎖存電路23維持鎖存操作。
注意，如上所述，電壓VS在開(kāi)關(guān)元件XDl從截止?fàn)顟B(tài)切換到導(dǎo)通狀態(tài)時(shí)(此時(shí)，開(kāi)關(guān)元件XD2從導(dǎo)通狀態(tài)切換到截止?fàn)顟B(tài))正常地上升，但是除此以外，例如電壓VS也可在其中開(kāi)關(guān)元件XDl和XD2都處于截止?fàn)顟B(tài)的時(shí)滯時(shí)間(設(shè)置成防止貫通電流流動(dòng))上升。
S卩，當(dāng)開(kāi)關(guān)元件XD2在開(kāi)關(guān)元件XD2處于導(dǎo)通狀態(tài)且電流從負(fù)載RL (假設(shè)為其中不突然切斷電流的電感負(fù)載)流入作為轉(zhuǎn)換器組件的輸出電路I的情形中(在開(kāi)關(guān)元件XD2為電流宿元件的情形中)截止時(shí)，在時(shí)滯時(shí)間從負(fù)載RL流入的電流無(wú)處可去，由此通過(guò)該電流對(duì)電壓VS線(連接到連接點(diǎn)P3的線)中的浮動(dòng)電容器進(jìn)行充電，并且電壓VS很快地上升。
當(dāng)電壓VS上升到使并聯(lián)連接到開(kāi)關(guān)元件XDl的二極管Dh導(dǎo)通的電壓(高電壓電源PS的輸出電壓E+ 二極管Dh的正向電壓)時(shí)，二極管Dh導(dǎo)通，并且電流經(jīng)由二極管Dh從負(fù)載RL流入電源PS。
在此，將給出對(duì)其中置位信號(hào)(set-2)的電平在電壓VS由于時(shí)滯等而上升時(shí)變成“H”電平的情況(B卩，其中電壓VS上升期間的時(shí)間段與置位信號(hào)(set-2)的電平變成“H”電平的時(shí)間點(diǎn)一致的情況)的描述。
在此情況下，由于隨著電壓VS的上升而產(chǎn)生的dv/dt噪聲，置位信號(hào)(set-2)的電平在每一電平移動(dòng)漏極信號(hào)(setdrn-2、resdrn)處于“L”電平的情形(即，鎖存故障保護(hù)電路22進(jìn)行保護(hù)操作的情形)中變成“H”電平。由此，直到鎖存故障保護(hù)電路22進(jìn)行保護(hù)操作的時(shí)間段結(jié)束(直到產(chǎn)生dv/dt噪聲的時(shí)間段結(jié)束)，才將置位信號(hào)(set-2)傳送到鎖存電路23，由此高側(cè)驅(qū)動(dòng)器21的輸出信號(hào)H0-2在長(zhǎng)的空白時(shí)間段(tb (Ha))之后上升。
此外，當(dāng)置位信號(hào)(set-3)的電平在電壓VS因時(shí)滯等引起的上升結(jié)束之后變成“H”電平時(shí)，置位信號(hào)(set-3)的電平在鎖存故障保護(hù)電路22的鎖存故障保護(hù)功能不操作的情形中變成“H”電平。因此，在電路22和23以及高側(cè)驅(qū)動(dòng)器21中，高側(cè)驅(qū)動(dòng)器21的輸出信號(hào)H0-3在延遲唯一延遲時(shí)間ta之后上升，并且開(kāi)關(guān)元件XDl同時(shí)導(dǎo)通。
如上所述，由于使開(kāi)關(guān)元件XDl導(dǎo)通的操作因空白時(shí)間段tb而在電壓VS在時(shí)滯期間上升時(shí)顯著地延遲，并聯(lián)連接到開(kāi)關(guān)元件XDl的二極管Dh的功耗成為問(wèn)題。由此，需要可使開(kāi)關(guān)元件XDl盡可能快地導(dǎo)通的技術(shù)。
因此，本發(fā)明的目的在于，提供有可能抑制由抵消dv/dt噪聲的電路引起的使構(gòu)成諸如半橋之類的電路的高側(cè)開(kāi)關(guān)元件導(dǎo)通的操作的延遲的電平移動(dòng)電路。
問(wèn)題的解決方案
為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的電平移動(dòng)電路是這樣的一種電平移動(dòng)電路:將來(lái)自初級(jí)側(cè)電壓系的輸入信號(hào)傳送到對(duì)不同于初級(jí)側(cè)電壓系的次級(jí)側(cè)電壓系進(jìn)行操作的系統(tǒng)，并且包括:具有第一電阻器以及連接在次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓與初級(jí)側(cè)電壓系的低電壓側(cè)電源電壓之間的第一開(kāi)關(guān)元件的串聯(lián)電路；具有第二電阻器以及連接在次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓與初級(jí)側(cè)電壓系的低電壓側(cè)電源電壓之間的第二開(kāi)關(guān)元件的串聯(lián)電路；對(duì)次級(jí)側(cè)電壓系操作且輸入有作為第一電阻器和第一開(kāi)關(guān)元件的連接點(diǎn)的第一連接點(diǎn)的電壓、并且輸入有作為第二電阻器和第二開(kāi)關(guān)元件的連接點(diǎn)的第二連接點(diǎn)的電壓的鎖存故障保護(hù)電路；對(duì)次級(jí)側(cè)電壓系進(jìn)行操作且輸入有鎖存故障保護(hù)電路的輸出的鎖存電路；并聯(lián)連接到第一電阻器的第三開(kāi)關(guān)元件；與第二電阻器并聯(lián)連接的第四開(kāi)關(guān)元件；以及對(duì)次級(jí)側(cè)電壓系進(jìn)行操作且輸入有第一和第二連接點(diǎn)的電壓的邏輯門電路。電平移動(dòng)電路被配置成初級(jí)側(cè)電壓系的的控制第一開(kāi)關(guān)元件的導(dǎo)通和截止的信號(hào)被輸入到第一開(kāi)關(guān)元件、并且初級(jí)側(cè)電壓系的控制第二開(kāi)關(guān)元件的導(dǎo)通和截止的信號(hào)被輸入到第二開(kāi)關(guān)元件，鎖存故障保護(hù)電路被配置成在第一和第二開(kāi)關(guān)元件中的任一開(kāi)關(guān)元件導(dǎo)通時(shí)將基于第一和第二連接點(diǎn)的電壓確定的信號(hào)傳送到鎖存電路、并且在第一和第二開(kāi)關(guān)元件同時(shí)導(dǎo)通時(shí)不將基于一和第二連接點(diǎn)的電壓確定的信號(hào)傳送到鎖存電路，以及邏輯門電路在第一和第二連接點(diǎn)的電壓都低于邏輯門電路的閾值時(shí)使得第三和第四開(kāi)關(guān)元件導(dǎo)通。電平移動(dòng)電路還可包括反饋電路，該反饋電路根據(jù)鎖存電路的輸出將第一連接點(diǎn)和第二連接點(diǎn)中的一個(gè)連接點(diǎn)的電壓上拉到次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓，并且將另一連接點(diǎn)的電壓下拉到次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓。反饋電路包括例如一端連接到第一連接點(diǎn)且另一端施加有鎖存電路輸出信號(hào)的反相信號(hào)的第三電阻器，以及一端連接到第二連接點(diǎn)且另一端施加有鎖存電路輸出信號(hào)的非反相信號(hào)的第四電阻器。鎖存故障保護(hù)電路例如被配置成在第一和第二連接點(diǎn)的電壓都低于鎖存故障保護(hù)電路的閾值時(shí)使其輸出阻抗上升到高阻抗。鎖存故障保護(hù)電路例如被配置成包括反相元件、其第一和第二 P溝道MOS晶體管串聯(lián)連接的P溝道MOS晶體管串聯(lián)電路、以及其第一和第二 η溝道MOS晶體管串聯(lián)連接的η溝道MOS晶體管串聯(lián)電路。在此情況下，P溝道MOS晶體管串聯(lián)電路和η溝道MOS晶體管串聯(lián)電路串聯(lián)連接在次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓和低電壓側(cè)電源電壓之間，第一連接點(diǎn)連接到第一 P溝道MOS晶體管和第一 η溝道MOS晶體管的柵極，并且第二連接點(diǎn)連接到反相元件的輸入端子。此外，反相元件的輸出端子連接到第二 P溝道MOS晶體管和第二 η溝道MOS晶體管的柵極，并且P溝道MOS晶體管串聯(lián)電路和η溝道MOS晶體管串聯(lián)電路的連接點(diǎn)連接到鎖存電路的數(shù)據(jù)輸入端子。邏輯門電路的閾值被設(shè)為低于或等于鎖存故障保護(hù)電路的閾值。同樣，鎖存電路例如由其電阻器連接在輸入側(cè)和輸出側(cè)之間的緩沖電路構(gòu)成。在此情況下，緩沖電路可由串聯(lián)連接的兩個(gè)反相元件構(gòu)成。根據(jù)本發(fā)明的電平移動(dòng)電路還可包括與第一電阻器并聯(lián)連接的第三P溝道MOS晶體管、以及與第二電阻器并聯(lián)連接的第四P溝道MOS晶體管。第三P溝道MOS晶體管的柵極連接到第二電阻器和第四電阻器的連接點(diǎn)，并且第四P溝道MOS晶體管的柵極連接到第一電阻器和第三電阻器的連接點(diǎn)。此外，鎖存電路輸出信號(hào)的反相信號(hào)具有次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓，并且第一電阻器和第三電阻器的分壓比固定，以使第一開(kāi)關(guān)元件和第三開(kāi)關(guān)元件處于截止?fàn)顟B(tài)時(shí)第一連接點(diǎn)的電壓位于次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓減去第四P溝道MOS晶體管的閾值電壓而得到的電壓與鎖存故障保護(hù)電路與第一連接點(diǎn)電壓相對(duì)的閾值電壓和次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓相加而得到的電壓之間。同樣，鎖存電路輸出信號(hào)的非反相信號(hào)具有次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓，并且第一電阻器和第三電阻器的分壓比固定，以使第二開(kāi)關(guān)元件和第四開(kāi)關(guān)元件處于截止?fàn)顟B(tài)時(shí)第二連接點(diǎn)的電壓位于次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓減去第三P溝道MOS晶體管的閾值電壓而得到的電壓與鎖存故障保護(hù)電路的與第二連接點(diǎn)電壓相對(duì)的閾值電壓和次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓相加而得到的電壓之間。
本發(fā)明的有益效果
根據(jù)本發(fā)明，由于有可能抑制時(shí)滯時(shí)間等的使構(gòu)成諸如半橋之類的電路的高側(cè)開(kāi)關(guān)元件導(dǎo)通的操作的延遲，因此有可能降低并聯(lián)連接到開(kāi)關(guān)元件的二極管的功耗。


[圖1]圖1是示出使用根據(jù)本發(fā)明一個(gè)實(shí)施例的電平移動(dòng)電路的半橋驅(qū)動(dòng)電路的電路圖。
[圖2]圖2是示出邏輯和電路的閾值設(shè)定條件的示圖。
[圖3]圖3是用于示出圖1的電平移動(dòng)電路的操作的時(shí)序圖。
[圖4]圖4是示出使用根據(jù)本發(fā)明另一實(shí)施例的電平移動(dòng)電路的半橋驅(qū)動(dòng)電路的電路圖。
[圖5]圖5是示出使用已知電平移動(dòng)電路的半橋驅(qū)動(dòng)電路的電路圖。
[圖6]圖6是用于示出使用電平移動(dòng)電路中的置位和復(fù)位信號(hào)的鎖存操作的時(shí)序圖。
[圖7]圖7是用于示出dv/dt噪聲的時(shí)序圖。
[圖8]圖8是示出已知鎖存故障保護(hù)電路的配置示例的電路圖。
[圖9]圖9是用于示出圖5所示的已知電平移動(dòng)電路的操作的時(shí)序圖。
具體實(shí)施方式
圖1示出使用根據(jù)本發(fā)明一個(gè)實(shí)施例的電平移動(dòng)電路的半橋驅(qū)動(dòng)電路的電路圖。在半橋驅(qū)動(dòng)電路中，電平移動(dòng)電路設(shè)置在高側(cè)驅(qū)動(dòng)單元2-1中。在圖1中，給予與圖5所示的已知半橋驅(qū)動(dòng)電路的示例的組件相同的組件相同或相應(yīng)的附圖標(biāo)記，并且省略其詳細(xì)描述。
根據(jù)本實(shí)施例的電平移動(dòng)電路具有其中向圖5所示的已知示例的電平移動(dòng)電路的組件添加P溝道MOS晶體管PMla和PM2a以及作為邏輯門電路的雙輸入邏輯和電路ORl的配置。
P溝道MOS晶體管PMla和PM2a分別并聯(lián)連接到電阻器LSRl和LSR2。邏輯和電路ORl為一個(gè)輸入端子連接到第一連接點(diǎn)P1、另一輸入端子連接到第二連接點(diǎn)P2、并且輸出端子連接到P溝道MOS晶體管PMla和PM2a的柵極端子。如示出邏輯和電路ORl的閾值設(shè)定條件的圖2所示，邏輯和電路ORl的閾值被設(shè)為低于或等于鎖存故障保護(hù)電路22的閾值。
在下文中，將參考作為與圖9相對(duì)應(yīng)的時(shí)序圖的圖3來(lái)給出對(duì)根據(jù)本實(shí)施例的電平移動(dòng)電路的操作的描述。
如圖3所示，隨著η溝道MOS晶體管HVNl在置位信號(hào)(set_l)的電平變成“H”電平時(shí)導(dǎo)通，從第一連接點(diǎn)Pl輸出“L”電平的電平移動(dòng)漏極信號(hào)(setdrn-Ι)。在此情況下，由于鎖存故障保護(hù)電路22的鎖存故障保護(hù)功能不操作，因此鎖存電路23進(jìn)行鎖存操作，由此在電路22和23以及高側(cè)驅(qū)動(dòng)器21中，高側(cè)驅(qū)動(dòng)器21的輸出信號(hào)HO-1在延遲唯一延遲時(shí)間ta之后上升，并且高側(cè)開(kāi)關(guān)元件XDl導(dǎo)通。在開(kāi)關(guān)元件XDl導(dǎo)通時(shí)，由于隨著電壓VS的上升而產(chǎn)生的dv/dt噪聲，電平移動(dòng)漏極信號(hào)(resdrn)的電壓下降。此外，在電平移動(dòng)漏極信號(hào)(resdrn)的電壓下降到邏輯和電路ORl的閾值或者低于該閾值時(shí)，隨著另一電平移動(dòng)信號(hào)(setdrn-Ι)的電平相對(duì)于邏輯和電路ORl已經(jīng)處于“L”電平，邏輯和電路ORl的輸出信號(hào)0R_0UT的電平變成“L”電平。由此，MOS晶體管PMla和PM2a導(dǎo)通，并且每一 MOS晶體管PMla和PM2a的源-漏阻抗降低。隨著該阻抗降低起作用以抵消電平移動(dòng)漏極信號(hào)(setdrn-1、resdrn)的電壓的下降，電平移動(dòng)漏極信號(hào)(setdrn-1、resdrn)的電壓變成上升。在此，圖3示出其中每一 η溝道MOS晶體管HVNl和HVN2的導(dǎo)通狀態(tài)電阻被設(shè)為顯著地低于MOS晶體管PMla和PM2a的導(dǎo)通狀態(tài)電阻，并且電平移動(dòng)漏極信號(hào)(setdrn-Ι)在通過(guò)置位信號(hào)(set-Ι)使η溝道MOS晶體管HVNl導(dǎo)通時(shí)不振蕩、維持在“L”電平的情況。在電平移動(dòng)漏極信號(hào)(setdrn-1、resdrn)的電壓上升且其一個(gè)電壓超過(guò)邏輯和電路ORl的閾值時(shí)，邏輯和電路ORl的輸出信號(hào)0R_0UT的電平變成“H”電平。由此，“H”電平的輸出信號(hào)0R_0UT輸入到其柵極的MOS晶體管PMla和PM2a都截止，并且每一 P溝道MOS晶體管PMla和PM2a的源-漏阻抗增加，由此電平移動(dòng)漏極信號(hào)(setdrn-1、resdrn)的電壓變成下降。因此，邏輯和電路ORl的輸出信號(hào)0R_0UT的電平變成“L”電平，并且P溝道MOS晶體管PMla和PM2a再次導(dǎo)通。由于這些操作在產(chǎn)生dv/dt噪聲時(shí)反復(fù)地進(jìn)行，因此邏輯和電路ORl的輸出信號(hào)以及電平移動(dòng)漏極信號(hào)(setdrn-Uresdrn)具有振蕩波形。然而，如上所述，電平移動(dòng)漏極信號(hào)(setdrn-Ι)的振蕩在η溝道MOS晶體管HVNl導(dǎo)通時(shí)停止。接著，將給出對(duì)其中由于時(shí)滯等引起的置位信號(hào)(set-2)的電平在電壓VS上升時(shí)變成“H”電平的情況(B卩，其中電壓VS上升期間的時(shí)間段與置位信號(hào)(set-2)變成“H”電平的時(shí)間點(diǎn)一致的情況)的描述。在此，由于兩個(gè)電平移動(dòng)漏極信號(hào)(setdrn_l、resdrn)都處于“L”電平或者都處于“H”電平直至置位信號(hào)(set-2)的電平變成“H”電平，因此鎖存電路23不變。即，當(dāng)電平移動(dòng)漏極信號(hào)(setdrn-1、resdrn)都處于“L”電平時(shí)，信號(hào)對(duì)鎖存電路23的輸入被鎖存故障保護(hù)電路22阻止。同時(shí)，由于鎖存電路23的輸入在電平移動(dòng)漏極信號(hào)(setdrn-1、resdrn)都處于“H”電平時(shí)具有負(fù)邏輯，因此鎖存電路23不變。在此情況下，當(dāng)隨著電壓VS的上升而產(chǎn)生dv/dt噪聲時(shí)(B卩，在邏輯和電路ORl的輸出信號(hào)以及電平移動(dòng)漏極信號(hào)(setdrn-2、resdrn)呈現(xiàn)振蕩波形的情形中)，置位信號(hào)(set-2)變成“H”電平。隨著構(gòu)成置位側(cè)的公共源極放大器電路的η溝道MOS晶體管HVNl在置位信號(hào)(set-2)變成“H”電平時(shí)導(dǎo)通，電平移動(dòng)漏極信號(hào)(setdrn-2)的電平變成“L”電平。由此，在置位信號(hào)(set-2)因電平移動(dòng)漏極信號(hào)(resdrn)的電平的振蕩而變成“H”電平的時(shí)刻，置位信號(hào)(set-2)可被傳送到鎖存電路23，即使在發(fā)生由dv/dt噪聲引起的變化時(shí)也如此。由此，根據(jù)本實(shí)施例，如從圖3所示的輸出信號(hào)H0-2和圖9所示的輸出信號(hào)H0-2的比較中清楚可見(jiàn)，有可能抑制置位信號(hào)(set-2)的電平在電壓VS上升時(shí)變成“H”電平的情形中的輸出信號(hào)H0-2的延遲。因此，有可能抑制導(dǎo)通開(kāi)關(guān)元件XDl的操作的延遲，由此降低并聯(lián)連接到開(kāi)關(guān)元件XDl的二極管Dh的功耗。
然而，情形并非是在邏輯和電路ORl的輸出信號(hào)0R_0UT開(kāi)始振蕩的任何時(shí)刻都能將置位信號(hào)(set-2)傳送到鎖存電路23。S卩，由于P溝道MOS晶體管PMla和PM2a在邏輯和電路ORl的輸出信號(hào)值達(dá)到最小值時(shí)(當(dāng)絕對(duì)地達(dá)到“L”電平時(shí))完全導(dǎo)通，因此盡管MOS晶體管HVNl和HVN2導(dǎo)通，但電平移動(dòng)漏極信號(hào)(setdrn-2、resdrn)未達(dá)到“L”電平，由此可構(gòu)想置位信號(hào)(set-2)未被傳送到鎖存電路23。
同樣，與此相反，MOS晶體管PMla和PM2a在邏輯和電路ORl的輸出信號(hào)0R_0UT值達(dá)到最大值(當(dāng)絕對(duì)地達(dá)到“H”電平時(shí))時(shí)完全截止，但是在此情況下，由于鎖存故障保護(hù)電路22達(dá)到簡(jiǎn)單地工作以執(zhí)行原始鎖存故障保護(hù)功能的狀況，因此置位信號(hào)(set-2)未被傳送到鎖存電路23。
因此，實(shí)際上，在邏輯和電路ORl的輸出信號(hào)0R_0UT的振蕩波形的變換區(qū)域(既不包括最大值也不包括最小值的區(qū)域)中，置位信號(hào)(set-2)被傳送到鎖存電路23。然而，取決于每一 MOS晶體管的導(dǎo)通狀態(tài)電阻值設(shè)置，即使在輸出信號(hào)0R_0UT的值處于最小值時(shí)，置位信號(hào)(set-2)也可被傳送到鎖存電路23。
當(dāng)置位信號(hào)(set-3)的電平在由時(shí)滯等引起的電壓VS的上升結(jié)束之后變成“H”電平時(shí)，鎖存故障保護(hù)電路22的鎖存故障保護(hù)功能不操作。由此，在電路22和23以及高側(cè)驅(qū)動(dòng)器21中，高側(cè)驅(qū)動(dòng)器21的輸出信號(hào)H0-3在延遲唯一延遲時(shí)間ta之后上升，并且開(kāi)關(guān)元件XDl導(dǎo)通。
同樣，雖然已給出了對(duì)置位信號(hào)變成“H”電平的情況的描述，但是在復(fù)位信號(hào)(reset)的電平變成“H”電平時(shí)復(fù)位信號(hào)(reset)也以相同的方式傳送到鎖存電路23。
接著，將參考作為示出使用電平移動(dòng)電路的半橋驅(qū)動(dòng)電路的電路圖的圖4來(lái)給出對(duì)根據(jù)本發(fā)明另一實(shí)施例的電平移動(dòng)電路的描述。根據(jù)另一實(shí)施例的電平移動(dòng)電路設(shè)置在構(gòu)成半橋驅(qū)動(dòng)電路的高側(cè)驅(qū)動(dòng)單元2-2中。
根據(jù)本實(shí)施例的電平移動(dòng)電路與圖1所示的電平移動(dòng)電路的不同之處在于，添加有P溝道MOS晶體管PMl和PM2、電阻器LSRlb和LSR2b、以及逆變器INV，并且使用具有附圖所示的配置的鎖存故障保護(hù)電路22和鎖存電路23。
P溝道MOS晶體管PMl和PM2分別并聯(lián)連接到電阻器LSRla和LSR2a (對(duì)應(yīng)于圖1所示的電阻器LSRl和LSR2)，并且P溝道MOS晶體管PMl和PM2的柵極端子分別連接到第二和第一連接點(diǎn)P2和P1。
電阻器LSRlb為其一端連接到第一連接點(diǎn)Pl而另一端連接到逆變器INV的輸出端子。同樣，電阻器LSR2b為其一端連接到第二連接點(diǎn)P2而另一端連接到鎖存電路23的輸出端子。逆變器INV的輸入端子也連接到鎖存電路23的輸出端子。
電阻器LSRlb和LSR2b、逆變器INV、以及p溝道MOS晶體管PMl和PM2構(gòu)成反饋電路。
電阻器LSRla和LSR2a具有相同的電阻值，并且電阻器LSRlb和LSR2b具有相同的電阻值。
本實(shí)施例中的鎖存故障保護(hù)電路22包括逆變器22a、以及p溝道MOS晶體管22b和22c與η溝道MOS晶體管22d和22e的串聯(lián)電路。逆變器22a為其輸入端子連接到連接點(diǎn)P2而輸出端子連接到P溝道MOS晶體管22c的柵極和η溝道MOS晶體管22e的柵極。p溝道MOS晶體管22b的柵極和η溝道MOS晶體管22d的柵極連接到連接點(diǎn)P1，并且P溝道MOS晶體管22c和η溝道MOS晶體管22d的連接點(diǎn)連接到鎖存電路23的輸入端子。電源PSl的輸出電壓El作為電源電壓施加到晶體管22b至22e的串聯(lián)電路以及逆變器22a。同時(shí)，除了是置位-復(fù)位型觸發(fā)器以外，本實(shí)施例中的鎖存電路23由串聯(lián)連接的逆變器23a和23b以及連接在逆變器23a的輸入端子(鎖存電路23的輸入端子)與逆變器23b的輸出端子(鎖存電路23的輸出端子)之間的電阻器23c構(gòu)成。電源PSl的輸出電壓El作為電源電壓施加到逆變器23a和23b。鎖存電路23具有在輸入信號(hào)(即，鎖存故障保護(hù)電路22的輸出信號(hào))的電平處于“L”電平或“H”電平時(shí)存儲(chǔ)和輸出該電平的值的功能，并且在鎖存故障保護(hù)電路22的輸出信號(hào)達(dá)到高阻抗時(shí)，實(shí)現(xiàn)對(duì)剛好在高阻抗之前存儲(chǔ)的值的保持和輸出。鎖存故障保護(hù)電路22操作以使電路22的輸出在產(chǎn)生dv/dt噪聲時(shí)達(dá)到高阻抗且使電平移動(dòng)漏極信號(hào)(setdrruresdrn)的電壓都變成“L “電平。S卩，隨著η溝道MOS晶體管22d和P溝道MOS晶體管22c在電平移動(dòng)漏極信號(hào)(setdrn、resdrn)的電壓都變成“L”電平時(shí)都截止，其輸出端子處的阻抗變高。由于鎖存電路23在鎖存故障保護(hù)電路22的輸出端子處的阻抗變高時(shí)維持先前的狀態(tài)，因此有可能避免dv/dt噪聲的影響。隨著P溝道MOS晶體管22b和η溝道MOS晶體管22e在置位信號(hào)(set)和復(fù)位信號(hào)(reset)都處于“L”電平時(shí)(即，在電平移動(dòng)漏極信號(hào)(setdrn、resdrn)的電壓電平都處于“H”電平時(shí))都截止，鎖存故障保護(hù)電路22的輸出阻抗增加，如可預(yù)期地。由此，鎖存電路23繼續(xù)維持先前的狀態(tài)。以此方式，在本實(shí)施例中，鎖存故障保護(hù)電路22的輸出阻抗在產(chǎn)生dv/dt噪聲時(shí)增加，并且由此消除dv/dt噪聲的影響。鎖存故障保護(hù)電路22的配置不限于圖4所示的配置。即，這樣的配置是足夠的:其輸出阻抗在每一電平移動(dòng)漏極信號(hào)(setdrn、resdrn)的電壓電平變成“L”電平時(shí)增加，且在電平移動(dòng)漏極信號(hào)(setdrn、resdrn)中的一個(gè)電平移動(dòng)漏極信號(hào)的電壓變成“L”電平時(shí)輸出相應(yīng)電平的電壓。接著，將給出對(duì)電阻器LSRlb和LSR2b的描述。在圖4中，電阻器LSRlb和LSR2b連接到位于與電阻器LSRla和LSR2a連接的第一連接點(diǎn)Pl和第二連接點(diǎn)P2 —側(cè)的相對(duì)側(cè)的鎖存電路23的輸出側(cè)，電阻器LSRlb經(jīng)由逆變器INV連接到該輸出側(cè)且電阻器LSR2b直接連接到該輸出側(cè)。由此，在該側(cè)的電阻器LSRlb和LSR2b的各端子的電平為例如根據(jù)鎖存電路23的輸出信號(hào)的邏輯電平，在一個(gè)電阻器的電平處于“H”電平時(shí)另一電阻器的電平處于“L”電平。因此，對(duì)于第一連接點(diǎn)Pl和第二連接點(diǎn)P2，連接到在一個(gè)連接點(diǎn)一側(cè)的相對(duì)側(cè)的其端子電平處于“H”電平的電阻器的該連接點(diǎn)被取為H連接點(diǎn)，而連接到在另一連接點(diǎn)一側(cè)的相對(duì)側(cè)的其端子電平處于“L”電平的電阻器的該連接點(diǎn)被取為L(zhǎng)連接點(diǎn)。在此，假設(shè)在第一連接點(diǎn)Pl —側(cè)的相對(duì)側(cè)的電阻器LSRlb的端子處于“H”電平且在第二連接點(diǎn)P2 —側(cè)的相對(duì)側(cè)的電阻器LSR2b的端子處于“L”電平，P溝道MOS晶體管PMl的柵極變成“L”電平，這意味著P溝道MOS晶體管PMl導(dǎo)通并用作上拉電阻器。由此，該情形為只通過(guò)電阻器LSRla和LSRlB以及p溝道MOS晶體管PMl上拉第一連接點(diǎn)Pl且沒(méi)有下拉因素。同樣，“H”電平被上拉到以電壓VS為基準(zhǔn)的電壓El的電平。因此，從第一連接點(diǎn)Pl輸出的電平移動(dòng)漏極信號(hào)(setdrn)的電壓電平等于以電壓VS為基準(zhǔn)的電壓El。同時(shí)，從第二連接點(diǎn)P2輸出的電平移動(dòng)漏極信號(hào)(resdrn)的電壓值為電壓El經(jīng)電阻器LSR2a和LSR2b 分壓的值(=El.RLSR2b/ (RLSR2a+RLSR2b))。注意，RLSR2a 和 RLSR2b 分別是電阻器LSR2a和LSR2b的電阻值。此時(shí)，預(yù)先固定電阻器LSR2a和LSR2b的分壓比，以使對(duì)鎖存故障保護(hù)電路22而言分壓值的電平為“H”電平(S卩，使該電平高于逆變器22a的閾值電壓)，該逆變器22a的閾值電壓構(gòu)成鎖存故障保護(hù)電路22相對(duì)于該信號(hào)(resdrn)的電壓的閾值電壓。
同樣，在第一連接點(diǎn)Pl —側(cè)的相對(duì)側(cè)的電阻器LSRlb的端子處于“L”電平且在第二連接點(diǎn)P2 —側(cè)的相對(duì)側(cè)的電阻器LSR2b的端子處于“H”電平的情況下，預(yù)先固定電阻器LSRla和LSRlb的分壓比，以使鎖存故障保護(hù)電路22的電壓El經(jīng)電阻器LSRla和LSRlb分壓的電平為“H”電平。S卩，分壓比固定，以使從第一連接點(diǎn)Pl輸出的電平移動(dòng)漏極信號(hào)(setdrn)的電壓高于由鎖存故障保護(hù)電路22的MOS晶體管22b和22d構(gòu)成的逆變器的閾值電壓(即，電壓El經(jīng)電阻器LSRla和LSRlb分壓的值(=El.RLSRlb/(RLSRla+RLSRlb))，注意RLSRla和RLSRlb分別是電阻器LSRla和LSRlb的電阻值)，即高于鎖存故障保護(hù)電路22相對(duì)于該信號(hào)(setdrn)的電壓的閾值電壓。
通過(guò)以此方式固定電阻器LSRla和LSRlb的分壓比以及電阻器LSR2a和LSR2b的分壓比，保證在“L”電平的輸入信號(hào)只被輸入到輸入至高側(cè)驅(qū)動(dòng)單元2-2的信號(hào)(set、reset)的一個(gè)端子時(shí)，鎖存故障保護(hù)電路22不阻止輸入信號(hào)。
接著，將給出對(duì)由電阻器LSRlb和LSR2b、逆變器INV、以及p溝道MOS晶體管PMl和PM2構(gòu)成的反饋電路的描述。
當(dāng)假設(shè)電阻器LSRla和LSR2a的電阻值相同且電阻器LSRlb和LSR2b的電阻器相同、并且臨時(shí)忽略P溝道MOS晶體管PMl和PM2的導(dǎo)通狀態(tài)阻抗時(shí)，其柵極連接到H連接點(diǎn)(第一和第二連接點(diǎn)Pl和P2的“H”電平連接點(diǎn))的P溝道MOS晶體管的柵-源電壓為零。同樣，其柵極連接到 L連接點(diǎn)(第一連接點(diǎn)Pl和P2的“L”電平連接點(diǎn))的P溝道MOS晶體管的柵-源電壓為El.Ra/ (Ra+Rb) 0 Ra是電阻器LSRla和LSR2a中的任一電阻器的電阻值，而Rb是電阻器LSRlb和LSR2b中的任一電阻器的電阻值。
柵-源電壓EI Ra/ (Ra+Rb)的值被設(shè)置在比P溝道MOS晶體管PMl和PM2的閾值電壓略高的值。由此，其柵極連接到L連接點(diǎn)的MOS晶體管具有有限的導(dǎo)通狀態(tài)電阻Ron，并且具有導(dǎo)通狀態(tài)電阻Ron的MOS晶體管具有并聯(lián)連接到電阻器LSRla或LSR2a的配置。例如，將El取為E1=15V、將每一 P溝道MOS晶體管PMl和PM2的閾值電壓取為2.5V(以VS為基準(zhǔn)，該電壓為 12.5V=15V - 2.5V)、RLSRla=RLSR2a=Ra=10k Ω、并且 RLSRlb=RLSR2b=Rb=45k Ω，柵-源電壓為El -Ra/ (Ra+Rb) =2.7V，該值比閾值電壓(以VS為基準(zhǔn)，該電壓為12.3V=15V -2.7V)高 0.2V。
以此方式，在本實(shí)施例中，由于其柵極連接到L連接點(diǎn)的P溝道MOS晶體管(P溝道MOS晶體管PMl和PM2中的其漏極端子連接到H連接點(diǎn)的一個(gè)晶體管)的柵-源電壓El.Ra/ (Ra+Rb)的值 被設(shè)為接近P溝道MOS晶體管PMl和PM2的閾值電壓的值，因此導(dǎo)通狀態(tài)電阻Ron的值為除零以外的有限值。
因此，即使在連接到H連接點(diǎn)的η溝道MOS晶體管HVNl或HVN2導(dǎo)通時(shí)，也防止貫通電流在電壓Vb所處的位置和地電壓所處的位置之間流動(dòng)。
對(duì)于p溝道MOS晶體管PMl和電阻器LSRla的并聯(lián)連接以及p溝道MOS晶體管PM2和電阻器LSR2a的并聯(lián)連接，具有其柵極連接到L連接點(diǎn)(連接點(diǎn)Pl和P2的“L”電平連接點(diǎn))且具有導(dǎo)通狀態(tài)電阻Ron的P溝道MOS晶體管的并聯(lián)連接連接在H連接點(diǎn)(連接點(diǎn)Pl和P2的“H”電平連接點(diǎn))與施加有電位Vb的電源線LI之間，這意味著H連接點(diǎn)和線LI之間的組合電阻值小于圖1所示的實(shí)施例中的H連接點(diǎn)和電源線LI之間的組合電阻值。同時(shí)，導(dǎo)通狀態(tài)電阻Ron不與L連接點(diǎn)連接。由于如上所述寄生電容器Cdsl和Cds2存在于η溝道MOS晶體管HVNl和HVN2的源極和漏極之間，因此導(dǎo)通狀態(tài)電阻Ron使得相對(duì)于H連接點(diǎn)的時(shí)間常數(shù)和相對(duì)于L連接點(diǎn)的時(shí)間常數(shù)之間的差值小于后一個(gè)時(shí)間常數(shù)。由此，當(dāng)H連接點(diǎn)和L連接點(diǎn)的電壓因dv/dt噪聲而變化時(shí)，與L連接點(diǎn)的電壓相比，H連接點(diǎn)的電壓變化得更快。因此，當(dāng)H連接點(diǎn)和L連接點(diǎn)兩者的電壓都上升時(shí)，在H連接點(diǎn)的電壓達(dá)到鎖存故障保護(hù)電路22的逆變器的閾值電壓(由逆變器22a以及MOS晶體管22b和22d構(gòu)成的逆變器的閾值電壓)而花費(fèi)的時(shí)間與L連接點(diǎn)達(dá)到相同閾值電壓而花費(fèi)的時(shí)間之間出現(xiàn)大的差異。對(duì)鎖存電路23進(jìn)行置位或復(fù)位，從而根據(jù)該時(shí)間差最終維持原始值。因此，根據(jù)本實(shí)施例，有可能更可靠地防止由dv/dt噪聲引起的故障。如上所述，根據(jù)鎖存電路23的輸出信號(hào)，由電阻器LSRlb和LSR2b、逆變器INV、以及P溝道MOS晶體管PMl和PM2構(gòu)成的反饋電路將第一連接點(diǎn)Pl和第二連接點(diǎn)P2中的一個(gè)連接點(diǎn)的電壓上拉到次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓，并且將另一電壓下拉到次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓，由此更可靠地防止由dv/dt噪聲引起的故障。同樣，通過(guò)本實(shí)施例的電平移動(dòng)電路，按照與圖1所示的電平移動(dòng)電路相同的方式，獲取抑制導(dǎo)通開(kāi)關(guān)元件XDl的操作的延遲、由此降低二極管Dh中的功耗的優(yōu)點(diǎn)。在上文中，已假設(shè)逆變器22a的閾值電壓以及由MOS晶體管22b和22d構(gòu)成的逆變器的閾值電壓相同，但是這是為了簡(jiǎn)化描述，閾值電壓并非必然是相同的。同樣，在本實(shí)施例中，具有圖8中的配置的電路被用作鎖存故障保護(hù)電路22，但是也有可能使用置位-復(fù)位型觸發(fā)器連同鎖存故障保護(hù)電路22作為鎖存電路23。同樣，邏輯和電路ORl為實(shí)現(xiàn)上述操作的電路(邏輯門電路)是足夠的，它不限于簡(jiǎn)單的邏輯和電路(或門電路)。附圖標(biāo)記列表I輸出電路2、2-1、2-2高側(cè)驅(qū)動(dòng)單元3低側(cè)驅(qū)動(dòng)單元21高側(cè)驅(qū)動(dòng)器22鎖存故障保護(hù)電路22a逆變器22b、22c P 溝道 MOS 晶體管22d、22e η 溝道 MOS 晶體管23鎖存電路23a、23b 逆變器23c 電阻器
31低側(cè)驅(qū)動(dòng)器
Cdsl、Cds2 寄生電容器
D1、D2、Dh、Dl 二極管
PS1、PS2 電源
PMl、PM2、PMla、PM2a P 溝道 MOS 晶體管
LSRl、LSR2、LSRla、LSR2a、LSRlb、LSR2b 電阻器
HVNl、HVN2 η 溝道 MOS 晶體管
INV逆變器
ORl邏輯門電路(邏輯和電路)
RL 負(fù)載
XD1、XD2 開(kāi)關(guān)元件
權(quán)利要求
1.一種電平移動(dòng)電路，所述電平移動(dòng)電路將來(lái)自初級(jí)側(cè)電壓系的輸入信號(hào)傳送到對(duì)不同于所述初級(jí)側(cè)電壓系的次級(jí)側(cè)電壓系進(jìn)行操作的系統(tǒng)，其特征在于，所述電平移動(dòng)電路包括: 具有第一電阻器以及連接在所述次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓與所述初級(jí)側(cè)電壓系的低電壓側(cè)電源電壓之間的第一開(kāi)關(guān)元件的串聯(lián)電路； 具有第二電阻器以及連接在所述次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓與所述初級(jí)側(cè)電壓系的低電壓側(cè)電源電壓之間的第二開(kāi)關(guān)元件的串聯(lián)電路； 對(duì)所述次級(jí)側(cè)電壓系進(jìn)行操作且輸入有作為所述第一電阻器和所述第一開(kāi)關(guān)元件的連接點(diǎn)的第一連接點(diǎn)的電壓、并且輸入有作為所述第二電阻器和所述第二開(kāi)關(guān)元件的連接點(diǎn)的第二連接點(diǎn)的電壓的鎖存故障保護(hù)電路； 對(duì)所述次級(jí)側(cè)電壓系進(jìn)行操作且輸入有所述鎖存故障保護(hù)電路的輸出的鎖存電路； 與所述第一電阻器并聯(lián)連接的第三開(kāi)關(guān)元件； 與所述第二電阻器并聯(lián)連接的第四開(kāi)關(guān)元件；以及 對(duì)所述次級(jí)側(cè)電壓系操作且輸入有所述第一和第二連接點(diǎn)的電壓的邏輯門電路， 其中，所述初級(jí)側(cè)電壓系的控制所述第一開(kāi)關(guān)元件的導(dǎo)通和截止的信號(hào)被輸入到所述第一開(kāi)關(guān)元件，并且所述初級(jí)側(cè)電壓系的控制所述第二開(kāi)關(guān)元件的導(dǎo)通和截止的信號(hào)被輸入到所述第二開(kāi)關(guān)元件， 所述鎖存故障保護(hù)電路被配置成在所述第一和第二開(kāi)關(guān)元件中的任一開(kāi)關(guān)元件導(dǎo)通時(shí)將基于所述第一和第二連接點(diǎn)的電壓確定的信號(hào)傳送到所述鎖存電路、并且在所述第一和第二開(kāi)關(guān)元件同時(shí)導(dǎo)通時(shí)不將基于所述第一和第二連接點(diǎn)的電壓確定的信號(hào)傳送到所述鎖存電路，以及 所述邏輯門電路在所述第一和第二連接點(diǎn)的電壓都低于所述邏輯門電路的閾值時(shí)使得所述第三和第四開(kāi)關(guān)元件導(dǎo)通。
2.如權(quán)利要求1所述的電平移動(dòng)電路，其特征在于，還包括: 反饋電路，所述反饋電路根據(jù)所述鎖存電路的輸出將所述第一和第二連接點(diǎn)中的一個(gè)連接點(diǎn)的電壓上拉到所述次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓，并且將另一連接點(diǎn)的電壓下拉到所述次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓。
3.如權(quán)利要求2所述的電平移動(dòng)電路，其特征在于， 所述反饋電路包括一端連接到所述第一連接點(diǎn)且另一端施加有所述鎖存電路輸出信號(hào)的反相信號(hào)的第三電阻器，以及一端連接到所述第二連接點(diǎn)且另一端施加有所述鎖存電路輸出信號(hào)的非反相信號(hào)的第四電阻器。
4.如權(quán)利要求1所述的電平移動(dòng)電路，其特征在于，還包括: 所述鎖存故障保護(hù)電路被配置成在所述第一和第二連接點(diǎn)的電壓都低于所述鎖存故障保護(hù)電路的閾值時(shí)使其輸出阻抗上升到高阻抗。
5.如權(quán)利要求1所述的電平移動(dòng)電路，其特征在于，還包括: 所述鎖存故障保護(hù)電路包括反相元件、其第一和第二 P溝道MOS晶體硅串聯(lián)連接的P溝道MOS晶體管串聯(lián)電路、以及其第一和第二 η溝道MOS晶體硅串聯(lián)連接的η溝道MOS晶體管串聯(lián)電路， 其中，所述P溝道MOS晶體管串聯(lián)電路和所述η溝道MOS晶體管串聯(lián)電路串聯(lián)連接在所述次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓和低電壓側(cè)電源電壓之間， 所述第一連接點(diǎn)連接到所述第一 P溝道MOS晶體管和所述第一 η溝道MOS晶體管的柵極， 所述第二連接點(diǎn)連接到所述反相元件的輸入端子， 所述反相元件的輸出端子連接到所述第二 P溝道MOS晶體管和所述第二 η溝道MOS晶體管的柵極，以及 所述P溝道MOS晶體管串聯(lián)電路和所述η溝道MOS晶體管串聯(lián)電路的連接點(diǎn)連接到所述鎖存電路的數(shù)據(jù)輸入端子。
6.如權(quán)利要求5所述的電平移動(dòng)電路，其特征在于，所述邏輯門電路的閾值被設(shè)為低于或等于所述鎖存故障保護(hù)電路的閾值。
7.如權(quán)利要求4所述的電平移動(dòng)電路，其特征在于，所述鎖存電路由其電阻器連接在輸入側(cè)和輸出側(cè)之間的緩沖電路構(gòu)成。
8.如權(quán)利要求7所述的電平移動(dòng)電路，其特征在于，所述緩沖電路由串聯(lián)連接的兩個(gè)反相元件構(gòu)成。
9.如權(quán)利要求3所述的電平移動(dòng)電路，其特征在于，還包括: 并聯(lián)連接到所述第一電阻器的第三P溝道MOS晶體管；以及并聯(lián)連接到所述第二電阻器的第四P溝道MOS晶體管， 其中，所述第三P溝道MOS晶體管的柵極連接到所述第二電阻器和所述第四電阻器的連接點(diǎn)，并且所述第四P溝道MOS晶體管的柵極連接到所述第一電阻器和所述第三電阻器的連接點(diǎn)。
10.如權(quán)利要求9所述的電平移動(dòng)電路，其特征在于， 所述鎖存電路輸出信號(hào)的反相信號(hào)具有所述次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓，并且所述第一電阻器和所述第三電阻器的分壓比固定，以使所述第一開(kāi)關(guān)元件和所述第三開(kāi)關(guān)元件處于截止?fàn)顟B(tài)時(shí)的所述第一連接點(diǎn)的電壓位于所述次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓減去所述第四P溝道MOS晶體管的閾值電壓而得到的電壓與所述鎖存故障保護(hù)電路的與所述第一連接點(diǎn)電壓相對(duì)的閾值電壓和所述次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓相加而得到的電壓之間，以及 所述鎖存電路輸出信號(hào)的非反相信號(hào)具有所述次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓，并且所述第一電阻器和所述第三電阻器的分壓比固定，以使所述第二開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件處于截止?fàn)顟B(tài)時(shí)的所述第二連接點(diǎn)的電壓位于所述次級(jí)側(cè)電壓系的高電壓側(cè)電源電壓減去所述第三P溝道MOS晶體管的閾值電壓而得到的電壓與所述鎖存故障保護(hù)電路的與所述第二連接點(diǎn)電壓相對(duì)的閾值電壓和所述次級(jí)側(cè)電壓系的低電壓側(cè)電源電壓相加而得到的電壓之間。
全文摘要
提供了一種電平移動(dòng)電路，由此該電平移動(dòng)電路有可能防止由用于抑制構(gòu)成半橋的高側(cè)開(kāi)關(guān)元件中的dv/dt噪聲的電路引起的導(dǎo)通操作的延遲發(fā)生。該電路包括由連接到次級(jí)電壓系的高電壓側(cè)電源電壓與初級(jí)電壓系的低電壓側(cè)電源電壓之間的位置的電阻器(LSR1)以及開(kāi)關(guān)元件(HVN1)構(gòu)成的串聯(lián)電路；由連接到次級(jí)電壓系的高電壓側(cè)電源電壓與初級(jí)電壓系的低電壓側(cè)電源電壓之間的位置的電阻器(LSR2)以及開(kāi)關(guān)元件(HVN2)構(gòu)成的串聯(lián)電路；在次級(jí)電壓系中操作且輸入位于電阻器(LSR1)和開(kāi)關(guān)元件(HVN1)之間的連接點(diǎn)(P1)的電壓以及位于電阻器(LSR2)和開(kāi)關(guān)元件(HVN2)之間的連接點(diǎn)(P2)的電壓的鎖存故障保護(hù)電路(22)；在次級(jí)電壓系中操作且輸入來(lái)自鎖存故障保護(hù)電路(22)的輸出的鎖存電路(23)；并聯(lián)連接到電阻器(LSR1)的開(kāi)關(guān)元件(PM1a)；并聯(lián)連接到電阻器(LSR2)的開(kāi)關(guān)元件(PM2a)；以及在次級(jí)電壓系中操作且輸入連接點(diǎn)(P1)和(P2)的電壓以控制開(kāi)關(guān)元件(PM1a)和(PM2a)的導(dǎo)通/截止操作的或電路(OR1)。
文檔編號(hào)H03K19/0185GK103141028SQ201180047321
公開(kāi)日2013年6月5日 申請(qǐng)日期2011年9月29日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者赤羽正志 申請(qǐng)人:富士電機(jī)株式會(huì)社