国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種時(shí)間偏差選擇電路的制作方法

      文檔序號(hào):7540650閱讀:194來源:國(guó)知局
      一種時(shí)間偏差選擇電路的制作方法
      【專利摘要】本發(fā)明屬于時(shí)間測(cè)量【技術(shù)領(lǐng)域】,具體涉及一種時(shí)間偏差選擇電路,該電路為應(yīng)用于由兩級(jí)時(shí)間數(shù)字轉(zhuǎn)換器構(gòu)成的時(shí)間測(cè)量電路。本發(fā)明時(shí)間偏差選擇電路由選擇信號(hào)發(fā)生器,延時(shí)模塊和選通模塊組成,選通模塊采用兩個(gè)完全相同的多選一線性選擇器組成,其中一個(gè)選擇器(MUX)為有效的選擇器,另一選擇器為偽選擇器(D-MUX)。選擇器(MUX)和偽選擇器(D-MUX)輸入同為合并輸入{D<N:1>,STOP}的延時(shí)輸出{A<N:1>,B},以最小程度的引入傳輸延時(shí)的偏差。本發(fā)明時(shí)間偏差選擇電路的結(jié)構(gòu)簡(jiǎn)單、合理,可以實(shí)現(xiàn)有效的偏差選擇,既實(shí)現(xiàn)了正確的偏差選通,又避免了引入過多的時(shí)間偏差,尤其是非線性偏差,有效克服了兩級(jí)結(jié)構(gòu)的TDC時(shí)間測(cè)量的技術(shù)難點(diǎn)。
      【專利說明】一種時(shí)間偏差選擇電路
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明屬于時(shí)間測(cè)量【技術(shù)領(lǐng)域】,具體涉及一種時(shí)間偏差選擇電路,具體涉及應(yīng)用于兩級(jí)時(shí)間數(shù)字轉(zhuǎn)換器構(gòu)成的時(shí)間測(cè)量電路。
      【背景技術(shù)】
      [0002]時(shí)間數(shù)字轉(zhuǎn)換器(Time to Digital Converter, TDC),是將時(shí)間轉(zhuǎn)化成數(shù)字表示的電路。TDC以前主要應(yīng)用于雷射測(cè)距,自動(dòng)測(cè)試設(shè)備和定時(shí)抖動(dòng)測(cè)量,現(xiàn)階段隨著工藝縮減而出現(xiàn)的高分辨率TDC為PLL和ADC的數(shù)字實(shí)現(xiàn)鋪平了道路。
      [0003]TDC主要包括兩部分,量化電路和對(duì)應(yīng)的譯碼電路;量化電路實(shí)現(xiàn)從時(shí)間到數(shù)字的轉(zhuǎn)換,譯碼電路實(shí)現(xiàn)對(duì)應(yīng)的從溫度計(jì)碼到二進(jìn)制碼制的轉(zhuǎn)換,量化電路是TDC性能的關(guān)鍵。
      [0004]TDC延時(shí)鏈過長(zhǎng)會(huì)導(dǎo)致非線性累加而過差,但是TDC又需要滿足高分辨率和測(cè)量范圍的要求。于是,兼具高分辨率和高線性度的兩級(jí)TDC就應(yīng)運(yùn)而生。
      [0005]兩級(jí)TDC的難點(diǎn)和關(guān)鍵點(diǎn)是兩級(jí)TDC量化級(jí)之間的時(shí)間偏差選擇電路,一方面需要正確選通,另一方面要避免引入較大的時(shí)間偏差,尤其是非線性時(shí)間偏差。
      [0006]目前已經(jīng)出現(xiàn)的兩級(jí)結(jié)構(gòu),有DLL結(jié)構(gòu),時(shí)間窗結(jié)構(gòu)和時(shí)間放大器結(jié)構(gòu)等;DLL結(jié)構(gòu)過于復(fù)雜導(dǎo)致面積功耗不理想,且可能引入非線性;時(shí)間窗結(jié)構(gòu)是對(duì)觸發(fā)器的輸出進(jìn)行處理,觸發(fā)過程及處理過程因?yàn)樾盘?hào)不是完全相同的變化特性不考慮PVT特性,也可能引入不可控的時(shí)間偏差;在時(shí)間放大器結(jié)構(gòu)里,時(shí)間放大器本身固有的非線性導(dǎo)致難以控制的魯棒性成為此結(jié)構(gòu)的重大缺陷。

      【發(fā)明內(nèi)容】

      [0007]本發(fā)明的目的在于提供一種既可以實(shí)現(xiàn)時(shí)間偏差的有效選通,又可以避免傳輸過程引入較大的誤差,尤其是非線性誤差,應(yīng)用于兩級(jí)時(shí)間數(shù)字轉(zhuǎn)換器中的時(shí)間偏差選擇電路。
      [0008]本發(fā)明提出的時(shí)間偏差選擇電路由選擇信號(hào)發(fā)生器、延時(shí)模塊和選通模塊組成,設(shè)在兩級(jí)TDC間,為兩級(jí)TDC中兩級(jí)量化級(jí)的中間級(jí),從N個(gè)偏差中選擇出最小的偏差。其輸入是第一級(jí)TDC的START的延時(shí)信號(hào)組D〈N: 1>和參考信號(hào)STOP,從第一級(jí)TDC的各時(shí)間偏差中選通最小的時(shí)間偏差D〈k>和參考信號(hào)STOP進(jìn)入第二級(jí)TDC進(jìn)行量化。選擇信號(hào)發(fā)生器生成選通模塊的選擇信號(hào),決定D〈N: 1>中的D〈k>選通輸出,采用verilog代碼實(shí)現(xiàn),產(chǎn)生第一級(jí)TDC粗量化的延時(shí)信號(hào)組D〈N: 1>中D〈k>進(jìn)入第二級(jí)TDC的選擇信號(hào)SEL_signal,通過處理第一級(jí)TDC的量化結(jié)果,根據(jù)設(shè)計(jì)要求來記錄哪一路信號(hào)被選通輸出。通常START信號(hào)早于參考信號(hào)ST0P,則選擇出第一個(gè)從I轉(zhuǎn)換到O的時(shí)刻;如果START信號(hào)與參考信號(hào)STOP顛倒,則選擇第一個(gè)從O轉(zhuǎn)換到I的時(shí)刻;如果兩輸入信號(hào)先后不確定,則選擇第一級(jí)TDC輸出轉(zhuǎn)換的時(shí)刻。其中,選擇信號(hào)發(fā)生器的輸入為第一級(jí)TDC量化觸發(fā)器的輸出,通過數(shù)字組合電路和增加標(biāo)志位來檢測(cè)第一個(gè)1-0轉(zhuǎn)換或第一個(gè)0-1轉(zhuǎn)換k值并儲(chǔ)存到選擇信號(hào)SEL_signal里。延時(shí)模塊保證數(shù)據(jù)信號(hào)遲于選擇信號(hào)到達(dá)選通模塊。
      [0009]選通模塊是將最小偏差選通輸出的核心電路,實(shí)現(xiàn)真正的選通功能,且避免引入延時(shí)偏差。選通模塊為了讓需要選通的兩路信號(hào)D〈k>和參考信號(hào)STOP經(jīng)過相同的延時(shí),采用兩個(gè)完全相同的多選一線性選擇器組成,一個(gè)選擇器為有效的選擇器(MUX),使選通D〈k>選擇輸出,其選擇信號(hào)為選擇信號(hào)發(fā)生器的輸出SEL_signal,另一選擇器為偽選擇器(D-MUX),只讓參考信號(hào)STOP經(jīng)過相同延時(shí)輸出,其選擇信號(hào)為常數(shù)Constant,另外,選擇器(MUX)和偽選擇器(D-MUX)輸入同為合并輸入{D〈N:1>,STOP}的延時(shí)輸出{A〈N:1>,B},如此可以以最小程度的引入傳輸延時(shí)的偏差。
      [0010]選通過程的傳播延時(shí)取決于信號(hào)通過晶體管及充放電電容所需要的時(shí)間,選擇器的基本結(jié)構(gòu)為多選一線性結(jié)構(gòu),每一個(gè)輸入的地位完全相同,在不計(jì)工藝偏差的情況下,任一輸入至輸出需要經(jīng)過的晶體管及寄生電阻、電容等完全相同。通常的TDC只是進(jìn)行異步時(shí)間間隔測(cè)量,即START和參考信號(hào)STOP同為干凈的上升沿信號(hào)、頻率相近或頻率都比較低。于是,選通器和偽選通器由于輸入完全相同和選擇信號(hào)相似,有效的信號(hào)傳輸變換過程中經(jīng)過的晶體管和寄生電阻、電容及頻率的因素完全相同,則D〈k>和參考信號(hào)STOP的傳輸延時(shí)相同。因而選擇器對(duì)信號(hào)傳輸引入的偏差很小。另外,選擇器的結(jié)構(gòu)是線性的,因而該偏差選擇電路也是線性的。
      [0011]本發(fā)明時(shí)間偏差選擇電路的結(jié)構(gòu)簡(jiǎn)單、合理,尤其是通過選取線性的選擇器,以及輸入信號(hào)的合并,使得選通的延時(shí)信號(hào)和參考信號(hào)經(jīng)過相同的電路及延時(shí)到達(dá)輸出端,本發(fā)明偏差選擇電路可以實(shí)現(xiàn)有效的偏差選擇,既實(shí)現(xiàn)了正確的偏差選通,又避免了引入過多的時(shí)間偏差,尤其是非線性偏差,有效克服了兩級(jí)結(jié)構(gòu)的TDC時(shí)間測(cè)量的技術(shù)難點(diǎn)。
      【專利附圖】

      【附圖說明】
      [0012]圖1為本發(fā)明時(shí)間偏差選擇電路結(jié)構(gòu)示意圖,
      [0013]圖2為本發(fā)明時(shí)間偏差選擇電路時(shí)序示意圖,
      [0014]圖3為選通模塊的結(jié)構(gòu)示意圖,
      [0015]圖4為兩級(jí)TDC的結(jié)構(gòu)示意圖,
      [0016]圖5為兩級(jí)TDC的時(shí)序不意圖,
      [0017]圖6為N=15時(shí)的兩級(jí)MUX結(jié)構(gòu)示意圖,
      [0018]圖7為MUX單元的電路示意圖。
      【具體實(shí)施方式】
      [0019]下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例作詳細(xì)說明。
      [0020]圖1,本發(fā)明時(shí)間偏差選擇電路,由選擇信號(hào)發(fā)生器,延時(shí)模塊和選通模塊組成,其中,選通模塊(圖3所示),由完全相同的多選一線性選擇器(MUX)和偽選擇器(D-MUX)構(gòu)成實(shí)現(xiàn)選通,D〈N: 1>和參考信號(hào)STOP經(jīng)過延時(shí)單元的輸出為A〈N: 1>和B,于是選擇器(MUX)和偽選擇器(D-MUX)的輸入均為{A〈N:1>,B}。選擇信號(hào)發(fā)生器記錄第一級(jí)TDC量化結(jié)果第一次從I轉(zhuǎn)換到O的時(shí)刻。圖2是本發(fā)明時(shí)間偏差選擇電路時(shí)序圖。
      [0021]圖4所示本發(fā)明偏差選擇電路應(yīng)用于兩級(jí)TDC的電路結(jié)構(gòu),為兩級(jí)TDC中兩級(jí)量化級(jí)的中間級(jí),為兩級(jí)量化電路和譯碼電路,第一級(jí)TDC量化為粗量化,第二級(jí)TDC量化是細(xì)量化,本發(fā)明偏差選擇電路設(shè)在兩級(jí)量化之間。第一級(jí)TDC量化可以選擇基于反相器或緩沖器的低分辨率延時(shí)鏈,第二級(jí)TDC量化可以選擇基于Vernier延時(shí)鏈的高分辨率延時(shí)鏈;譯碼通過偽溫度計(jì)碼到二進(jìn)制碼的轉(zhuǎn)換。
      [0022]圖5為兩級(jí)TDC的時(shí)序圖。第一級(jí)TDC量化的譯碼結(jié)果為DT,第二級(jí)TDC量化的譯碼結(jié)果為dt,最終的結(jié)果為:
      [0023]Dt = DT-dt
      [0024]圖6在本實(shí)施例中,設(shè)定N=15,由于輸入端較多,采用兩級(jí)選通結(jié)構(gòu),16:1的選擇器(MUX)由4* (4:1)選擇器I (MUXl)+4:1選擇器2 (MUX2)組成。圖7所示選通結(jié)構(gòu)的基本單元,采用兩組下拉管和一上拉管,兩組下拉管的輸入分別是選通信號(hào)和數(shù)據(jù)信號(hào),其后接反相器,也可以再加緩沖器,根據(jù)輸出信號(hào)的幅度及輸出負(fù)載決定。N為其它值時(shí),亦可采用這一選通結(jié)構(gòu)的基本單元電路。
      【權(quán)利要求】
      1.一種時(shí)間偏差選擇電路,由選擇信號(hào)發(fā)生器,延時(shí)模塊和選通模塊組成,其特征在于:選通模塊由兩個(gè)完全相同的多選ー線性選擇器組成,一個(gè)選擇器為有效的選擇器(MUX),使選通D〈k>選擇輸出,其選擇信號(hào)為選擇信號(hào)發(fā)生器的輸出SEL_signal,另ー選擇器為偽選擇器(D-MUX),只讓參考信號(hào)STOP經(jīng)過相同延時(shí)輸出,其選擇信號(hào)為常數(shù)Constant,選擇器(MUX)和偽選擇器(D-MUX)輸入同為合并輸入{D〈N:1>,STOP}的延時(shí)輸出{A〈N:1>,B};選擇信號(hào)發(fā)生器生成選通模塊的選擇信號(hào),決定D〈N:1>中的D〈k>選通輸出,采用verilog代碼實(shí)現(xiàn);延時(shí)模塊使選擇信號(hào)先于數(shù)據(jù)信號(hào)到達(dá)選通電路輸入端。
      2.根據(jù)權(quán)利要求1所述的時(shí)間偏差選擇電路,其特征在于:其設(shè)在兩級(jí)TDC間,為兩級(jí)TDC中兩級(jí)量化級(jí)的中間級(jí),其輸入是第一級(jí)TDC的START的延時(shí)信號(hào)組D〈N: 1>和參考信號(hào)STOP,從第ー級(jí)TDC的各時(shí)間偏差中選通最小的時(shí)間偏差D〈k>和參考信號(hào)STOP進(jìn)入第ニ級(jí)TDC進(jìn)行量化。
      3.根據(jù)權(quán)利要求1所述的時(shí)間偏差選擇電路,其特征在于:選擇信號(hào)發(fā)生器的輸入為第一級(jí)TDC量化觸發(fā)器的輸出,通過數(shù)字組合電路和增加標(biāo)志位來檢測(cè)第一個(gè)1-0轉(zhuǎn)換或第一個(gè)0-1轉(zhuǎn)換k值并儲(chǔ)存到選擇信號(hào)SEL_signal里。
      【文檔編號(hào)】H03M1/50GK103580696SQ201210277401
      【公開日】2014年2月12日 申請(qǐng)日期:2012年8月6日 優(yōu)先權(quán)日:2012年8月6日
      【發(fā)明者】李巍, 紀(jì)偉偉 申請(qǐng)人:復(fù)旦大學(xué)
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1