国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      異步信號傳遞電路的制作方法

      文檔序號:7540680閱讀:271來源:國知局
      異步信號傳遞電路的制作方法
      【專利摘要】本發(fā)明公開了一種異步信號傳遞電路,包括:第一D觸發(fā)器,第二D觸發(fā)器,第三D觸發(fā)器,一個(gè)反向器,一個(gè)與門。利用第一D觸發(fā)器和第二D觸發(fā)器把待傳遞的源時(shí)鐘域的時(shí)鐘信號采到目標(biāo)時(shí)鐘域中,其中,待傳遞的源時(shí)鐘域的時(shí)鐘信號輸入到三個(gè)D觸發(fā)器的復(fù)位端;再利用第三D觸發(fā)器把先前采到目標(biāo)時(shí)鐘域的時(shí)鐘信號調(diào)整為一個(gè)目標(biāo)時(shí)鐘周期寬,從而達(dá)到異步時(shí)鐘域間信號傳遞的目的。本發(fā)明可以處理兩個(gè)異步時(shí)鐘域間信號的傳遞;電路實(shí)現(xiàn)簡單,同時(shí)比較好的處理了異步時(shí)鐘域間信號傳遞時(shí)易出現(xiàn)的亞穩(wěn)態(tài)問題以及漏采樣和重采樣的問題。
      【專利說明】異步信號傳遞電路【技術(shù)領(lǐng)域】
      [0001]本發(fā)明涉及一種處理兩個(gè)異步時(shí)鐘域間信號傳遞的異步信號傳遞電路。
      【背景技術(shù)】
      [0002]兩個(gè)異步時(shí)鐘域間信號傳遞,是許多數(shù)字電路設(shè)計(jì)中需要處理的問題,直接采樣不同相位的信號,會造成亞穩(wěn)態(tài)問題。而采樣不同頻率的信號,在目標(biāo)時(shí)鐘域時(shí)鐘頻率慢于源時(shí)鐘域時(shí)鐘頻率的情況下,會造成漏采;在目標(biāo)時(shí)鐘域時(shí)鐘頻率快于源時(shí)鐘域時(shí)鐘頻率的情況下,會造成重采,即一個(gè)源時(shí)鐘周期寬度的信號會被采集成許多個(gè)目標(biāo)時(shí)鐘周期寬度的信號,不利于處理。

      【發(fā)明內(nèi)容】

      [0003]本發(fā)明要解決的技術(shù)問題是提供一種異步信號傳遞電路,電路實(shí)現(xiàn)簡單,能有效降低異步時(shí)鐘域間信號傳遞時(shí)出現(xiàn)的亞穩(wěn)態(tài),以及漏采樣和重采樣的概率。
      [0004]為解決上述技術(shù)問題,本發(fā)明的異步信號傳遞電路,包括:
      [0005]一第一 D觸發(fā)器,其數(shù)據(jù)輸入端D固定輸入邏輯“ I ”電平信號;
      [0006]一第二 D觸發(fā)器,其數(shù)據(jù)輸入端D與所述第一 D觸發(fā)器的輸出端Q相連接;
      [0007]—第三D觸發(fā)器,其數(shù)據(jù)輸入端D與所述第二 D觸發(fā)器的輸出端Q以及一與門的一輸入端相連接;
      [0008]一反向器,其 輸入端與所述第三D觸發(fā)器的輸出端Q相連接,其輸出端與所述與門的另一輸入端相連接;
      [0009]所述第一 D觸發(fā)器、第二 D觸發(fā)器和第三D觸發(fā)器的時(shí)鐘輸入端輸入目標(biāo)時(shí)鐘域的時(shí)鐘信號;所述第一 D觸發(fā)器、第二 D觸發(fā)器和第三D觸發(fā)器的復(fù)位端R輸入待傳遞的源時(shí)鐘域的時(shí)鐘信號;
      [0010]所述與門的輸出端就是所述異步信號傳遞電路的輸出端,輸出傳遞到目標(biāo)時(shí)鐘域的一個(gè)目標(biāo)時(shí)鐘周期寬的信號。
      [0011]本發(fā)明利用兩個(gè)D觸發(fā)器把源時(shí)鐘信號采集到目標(biāo)時(shí)鐘域中;其中,待傳遞的源時(shí)鐘信號輸入到D觸發(fā)器的復(fù)位端。再利用一個(gè)D觸發(fā)器把先前采集到的目標(biāo)時(shí)鐘域信號調(diào)整成一個(gè)目標(biāo)時(shí)鐘周期寬度,從而達(dá)到在異步時(shí)鐘域間信號傳遞的目的。
      [0012]本發(fā)明可以處理兩個(gè)異步時(shí)鐘域間信號的傳遞;采用比較簡單的電路相當(dāng)好的處理了異步時(shí)鐘域間信號傳遞時(shí)易出現(xiàn)的亞穩(wěn)態(tài)問題,以及漏采樣和重采樣的問題,有效降低了出現(xiàn)的頻率。
      [0013]本發(fā)明特別適用于異步時(shí)鐘信號需要傳遞時(shí),目標(biāo)時(shí)鐘域的時(shí)鐘并不是一直存在的情況;或者目標(biāo)時(shí)鐘域的時(shí)鐘頻率慢于源時(shí)鐘域的時(shí)鐘頻率的情況。
      【專利附圖】

      【附圖說明】
      [0014]下面結(jié)合附圖與【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:[0015]附圖是所述異步信號傳遞電路原理圖。
      【具體實(shí)施方式】
      [0016]結(jié)合附圖所示,所述異步信號傳遞電路在下面的實(shí)施例中包括:3個(gè)D觸發(fā)器,即第一 D觸發(fā)器DCFl、第二 D觸發(fā)器DCF2和第三D觸發(fā)器DCF3 ;—個(gè)反向器FMl,一個(gè)與門MD I。
      [0017]所述第一 D觸發(fā)器DCFl,其數(shù)據(jù)輸入端D固定輸入邏輯“ I ”電平信號。
      [0018]所述第二 D觸發(fā)器DCF2,其數(shù)據(jù)輸入端D與所述第一 D觸發(fā)器DCFl的輸出端Q相連接。
      [0019]所述第三D觸發(fā)器DCF3,其數(shù)據(jù)輸入端D與所述第二 D觸發(fā)器DCF2的輸出端Q以及與門ANDl的一輸入端相連接。
      [0020]所述反向器FMl,其輸入端與所述第三D觸發(fā)器DCF2的輸出端Q相連接,其輸出端與所述與門ANDl的另一輸入端相連接。
      [0021]所述第一 D觸發(fā)器DCFl、第二 D觸發(fā)器DCF2和第三D觸發(fā)器DCF3的時(shí)鐘輸入端輸入連目標(biāo)時(shí)鐘域的時(shí)鐘信號elk。所述第一 D觸發(fā)器DCFl、第二 D觸發(fā)器DCF2和第三D觸發(fā)器DCF3的復(fù)位端R輸入待傳遞的源時(shí)鐘域的時(shí)鐘信號din。
      [0022]所述與門ANDl的輸出端就是所述異步信號傳遞電路的輸出端,即輸出傳遞到目標(biāo)時(shí)鐘域的一個(gè)目標(biāo)時(shí)鐘周期寬的信號dout。
      [0023]待傳遞的源時(shí)鐘域的時(shí)鐘信號din是源時(shí)鐘域的一個(gè)源時(shí)鐘周期的高電平信號。當(dāng)待傳遞的源時(shí)鐘域的時(shí)鐘信號din變高后,所述第一 D觸發(fā)器DCF1、第二 D觸發(fā)器DCF2和第三D觸發(fā)器DCF3都復(fù)位為O。當(dāng)待傳遞的源時(shí)鐘域的時(shí)鐘信號din變低后,所述第一D觸發(fā)器DCFl、第二 D觸發(fā)器DCF2和第三D觸發(fā)器DCF3的復(fù)位無效,從而這三個(gè)D觸發(fā)器按目標(biāo)時(shí)鐘域的時(shí)鐘觸發(fā),把邏輯I從第一 D觸發(fā)器DCFl傳到第二 D觸發(fā)器DCF2再傳到第三D觸發(fā)器DCF3。
      [0024]第一 D觸發(fā)器DCFl是容易發(fā)生亞穩(wěn)態(tài)的D觸發(fā)器,而由于亞穩(wěn)態(tài)發(fā)生的概率是根據(jù)時(shí)間按指數(shù)規(guī)律衰減的。所以經(jīng)過了第一 D觸發(fā)器DCF1,到達(dá)第二 D觸發(fā)器DCF2的Q端時(shí),由于已經(jīng)經(jīng)過了 I個(gè)目標(biāo)時(shí)鐘周期的時(shí)間,所以發(fā)生的概率已經(jīng)很小了。最后,由于傳遞到目標(biāo)時(shí)鐘域的一個(gè)目標(biāo)時(shí)鐘周期寬的信號dout僅當(dāng)?shù)诙?D觸發(fā)器DCF2的輸出端Q為高,且第三D觸發(fā)器DCF3的輸出端Q為低時(shí)才為高;這僅有當(dāng)邏輯“I”電平信號已經(jīng)從第一 D觸發(fā)器DCFl傳到了第二 D觸發(fā)器DCF2的輸出端Q,而還未傳到第三D觸發(fā)器DCF3的輸出端Q時(shí)才會發(fā)生,所以傳遞到目標(biāo)時(shí)鐘域的一個(gè)目標(biāo)時(shí)鐘周期寬的信號dout只維持一個(gè)目標(biāo)時(shí)鐘寬度的高電平。從而實(shí)現(xiàn)了異步信號傳遞,把一個(gè)或多個(gè)源時(shí)鐘周期寬的源時(shí)鐘域的時(shí)鐘信號,傳遞到了目標(biāo)時(shí)鐘域,且輸出的信號僅有一個(gè)目標(biāo)時(shí)鐘周期寬。
      [0025]以上通過【具體實(shí)施方式】和實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明,但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下,本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn),這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
      【權(quán)利要求】
      1.一種異步信號傳遞電路,其特征在于,包括: 一第一 D觸發(fā)器,其數(shù)據(jù)輸入端D固定輸入邏輯“ I ”電平信號; 一第二 D觸發(fā)器,其數(shù)據(jù)輸入端D與所述第一 D觸發(fā)器的輸出端Q相連接; 一第三D觸發(fā)器,其數(shù)據(jù)輸入端D與所述第二 D觸發(fā)器的輸出端Q以及一與門的一輸入端相連接; 一反向器,其輸入端與所述第三D觸發(fā)器的輸出端Q相連接,其輸出端與所述與門的另一輸入端相連接; 所述第一 D觸發(fā)器、第二 D觸發(fā)器和第三D觸發(fā)器的時(shí)鐘輸入端輸入目標(biāo)時(shí)鐘域的時(shí)鐘信號;所述第一 D觸發(fā)器、第二 D觸發(fā)器和第三D觸發(fā)器的復(fù)位端R輸入待傳遞的源時(shí)鐘域的時(shí)鐘信號; 所述與門的輸出端就是所述異步信號傳遞電路的輸出端,輸出傳遞到目標(biāo)時(shí)鐘域的一個(gè)目標(biāo)時(shí)鐘周期寬的信號。
      【文檔編號】H03K3/038GK103633969SQ201210296880
      【公開日】2014年3月12日 申請日期:2012年8月20日 優(yōu)先權(quán)日:2012年8月20日
      【發(fā)明者】王吉健 申請人:上海華虹集成電路有限責(zé)任公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1