專利名稱：一種具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于信號(hào)處理領(lǐng)域，尤其涉及一種具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置。
背景技術(shù)：
目前，隨著功率管被廣泛應(yīng)用于各個(gè)領(lǐng)域，對(duì)于其驅(qū)動(dòng)電路的要求也越來(lái)越高?，F(xiàn)有技術(shù)所提供的常用的驅(qū)動(dòng)電路都是采用分離器件組成的，其結(jié)構(gòu)復(fù)雜，成本高且電路體積大；此外，現(xiàn)有技術(shù)還提供了一種集成電路芯片，雖然解決了電路體積大的問(wèn)題，但其對(duì)驅(qū)動(dòng)脈沖的高低電平時(shí)間往往不作處理或處理得不夠全面，這樣就會(huì)使功率管在受驅(qū)動(dòng)脈沖控制的過(guò)程中出現(xiàn)開(kāi)關(guān)間隙時(shí)間過(guò)小、導(dǎo)通時(shí)間過(guò)長(zhǎng)、相鄰周期的導(dǎo)通時(shí)間不一致等狀況，進(jìn)而導(dǎo)致功率管的功耗變大和發(fā)熱量增大，甚至有可能使功率管燒壞。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置，旨在解決現(xiàn)有技術(shù)所存在的成本高、功耗大、發(fā)熱量高且容易導(dǎo)致功率管燒壞的問(wèn)題。本發(fā)明是這樣實(shí)現(xiàn)的，一種具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置，包括驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路連接功率管的柵極以控制所述功率管的通斷，所述功率管驅(qū)動(dòng)裝置還包括:最小導(dǎo)通時(shí)間處理模塊，輸入端接入驅(qū)動(dòng)脈沖信號(hào)，用于接收所述驅(qū)動(dòng)脈沖信號(hào)，判斷所述驅(qū)動(dòng)脈沖信號(hào)的高電平寬度是否小于最小導(dǎo)通時(shí)間間隔，是，則將所述高電平寬度調(diào)整為所述最小導(dǎo)通時(shí)間間隔，否，則正常輸出所述驅(qū)動(dòng)脈沖信號(hào)；最大導(dǎo)通時(shí)間處理模塊，輸入端連接所述最小導(dǎo)通時(shí)間處理模塊的輸出端，用于判斷所述最小導(dǎo)通時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)的高電平寬度是否大于最大導(dǎo)通時(shí)間間隔，是，則將所述最小導(dǎo)通時(shí)間模塊輸出的驅(qū)動(dòng)脈沖信號(hào)的高電平寬度調(diào)整為所述最大導(dǎo)通時(shí)間間隔，否，則將正常輸出所述最小導(dǎo)通時(shí)間模塊輸出的驅(qū)動(dòng)脈沖信號(hào)；最小關(guān)斷時(shí)間處理模塊，輸入端連接所述最大導(dǎo)通時(shí)間處理模塊的輸出端，用于判斷所述最大導(dǎo)通時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)的低電平寬度是否小于最小關(guān)斷時(shí)間間隔，是，則將所述最大導(dǎo)通時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)中后續(xù)周期的高電平調(diào)整為低電平直至所述低電平寬度不小于所述最小關(guān)斷時(shí)間間隔，否，則正常輸出所述最大導(dǎo)通時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)；導(dǎo)通時(shí)間偏差處理模塊，輸入端連接所述最小關(guān)斷時(shí)間處理模塊的輸出端，用于判斷所述最小關(guān)斷時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)中相鄰兩個(gè)周期內(nèi)的高電平寬度差值是否大于導(dǎo)通時(shí)間偏差閾值，是 ，則輸出低電平控制所述驅(qū)動(dòng)電路關(guān)斷功率管，否，則正常輸出所述最小關(guān)斷時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)至所述驅(qū)動(dòng)電路。本發(fā)明通過(guò)采用包括所述最小導(dǎo)通時(shí)間處理模塊、所述最大導(dǎo)通時(shí)間處理模塊、所述最小關(guān)斷時(shí)間處理模塊以及所述導(dǎo)通時(shí)間偏差處理模塊的具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置，結(jié)構(gòu)簡(jiǎn)單、成本低，能夠?qū)β使艿尿?qū)動(dòng)脈沖信號(hào)中每個(gè)周期的高電平和低電平進(jìn)行優(yōu)化處理，使每個(gè)周期的高低電平寬度保持在合理的區(qū)間內(nèi)，從而有效地降低功率管的功耗，保證功率管安全可靠的工作，且可根據(jù)兩個(gè)相鄰周期的高電平寬度差值判斷系統(tǒng)是否工作正常，并在所述高電平寬度差值超過(guò)導(dǎo)通時(shí)間偏差閾值時(shí)判定系統(tǒng)異常，同時(shí)控制驅(qū)動(dòng)電路關(guān)斷功率管，提高了對(duì)功率管的驅(qū)動(dòng)控制安全性，從而解決了現(xiàn)有技術(shù)所存在的成本高、功耗大、發(fā)熱量高且容易導(dǎo)致功率管燒壞的問(wèn)題。


圖1是本發(fā)明實(shí)施例提供的具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置的模塊結(jié)構(gòu)圖；圖2是本發(fā)明實(shí)施例提供的具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置的示例電路結(jié)構(gòu)圖；圖3是本發(fā)明實(shí)施例提供的具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置所涉及的各路驅(qū)動(dòng)脈沖信號(hào)的波形圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實(shí)施例通過(guò)采用包括最小導(dǎo)通時(shí)間處理模塊、最大導(dǎo)通時(shí)間處理模塊、最小關(guān)斷時(shí)間處理模塊以及導(dǎo)通時(shí)間偏差處理模塊的具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置，結(jié)構(gòu)簡(jiǎn)單、成本低，能夠?qū)β使艿尿?qū)動(dòng)脈沖信號(hào)中每個(gè)周期的高電平和低電平進(jìn)行優(yōu)化處理，使每個(gè)周期的高低電平寬度保持在合理的區(qū)間內(nèi)，從而有效地降低功率管的功耗，保證功率管安全可靠的工作，且可根據(jù)兩個(gè)相鄰周期的高電平寬度差值判斷系統(tǒng)是否工作正常，并在高電平寬度差值超過(guò)導(dǎo)通時(shí)間偏差閾值時(shí)判定系統(tǒng)異常，同時(shí)控制驅(qū)動(dòng)電路關(guān)斷功率管，提高了對(duì)功率管的驅(qū)動(dòng)控制安全性。圖1示出了本發(fā)明實(shí)施例提供的具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置的模塊結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本發(fā)明實(shí)施例相關(guān)的部分，詳述如下:具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置包括驅(qū)動(dòng)電路100，驅(qū)動(dòng)電路100連接功率管M的柵極以控制功率管M的通斷；驅(qū)動(dòng)電路100為常用的功率管驅(qū)動(dòng)電路，因此其內(nèi)部結(jié)構(gòu)在此不再贅述。功率管驅(qū)動(dòng)裝置還包括:最小導(dǎo)通時(shí)間處理模塊200，輸入端接入驅(qū)動(dòng)脈沖信號(hào)，用于接收該驅(qū)動(dòng)脈沖信號(hào)，判斷該驅(qū)動(dòng)脈沖信號(hào)的高電平寬度是否小于最小導(dǎo)通時(shí)間間隔，是，則將高電平寬度調(diào)整為最小導(dǎo)通時(shí)間間隔，否，則正常輸出驅(qū)動(dòng)脈沖信號(hào)；最大導(dǎo)通時(shí)間處理模塊300,輸入端連接最小導(dǎo)通時(shí)間處理模塊200的輸出端,用于判斷最小導(dǎo)通時(shí)間處理模塊200輸出的驅(qū)動(dòng)脈沖信號(hào)的高電平寬度是否大于最大導(dǎo)通時(shí)間間隔，是，則將最小導(dǎo)通時(shí)間模塊200輸出的驅(qū)動(dòng)脈沖信號(hào)的高電平寬度調(diào)整為最大導(dǎo)通時(shí)間間隔，否，則將正常輸出最小導(dǎo)通時(shí)間模塊輸出的驅(qū)動(dòng)脈沖信號(hào)；
最小關(guān)斷時(shí)間處理模塊400，輸入端連接最大導(dǎo)通時(shí)間處理模塊300的輸出端，用于判斷最大導(dǎo)通時(shí)間處理模塊300輸出的驅(qū)動(dòng)脈沖信號(hào)的低電平寬度是否小于最小關(guān)斷時(shí)間間隔，是，則將最大導(dǎo)通時(shí)間處理模塊300輸出的驅(qū)動(dòng)脈沖信號(hào)中后續(xù)周期的高電平調(diào)整為低電平直至低電平寬度不小于最小關(guān)斷時(shí)間間隔，否，則正常輸出最大導(dǎo)通時(shí)間處理模塊300輸出的驅(qū)動(dòng)脈沖信號(hào)；導(dǎo)通時(shí)間偏差處理模塊500，輸入端連接最小關(guān)斷時(shí)間處理模塊400的輸出端，用于判斷最小關(guān)斷時(shí)間處理模塊400輸出的驅(qū)動(dòng)脈沖信號(hào)中相鄰兩個(gè)周期內(nèi)的高電平寬度差值是否大于導(dǎo)通時(shí)間偏差閾值，是，則輸出低電平控制驅(qū)動(dòng)電路100關(guān)斷功率管M，否，則正常輸出最小關(guān)斷時(shí)間處理模塊400輸出的驅(qū)動(dòng)脈沖信號(hào)至驅(qū)動(dòng)電路100。圖2示出了本發(fā)明實(shí)施例提供的具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置的示例電路結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本發(fā)明實(shí)施例相關(guān)的部分，詳述如下:作為本發(fā)明一優(yōu)選實(shí)施例，最小導(dǎo)通時(shí)間處理模塊200包括:D觸發(fā)器U1、D觸發(fā)器U2、反相器U3、與門U4、反相器U5、與門U6、電流源IUPMOS管Ql、NMOS管Q2、電容Cl、比較器U7及第一基準(zhǔn)電壓源201 ；D觸發(fā)器Ul的觸發(fā)端CP與D觸發(fā)器U2的觸發(fā)端CP及反相器U3的輸入端的共接點(diǎn)為最小導(dǎo)通時(shí)間處理模塊200的輸入端，D觸發(fā)器Ul的輸入端D與D觸發(fā)器U2的輸入端D及電流源Il的輸入端均接入高電平，D觸發(fā)器U2的反相復(fù)位端RST和負(fù)輸出端Q/空接，D觸發(fā)器Ul的正輸出端Q空接，與門U4的第一輸入端I與PMOS管Ql的柵極以及NMOS管Q2的柵極共接于D觸發(fā)器Ul的負(fù)輸出端Q/，與門U4的第二輸入端2連接所述反相器U3的輸出端，反相器U5的輸入端和輸出端分別連接與門U4的輸出端3和與門U6的第一輸入端1，與門U6的第二輸入端2連接D觸發(fā)器U2的正輸出端Q，與門U6的輸出端3為最小導(dǎo)通時(shí)間處理模塊200的輸出端，PMOS管Ql的源極連接電流源Il的輸出端，PMOS管Ql的漏極與NMOS管Q2的漏極以及電容Cl的第一端共接于比較器U7的反相輸入端，NMOS管Q2的源極與電容Cl的第二端共接于地，比較器U7的同相輸入端和輸出端分別連接第一基準(zhǔn)電壓源201和D觸發(fā)器Ul的反相復(fù)位端RST。作為本發(fā)明一優(yōu)選實(shí)施例，最大導(dǎo)通時(shí)間處理模塊300包括:反相器U8、PMOS管Q3、NMOS管Q4、電流源12、電容C2、第二基準(zhǔn)電壓源301、比較器U9、RS觸發(fā)器U10、反相器仍1及與門譏2 ；反相器U8的輸入端與RS觸發(fā)器UlO的第二輸入端S及與門U12的第二輸入端2的共接點(diǎn)為最大導(dǎo)通時(shí)間處理模塊300的輸入端，PMOS管Q3的柵極與NMOS管Q4的柵極共接于反相器U8的輸出端，PMOS管Q3的源極連接電流源12的輸出端，電流源12的輸入端接入高電平，PMOS管Q3的漏極與NMOS管Q4的漏極以及電容C2的第一端共接于比較器U9的反相輸入端，電容C2的第二端與NMOS管Q4的源極共接于地，比較器U9的同相輸入端和輸出端分別連接第二基準(zhǔn)電壓源301和RS觸發(fā)器UlO的第一輸入端R，RS觸發(fā)器UlO的負(fù)輸出端Q/空接，反相器Ull的輸入端和輸出端分別連接RS觸發(fā)器UlO的正輸出端Q和與門U12的第一輸入端1，與門U12的輸出端3為最大導(dǎo)通時(shí)間處理模塊300的輸出端。作為本發(fā)明一優(yōu)選實(shí)施例，最小關(guān)斷時(shí)間處理模塊400包括:電流源13、PMOS管Q5、NMOS管Q6、電容C3、第三基準(zhǔn)電壓源401、比較器U13、RS觸發(fā)器U14、反相器U15、反相器U16、反相器U17及D觸發(fā)器U18 ；
電流源13的輸入端與D觸發(fā)器U18的輸入端D均接入高電平，PMOS管Q5的源極連接電流源13的輸出端，PMOS管Q5的柵極與NMOS管Q6的柵極、RS觸發(fā)器U14的第一輸入端R以及反相器U16的輸入端的共接點(diǎn)為最小關(guān)斷時(shí)間處理模塊400的輸入端，PMOS管Q5的漏極與NMOS管Q6的漏極以及電容C3的第一端共接于比較器U13的反相輸入端，電容C3的第二端與NMOS管Q6的源極共接于地，比較器U13的同相輸入端和輸出端分別連接第三基準(zhǔn)電壓源401和RS觸發(fā)器U14的第二輸入端S，RS觸發(fā)器U14的正輸出端Q空接，反相器U15的輸入端和輸出端分別連接RS觸發(fā)器U14的負(fù)輸出端Q/和D觸發(fā)器U18的反相復(fù)位端RST，反相器U17的輸入端和輸出端分別與反相器U16的輸出端和D觸發(fā)器U18的觸發(fā)端CP相連接，D觸發(fā)器U18的正輸出端Q為最小關(guān)斷時(shí)間處理模塊400的輸出端，D觸發(fā)器U18的負(fù)輸出端Q/空接。作為本發(fā)明一優(yōu)選實(shí)施例，導(dǎo)通時(shí)間偏差處理模塊500包括:D觸發(fā)器U19、D觸發(fā)器U20、D觸發(fā)器U21、反相器U22、三端與非門U23、三端或非門U24、反相器U25、或非門U26、與非門U27、電流源14、PMOS管Q7、NMOS管Q8、電容C4、第四基準(zhǔn)電壓源501、比較器U28、反相器U29、反相器U30、三端或非門U31、三端或非門U32、反相器U33、D觸發(fā)器U34、反相器U35、D觸發(fā)器U36、D觸發(fā)器U37、反相器U38、與非門U39、或非門U40、電流源I5、PM0S管Q9、NM0S管Q10、電流源16、電容C5、電流源I7、PM0S管Q11、NMOS管Q12、電流源18、電容C6、NM0S管Q13、NM0S管Q14、放大器U41、第五基準(zhǔn)電壓源502、NMOS管Q15、NMOS管Q16、第六基準(zhǔn)電壓源503、第七基準(zhǔn)電壓源504、比較器U42、比較器U43、與非門U44、D觸發(fā)器U45以及與非門U46 ；D觸發(fā)器U19的觸發(fā)端CP與D觸發(fā)器U20的觸發(fā)端CP、D觸發(fā)器U21的觸發(fā)端CP、反相器U22的輸入端、三端與非門U23的第一輸入端、反相器U29的輸入端、PMOS管Q7的柵極、NMOS管Q8的柵極以及與非門U46的第二輸入端2的共接點(diǎn)為導(dǎo)通時(shí)間偏差處理模塊500的輸入端，D觸發(fā)器U19的輸入端D與電流源14的輸入端、電流源15的輸入端、電流源16的輸入端、電流源17的輸入端、電流源18的輸入端、D觸發(fā)器U36的輸入端D、D觸發(fā)器U37的輸入端D以及D觸發(fā)器U45的輸入端D均接入高電平，D觸發(fā)器U19的反相復(fù)位端RST和負(fù)輸出端Q/空接，D觸發(fā)器U20的輸入端D連接D觸發(fā)器U19的正輸出端Q，D觸發(fā)器U20的反相復(fù)位端RST和負(fù)輸出端Q/空接，D觸發(fā)器U21的輸入端D連接負(fù)輸出端QA D觸發(fā)器U21的正輸出端Q同時(shí)與三端與非門U23的第二輸入端2、三端或非門U24的第二輸入端2、反相器U30的輸入端及三端或非門U31的第一輸入端I相連接，反相器U22的輸出端接三端或非門U24的第一輸入端I，三端與非門U23的第三輸入端3同時(shí)與三端或非門U24的第三輸入端3、三端或非門U32的第二輸入端2、反相器U35的輸出端以及D觸發(fā)器U36的觸發(fā)端CP相連接，反相器U25的輸入端同時(shí)連接D觸發(fā)器U20的正輸出端Q、與非門U27的第二輸入端2及與非門U39的第一輸入端I，或非門U26的第一輸入端I和或非門U40的第二輸入端2共接于反相器U25的輸出端，或非門U26的第二輸入端2與PMOS管Qll的柵極共接于三端與非門U23的輸出端4，或非門U27的第一輸入端I與NMOS管Q12的柵極共接于三端或非門U24的輸出端4，或非門U26的輸出端3和或非門U27的輸出端3分別連接NMOS管QlO的柵極和PMOS管Q9的柵極，電流源14的輸出端連接PMOS管Q7的源極，PMOS管Q7的漏極與NMOS管Q8的漏極以及電容C4的第一端共接于比較器U28的反相輸入端，NMOS管Q8的源極與電容C4的第二端共接于地，比較器U28的同相輸入端連接第四基準(zhǔn)電壓源501，比較器U28的輸出端同時(shí)與三端或非門U31的第二輸入端2及三端或非門U32的第一輸入端I連接，反相器U33的輸入端與NMOS管Q13的柵極共接于三端或非門U31的輸出端4，反相器U33的輸出端接D觸發(fā)器U36的反相復(fù)位端RST，D觸發(fā)器U34的觸發(fā)端CP連接反相器U29的輸出端，D觸發(fā)器U34的輸入端D連接負(fù)輸入端Q/，D觸發(fā)器U34的反相復(fù)位端RST空接，反相器U35的輸入端同時(shí)與D觸發(fā)器U34的正輸出端Q、三端或非門U31的第三輸入端3及D觸發(fā)器U37的觸發(fā)端CP相連接，D觸發(fā)器U36的正輸出端Q與D觸發(fā)器U37的正輸出端Q分別連接NMOS管Q15的柵極和NMOS管Q16的柵極，D觸發(fā)器U36的負(fù)輸出端Q/和D觸發(fā)器U37的負(fù)輸出端Q/均空接，D觸發(fā)器U37的反相復(fù)位端RST連接或非門U40的輸出端3，反相器U38的輸入端和輸出端分別連接三端或非門U32的輸出端4和與非門U39的第二輸入端2，或非門U40的第一輸入端I與NMOS管Q14的柵極共接于與非門U39的輸出端3，電流源15的輸出端連接PMOS管Q9的源極，PMOS管Q9的漏極與NMOS管QlO的漏極、電容C5的第一端及NMOS管Q16的源極共接于NMOS管Q14的源極，電流源16的輸入端連接NMOS管QlO的源極，電流源16的輸出端與電容C5的第二端共接于地，電流源17的輸出端連接PMOS管Qll的源極，PMOS管Qll的漏極與NMOS管Q12的漏極、電容C6的第一端及NMOS管Q15的源極共接于NMOS管Q13的源極，電流源18的輸入端連接NMOS管Q12的源極，電流源18的輸出端與電容C6的第二端共接于地，NMOS管Q13的漏極與NMOS管Q14的漏極共接于放大器U41的反相輸入端，放大器U41的同相輸入端連接第五基準(zhǔn)電壓源502，放大器U41的輸出端與反相輸入端連接，NMOS管Q15的漏極同時(shí)與NMOS管Q16的漏極、比較器U42的反相輸入端及比較器U43的同相輸入端連接，比較器U42的同相輸入端和比較器U43的反相輸入端分別連接第六基準(zhǔn)電壓源503和第七基準(zhǔn)電壓源504，比較器U42的輸出端和比較器U43的輸出端分別連接與非門U44的第一輸入端I和第二輸入端2，與非門U44的輸出端3連接D觸發(fā)器U45的觸發(fā)端CP，D觸發(fā)器U45的反相復(fù)位端RST和正輸出端Q均空接，與非門U46的第一輸入端I連接D觸發(fā)器U45的負(fù)輸出端QA與非門U46的輸出端3為導(dǎo)通時(shí)間偏差處理模塊500的輸出端。在本發(fā)明實(shí)施例中，第一基準(zhǔn)電壓源201、第二基準(zhǔn)電壓源301、第三基準(zhǔn)電壓源401以及第四基準(zhǔn)電壓源501所輸出基準(zhǔn)電壓相同，第五基準(zhǔn)電壓源502、第六基準(zhǔn)電壓源503和第七基準(zhǔn)電壓源504分別輸出不同的基準(zhǔn)電壓。第一基準(zhǔn)電壓源201、第二基準(zhǔn)電壓源301、第三基準(zhǔn)電壓源401、第四基準(zhǔn)電壓源501、第五基準(zhǔn)電壓源502、第六基準(zhǔn)電壓源503和第七基準(zhǔn)電壓源504均是常用的基準(zhǔn)電壓產(chǎn)生電路。以下結(jié)合具體實(shí)例對(duì)上述具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置作進(jìn)一步說(shuō)明:假設(shè)最小導(dǎo)通時(shí)間處理模塊200所接收的驅(qū)動(dòng)脈沖信號(hào)A的波形如圖3所示，驅(qū)動(dòng)脈沖信號(hào)A從左至右輸入最小導(dǎo)通時(shí)間處理模塊200的輸入端，驅(qū)動(dòng)脈沖信號(hào)A中的第三周期T3、第四周期T4及第五周期T5中存在高電平寬度小于最小導(dǎo)通時(shí)間間隔Ton_min，則最小導(dǎo)通時(shí)間處理模塊200將第三周期T3、第四周期T4及第五周期T5中的高電平寬度調(diào)整為Ton_min后輸出驅(qū)動(dòng)脈沖信號(hào)B至最大導(dǎo)通時(shí)間處理模塊300 ;最大導(dǎo)通時(shí)間處理模塊300經(jīng)過(guò)判斷確定驅(qū)動(dòng)脈沖信號(hào)B的第二周期T2的高電平寬度大于最大導(dǎo)通時(shí)間間隔Tonjnax，則隨即將第二周期T2的高電平寬度調(diào)整為Tonjnax并輸出驅(qū)動(dòng)脈沖信號(hào)C至最小關(guān)斷時(shí)間處理模塊400 ;最小關(guān)斷時(shí)間處理模塊400判定驅(qū)動(dòng)脈沖信號(hào)C中的第四周期T4的低電平寬度小于最小關(guān)斷時(shí)間間隔Toff_min，則將第五周期T5中的高電平調(diào)整為低電平，并輸出驅(qū)動(dòng)脈沖脈沖信號(hào)D至導(dǎo)通時(shí)間偏差處理模塊500 ;導(dǎo)通時(shí)間偏差處理模塊500判定驅(qū)動(dòng)脈沖信號(hào)D中的第五周期T5’的高電平寬度與第四周期T4’的高電平寬度的差值大于導(dǎo)通時(shí)間偏差閾值Ton_os，則表明系統(tǒng)出現(xiàn)異常，需要將驅(qū)動(dòng)脈沖信號(hào)D中從第五周期T5’開(kāi)始全部變?yōu)榈碗娖?如圖3中的驅(qū)動(dòng)脈沖信號(hào)E所示)以控制驅(qū)動(dòng)電路100關(guān)斷功率管M,從而提高了對(duì)功率管M的驅(qū)動(dòng)安全性。本發(fā)明實(shí)施例通過(guò)采用包括最小導(dǎo)通時(shí)間處理模塊、最大導(dǎo)通時(shí)間處理模塊、最小關(guān)斷時(shí)間處理模塊以及導(dǎo)通時(shí)間偏差處理模塊的具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置，結(jié)構(gòu)簡(jiǎn)單、成本低，能夠?qū)β使艿尿?qū)動(dòng)脈沖信號(hào)中每個(gè)周期的高電平和低電平進(jìn)行優(yōu)化處理，使每個(gè)周期的高低電平寬度保持在合理的區(qū)間內(nèi)，從而有效地降低功率管的功耗，保證功率管安全可靠的工作，且可根據(jù)兩個(gè)相鄰周期的高電平寬度差值判斷系統(tǒng)是否工作正常，并在高電平寬度差值超過(guò)導(dǎo)通時(shí)間偏差閾值時(shí)判定系統(tǒng)異常，同時(shí)控制驅(qū)動(dòng)電路關(guān)斷功率管，提高了對(duì)功率管的驅(qū)動(dòng)控制安全性，從而解決了現(xiàn)有技術(shù)所存在的成本高、功耗大、發(fā)熱量高且容易導(dǎo)致功率管燒壞的問(wèn)題。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置，包括驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路連接功率管的柵極以控制所述功率管的通斷，其特征在于，所述功率管驅(qū)動(dòng)裝置還包括: 最小導(dǎo)通時(shí)間處理模塊，輸入端接入驅(qū)動(dòng)脈沖信號(hào)，用于接收所述驅(qū)動(dòng)脈沖信號(hào)，判斷所述驅(qū)動(dòng)脈沖信號(hào)的高電平寬度是否小于最小導(dǎo)通時(shí)間間隔，是，則將所述高電平寬度調(diào)整為所述最小導(dǎo)通時(shí)間間隔，否，則正常輸出所述驅(qū)動(dòng)脈沖信號(hào)； 最大導(dǎo)通時(shí)間處理模塊，輸入端連接所述最小導(dǎo)通時(shí)間處理模塊的輸出端，用于判斷所述最小導(dǎo)通時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)的高電平寬度是否大于最大導(dǎo)通時(shí)間間隔，是，則將所述最小導(dǎo)通時(shí)間模塊輸出的驅(qū)動(dòng)脈沖信號(hào)的高電平寬度調(diào)整為所述最大導(dǎo)通時(shí)間間隔，否，則將正常輸出所述最小導(dǎo)通時(shí)間模塊輸出的驅(qū)動(dòng)脈沖信號(hào)； 最小關(guān)斷時(shí)間處理模塊，輸入端連接所述最大導(dǎo)通時(shí)間處理模塊的輸出端，用于判斷所述最大導(dǎo)通時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)的低電平寬度是否小于最小關(guān)斷時(shí)間間隔，是，則將所述最大導(dǎo)通時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)中后續(xù)周期的高電平調(diào)整為低電平直至所述低電平寬度不小于所述最小關(guān)斷時(shí)間間隔，否，則正常輸出所述最大導(dǎo)通時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)； 導(dǎo)通時(shí)間偏差處理模塊，輸入端連接所述最小關(guān)斷時(shí)間處理模塊的輸出端，用于判斷所述最小關(guān)斷時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)中相鄰兩個(gè)周期內(nèi)的高電平寬度差值是否大于導(dǎo)通時(shí)間偏差閾值，是，則輸出低電平控制所述驅(qū)動(dòng)電路關(guān)斷功率管，否，則正常輸出所述最小關(guān)斷時(shí)間處理模塊輸出的驅(qū)動(dòng)脈沖信號(hào)至所述驅(qū)動(dòng)電路。
2.如權(quán)利要求1所述的功率管驅(qū)動(dòng)裝置，其特征在于，所述最小導(dǎo)通時(shí)間處理模塊包括: D觸發(fā)器Ul、D觸發(fā)器U2、反相器U3、與門U4、反相器U5、與門U6、電流源I1、PMOS管Q1、NM0S管Q2、電容Cl、比較器U7及第一基準(zhǔn)電壓源； 所述D觸發(fā)器Ul的觸發(fā)端與所述D觸發(fā)器U2的觸發(fā)端及所述反相器U3的輸入端的共接點(diǎn)為所述最小導(dǎo)通時(shí)間處理模塊的輸入端，所述D觸發(fā)器Ul的輸入端與所述D觸發(fā)器U2的輸入端及所述電流源Il的輸入端均接入高電平，所述D觸發(fā)器U2的反相復(fù)位端和負(fù)輸出端空接，所述D觸發(fā)器Ul的正輸出端空接，所述與門U4的第一輸入端與所述PMOS管Ql的柵極以及所述NMOS管Q2的柵極共接于所述D觸發(fā)器Ul的負(fù)輸出端，所述與門U4的第二輸入端連接所述反相器U3的輸出端，所述反相器U5的輸入端和輸出端分別連接所述與門U4的輸出端和所述與門U6的第一輸入端，所述與門U6的第二輸入端連接所述D觸發(fā)器U2的正輸出端，所述與門U6的輸出端為所述最小導(dǎo)通時(shí)間處理模塊的輸出端，所述PMOS管Ql的源極連接所述電流源Il的輸出端，所述PMOS管Ql的漏極與所述NMOS管Q2的漏極以及所述電容Cl的第一端共接于所述比較器U7的反相輸入端，所述NMOS管Q2的源極與所述電容Cl的第二端共接于地，所述比較器U7的同相輸入端和輸出端分別連接所述第一基準(zhǔn)電壓源和所述D觸發(fā)器Ul的反相復(fù)位端。
3.如權(quán)利要求1所述的功率管驅(qū)動(dòng)裝置，其特征在于，所述最大導(dǎo)通時(shí)間處理模塊包括: 反相器U8、PM0S管Q3、NM0S管Q4、電流源12、電容C2、第二基準(zhǔn)電壓源、比較器U9、RS觸發(fā)器U10、反相器Ull及與門U12 ； 所述反相器U8的輸入端與所述RS觸發(fā)器UlO的第二輸入端及所述與門U12的第二輸入端的共接點(diǎn)為所述最大導(dǎo)通時(shí)間處理模塊的輸入端，所述PMOS管Q3的柵極與所述NMOS管Q4的柵極共接于所述反相器U8的輸出端，所述PMOS管Q3的源極連接所述電流源12的輸出端，所述電流源12的輸入端接入高電平，所述PMOS管Q3的漏極與所述NMOS管Q4的漏極以及所述電容C2的第一端共接于所述比較器U9的反相輸入端，所述電容C2的第二端與所述NMOS管Q4的源極共接于地，所述比較器U9的同相輸入端和輸出端分別連接所述第二基準(zhǔn)電壓源和所述RS觸發(fā)器UlO的第一輸入端，所述RS觸發(fā)器UlO的負(fù)輸出端空接，所述反相器Ull的輸入端和輸出端分別連接所述RS觸發(fā)器UlO的正輸出端和所述與門U12的第一輸入端，所述與門U12的輸出端為所述最大導(dǎo)通時(shí)間處理模塊的輸出端。
4.如權(quán)利要求1所述的功率管驅(qū)動(dòng)裝置，其特征在于，所述最小關(guān)斷時(shí)間處理模塊包括: 電流源13、PMOS管Q5、NMOS管Q6、電容C3、第三基準(zhǔn)電壓源、比較器U13、RS觸發(fā)器U14、反相器U15、反相器U16、反相器U17及D觸發(fā)器U18 ； 所述電流源13的輸入端與所述D觸發(fā)器U18的輸入端均接入高電平，所述PMOS管Q5的源極連接所述電流源13的輸出端，所述PMOS管Q5的柵極與所述NMOS管Q6的柵極、所述RS觸發(fā)器U14的第一輸入端以及所述反相器U16的輸入端的共接點(diǎn)為所述最小關(guān)斷時(shí)間處理模塊的輸入端，所述PMOS管Q5的漏極與所述NMOS管Q6的漏極以及所述電容C3的第一端共接于比較器U13的反相輸入端，所述電容C3的第二端與所述NMOS管Q6的源極共接于地，所述比較器U13的同相輸入端和輸出端分別連接所述第三基準(zhǔn)電壓源和所述RS觸發(fā)器U14的第二輸入端，所述RS觸發(fā)器U14的正輸出端空接，所述反相器U15的輸入端和輸出端分別連接所述RS觸發(fā)器U 14的負(fù)輸出端和所述D觸發(fā)器U18的反相復(fù)位端，所述反相器U17的輸入端和輸出端分別與所述反相器U16的輸出端和所述D觸發(fā)器U18的觸發(fā)端相連接，所述D觸發(fā)器U18的正輸出端為所述最小關(guān)斷時(shí)間處理模塊的輸出端，所述D觸發(fā)器U18的負(fù)輸出端空接。
5.如權(quán)利要求1所述的功率管驅(qū)動(dòng)裝置，其特征在于，所述導(dǎo)通時(shí)間偏差處理模塊包括: D觸發(fā)器U19、D觸發(fā)器U20、D觸發(fā)器U21、反相器U22、三端與非門U23、三端或非門U24、反相器U25、或非門U26、與非門U27、電流源14、PMOS管Q7、NMOS管Q8、電容C4、第四基準(zhǔn)電壓源、比較器U28、反相器U29、反相器U30、三端或非門U31、三端或非門U32、反相器U33、D觸發(fā)器U34、反相器U35、D觸發(fā)器U36、D觸發(fā)器U37、反相器U38、與非門U39、或非門U40、電流源 15、PMOS 管 Q9、NMOS 管 Q10、電流源 16、電容 C5、電流源 17、PMOS 管 Ql1、NMOS管Q12、電流源18、電容C6、NM0S管Q13、NM0S管Q14、放大器U41、第五基準(zhǔn)電壓源、NMOS管Q15.NM0S管Q16、第六基準(zhǔn)電壓源、第七基準(zhǔn)電壓源、比較器U42、比較器U43、與非門U44、D觸發(fā)器U45以及與非門U46 ； 所述D觸發(fā)器U19的觸發(fā)端與所述D觸發(fā)器U20的觸發(fā)端、所述D觸發(fā)器U21的觸發(fā)端、所述反相器U22的輸入端、所述三端與非門U23的第一輸入端、所述反相器U29的輸入端、所述PMOS管Q7的柵極、所述NMOS管Q8的柵極以及所述與非門U46的第二輸入端的共接點(diǎn)為所述導(dǎo)通時(shí)間偏差處理模塊的輸入端，所述D觸發(fā)器U19的輸入端與所述電流源14的輸入端、所述電流源15的輸入端、所述電流源16的輸入端、所述電流源17的輸入端、所述電流源18的輸入端、所述D觸發(fā)器U36的輸入端、所述D觸發(fā)器U37的輸入端以及所述D觸發(fā)器U45的輸入端均接入高電平，所述D觸發(fā)器U19的反相復(fù)位端和負(fù)輸出端空接，所述D觸發(fā)器U20的輸入端連接所述D觸發(fā)器U19的正輸出端，所述D觸發(fā)器U20的反相復(fù)位端和負(fù)輸出端空接，所述D觸發(fā)器U21的輸入端連接負(fù)輸出端，所述D觸發(fā)器U21的正輸出端同時(shí)與所述三端與非門U23的第二輸入端、所述三端或非門U24的第二輸入端、所述反相器U30的輸入端及所述三端或非門U31的第一輸入端相連接，所述反相器U22的輸出端接所述三端或非門U24的第一輸入端，所述三端與非門U23的第三輸入端同時(shí)與所述三端或非門U24的第三輸入端、所述三端或非門U32的第二輸入端、所述反相器U35的輸出端以及所述D觸發(fā)器U36的觸發(fā)端相連接，所述反相器U25的輸入端同時(shí)連接所述D觸發(fā)器U20的正輸出端、所述與非門U27的第二輸入端及所述與非門U39的第一輸入端，所述或非門U26的第一輸入端 和所述或非門U40的第二輸入端共接于所述反相器U25的輸出端，所述或非門U26的第二輸入端與所述PMOS管Qll的柵極共接于所述三端與非門U23的輸出端，所述或非門U27的第一輸入端與所述NMOS管Q12的柵極共接于所述三端或非門U24的輸出端，所述或非門U26的輸出端和所述或非門U27的輸出端分別連接所述NMOS管QlO的柵極和所述PMOS管Q9的柵極，所述電流源14的輸出端連接所述PMOS管Q7的源極，所述PMOS管Q7的漏極與所述NMOS管Q8的漏極以及所述電容C4的第一端共接于所述比較器U28的反相輸入端，所述NMOS管Q8的源極與所述電容C4的第二端共接于地，所述比較器U28的同相輸入端連接所述第四基準(zhǔn)電壓源，所述比較器U28的輸出端同時(shí)與所述三端或非門U31的第二輸入端及所述三端或非門U32的第一輸入端連接，所述反相器U33的輸入端與所述NMOS管Q13的柵極共接于所述三端或非門U31的輸出端，所述反相器U33的輸出端接所述D觸發(fā)器U36的反相復(fù)位端，所述D觸發(fā)器U34的觸發(fā)端連接所述反相器U29的輸出端，所述D觸發(fā)器U34的輸入端連接負(fù)輸入端，所述D觸發(fā)器U34的反相復(fù)位端空接，所述反相器U35的輸入端同時(shí)與所述D觸發(fā)器U34的正輸出端、所述三端或非門U31的第三輸入端及所述D觸發(fā)器U37的觸發(fā)端相連接，所述D觸發(fā)器U36的正輸出端與所述D觸發(fā)器U37的正輸出端分別連接所述NMOS管Q15的柵極和所述NMOS管Q16的柵極，所述D觸發(fā)器U36的負(fù)輸出端和所述D觸發(fā)器U37的負(fù)輸出端均空接，所述D觸發(fā)器U37的反相復(fù)位端連接所述或非門U40的輸出端，所述反相器U38的輸入端和輸出端分別連接所述三端或非門U32的輸出端和所述與非門U39的第二輸入端，所述或非門U40的第一輸入端與所述NMOS管Q14的柵極共接于所述與非門U39的輸出端，所述電流源15的輸出端連接所述PMOS管Q9的源極，所述PMOS管Q9的漏極與所述NMOS管QlO的漏極、所述電容C5的第一端及所述NMOS管Q16的源極共接于所述NMOS管Q14的源極，所述電流源16的輸入端連接所述NMOS管QlO的源極，所述電流源16的輸出端與所述電容C5的第二端共接于地，所述電流源17的輸出端連接所述PMOS管Qll的源極，所述PMOS管Qll的漏極與所述NMOS管Q12的漏極、所述電容C6的第一端及所述NMOS管Q15的源極共接于所述NMOS管Q13的源極，所述電流源18的輸入端連接所述NMOS管Q12的源極，所述電流源18的輸出端與所述電容C6的第二端共接于地，所述NMOS管Q13的漏極與所述NMOS管Q14的漏極共接于所述放大器U41的反相輸入端，所述放大器U41的同相輸入端連接所述第五基準(zhǔn)電壓源，所述放大器U41的輸出端與所述反相輸入端連接，所述NMOS管Q15的漏極同時(shí)與所述NMOS管Q16的漏極、所述比較器U42的反相輸入端及所述比較器U43的同相輸入端連接，所述比較器U42的同相輸入端和所述比較器U43的反相輸入端分別連接所述第六基準(zhǔn)電壓源和所述第七基準(zhǔn)電壓源，所述比較器U42的輸出端和所述比較器U43的輸出端分別連接所述與非門U44的第一輸入端和第二輸入端，所述與非門U44的輸出端連接所述D觸發(fā)器U45的觸發(fā)端，所述D觸發(fā)器U45的反相復(fù)位端和正輸出端均空接，所述與非門U46的第一輸入端連接所述D觸發(fā)器U45的負(fù)輸出端，所述與非門U46的輸出端為所述導(dǎo)通時(shí)間偏差處理模塊的輸出端。`
全文摘要
本發(fā)明適用于信號(hào)處理領(lǐng)域，提供了一種具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置。本發(fā)明通過(guò)采用包括最小導(dǎo)通時(shí)間處理模塊、最大導(dǎo)通時(shí)間處理模塊、最小關(guān)斷時(shí)間處理模塊以及導(dǎo)通時(shí)間偏差處理模塊的具備驅(qū)動(dòng)脈沖調(diào)節(jié)功能的功率管驅(qū)動(dòng)裝置，能夠?qū)β使艿尿?qū)動(dòng)脈沖信號(hào)中每個(gè)周期的高電平和低電平進(jìn)行優(yōu)化處理，使每個(gè)周期的高低電平寬度保持在合理的區(qū)間內(nèi)，從而有效地降低功率管的功耗，保證功率管安全可靠的工作，且可根據(jù)兩個(gè)相鄰周期的高電平寬度差值判斷系統(tǒng)是否工作正常，并在高電平寬度差值超過(guò)導(dǎo)通時(shí)間偏差閾值時(shí)判定系統(tǒng)異常，同時(shí)控制驅(qū)動(dòng)電路關(guān)斷功率管，提高了對(duì)功率管的驅(qū)動(dòng)控制安全性。
文檔編號(hào)H03K19/00GK103107799SQ20131001380
公開(kāi)日2013年5月15日 申請(qǐng)日期2013年1月15日 優(yōu)先權(quán)日2013年1月15日
發(fā)明者付凌云, 李照華, 林道明, 謝靖, 趙春波, 胡喬 申請(qǐng)人:深圳市明微電子股份有限公司