一種輸出驅動控制電路及方法
【專利摘要】本發(fā)明提供了一種輸出驅動控制電路及方法，其中，所述裝置包括：電壓比較單元，用于將工作電壓與預置的參考電壓進行比較，獲得至少一個比較結果信號；驅動控制單元，用于接收外部數(shù)據(jù)信號，以及，依據(jù)所述外部數(shù)據(jù)信號及所述至少一個比較結果信號產(chǎn)生至少兩個驅動信號；輸出驅動控制單元，用于依據(jù)所述至少兩個驅動信號分別打開至少兩路輸出驅動。本發(fā)明用以減小因輸入/輸出端口信號翻轉時，對輸出端充放電而產(chǎn)生的電源和地上的噪聲，保證存儲器芯片內部電源系統(tǒng)的穩(wěn)定性，使存儲器芯片能在各個工作電壓下高性能，高可靠性地工作。
【專利說明】—種輸出驅動控制電路及方法
【技術領域】
[0001]本發(fā)明涉及電子電路【技術領域】，特別是涉及一種輸出驅動控制電路及方法。
【背景技術】
[0002]存儲器的主要功能是存儲程序和各種數(shù)據(jù)，并能在計算機運行過程中高速、自動地完成程序或數(shù)據(jù)的存取、讀寫等操作。而在傳統(tǒng)的存儲器芯片的驅動輸出的方式中，一旦輸出端口的工作電壓范圍變大，就可能會出現(xiàn)讀寫等操作速率低，或者輸出端口噪聲大等各種問題，而噪聲對存儲器芯片的穩(wěn)定性和信號的完整性巨大的影響，存儲器芯片的輸入/輸出端口的噪聲是存儲器噪聲的一個主要來源，因此，為了適應更寬闊的市場，在如何在不犧牲存儲器芯片的工作速度，又保證存儲器芯片的工作穩(wěn)定和正確性的情況下，對存儲器芯片的工作電壓范圍和工作穩(wěn)定性都提出了更多的要求。
[0003]因此，本領域技術人員迫切需要解決的問題之一在于，提出一種輸出驅動控制電路及方法，用以減小因輸入/輸出端口信號翻轉時，對輸出端充放電而產(chǎn)生的電源和地上的噪聲，保證存儲器芯片內部電源系統(tǒng)的穩(wěn)定性，使存儲器芯片能在各個工作電壓下高性能，高可靠性地工作。
【發(fā)明內容】
[0004]本發(fā)明所要解決的技術問題是提供一種輸出驅動控制電路及方法，用以減小因輸入/輸出端口信號翻轉時，對輸出端充放電而產(chǎn)生的電源和地上的噪聲，保證存儲器芯片內部電源系統(tǒng)的穩(wěn)定性，使存儲器芯片能在各個工作電壓下高性能，高可靠性地工作。
[0005]為了解決上述問題，本發(fā)明公開了一種輸出驅動控制電路，包括:
[0006]電壓比較單元，用于將工作電壓與預置的參考電壓進行比較，獲得至少一個比較結果信號；
[0007]驅動控制單元，用于接收外部數(shù)據(jù)信號，以及，依據(jù)所述外部數(shù)據(jù)信號及所述至少一個比較結果信號產(chǎn)生至少兩個驅動信號；
[0008]輸出驅動控制單元，用于依據(jù)所述至少兩個驅動信號分別打開至少兩路輸出驅動。
[0009]優(yōu)選地，所述比較結果信號包括第一比較結果信號，第二比較結果信號；其中，所述第一比較結果信號為將工作電壓與預置的第一參考電壓進行比較獲得；所述第二比較結果信號為將工作電壓與預置的第二參考電壓進行比較獲得。
[0010]優(yōu)選地，所述電壓比較單元包括第一電壓比較器，第二電壓比較器，所述第一電壓比較器及第二電壓比較器的正輸入端連接工作電壓；所述第一電壓比較器的負輸入端連接所述第一參考電壓，所述第二電壓比較器的負輸入端連接所述第二參考電壓；所述電壓比較單元還包括:
[0011]當工作電壓小于所述第一參考電壓時，所述第一比較結果信號為0，所述第二比較結果信號為O;
[0012]當工作電壓大于所述第一參考電壓，小于所述第二參考電壓時，所述第一比較結果信號為I，所述第二比較結果信號為O ;
[0013]當工作電壓大于所述第二參考電壓時，所述第一比較結果信號為1，所述第二比較結果信號為I。
[0014]優(yōu)選地，所述驅動信號包括第一驅動信號，第二驅動信號，第三驅動信號；所述驅動控制單元包括多個輸出端，所述輸出端包括第一組輸出端U2和D2，第二組輸出端Ul和Dl,以及，第三組輸出端UO和DO ;所述驅動控制單元包括:
[0015]當所述外部數(shù)據(jù)信號為1，第二比較結果信號為O時，所述第一組輸出端U2輸出O, D2輸出I形成所述第一驅動信號；
[0016]當所述外部數(shù)據(jù)信號為1，第一比較結果信號為O時，所述第二組輸出端Ul輸出O, Dl輸出I形成所述第二驅動信號；
[0017]當所述外部數(shù)據(jù)信號為I，所述第三組輸出端UO輸出0，DO輸出I形成所述第三驅動信號。
[0018]優(yōu)選地，所述驅動控制單元包括第一反相器，第二反相器，第一與非邏輯元件，第二與非邏輯元件，第一或非邏輯元件，第二或非邏輯元件，以及，第三反相器，第四反相器；
[0019]所述第一比較結果信號從第一反相器的輸入端輸入，所述第二比較結果信號從第二反相器的輸入端輸入，所述第一反相器的輸出端連接所述第一與非邏輯元件及第一或非邏輯元件的輸入端；所述第二反相器的輸出端連接第二與非邏輯元件及第二或非邏輯元件的輸入端；
[0020]所述第一與非邏輯元件，第二與非邏輯元件，第一或非邏輯元件，第二或非邏輯元件，以及，第三反相器，第四反相器的輸入端連接外部數(shù)據(jù)信號；
[0021]其中，所述第一組輸出端U2和D2分別為第一與非邏輯元件的輸出端及第一或非邏輯元件的輸出端；所述第二組輸出端Ul和Dl分別為第二與非邏輯元件的輸出端及第二或非邏輯元件為輸出端；所述第三組輸出端UO和DO分別為第三反相器的輸出端及第四反相器的輸出端。
[0022]優(yōu)選地，所述輸出驅動控制單元包括第一輸出驅動，第二輸出驅動，以及第三輸出驅動，所述第一輸出驅動包括兩個串聯(lián)的第一 MOS管及第二 MOS管，所述第二輸出驅動包括兩個串聯(lián)的第三MOS管及第四MOS管，所述第三輸出驅動包括兩個串聯(lián)的第五MOS管及第六MOS管；所述第一 MOS管，第三MOS管，以及第五MOS管的源極連接工作電壓，所述第二MOS管，第四MOS管，以及第六MOS管的源極接地；
[0023]所述第一 MOS管的柵極連接及第二 MOS管的柵極分別連接所述第一組輸出端U2和D2 ;所述第三MOS管的柵極連接及第四MOS管的柵極分別連接所述第一組輸出端Ul和Dl ;所述第五MOS管的柵極連接及第六MOS管的柵極分別連接所述第一組輸出端UO和DO ；所述輸出驅動單元包括:
[0024]當所述第一組輸出端U2輸出0，D2輸出I時，所述第一 MOS管及第二 MOS管導通，打開所述第一輸出驅動；
[0025]當所述第二組輸出端Ul輸出0，Dl輸出I時，所述第三MOS管及第四MOS管導通，打開所述第二輸出驅動；
[0026]當所述第三組輸出端UO輸出0，D0輸出I時，所述第五MOS管及第六MOS管導通，打開所述第三輸出驅動。
[0027]優(yōu)選地，所述輸出驅動控制電路用于存儲器芯片。
[0028]在本發(fā)明實施例還提供了一種輸出驅動控制的方法，包括:
[0029]將工作電壓與預置的參考電壓進行比較，獲得至少一個比較結果信號；
[0030]接收外部數(shù)據(jù)信號，以及，依據(jù)所述外部數(shù)據(jù)信號及所述至少一個比較結果信號產(chǎn)生至少兩個驅動信號；
[0031]依據(jù)所述至少兩個驅動信號分別打開至少兩路輸出驅動。
[0032]優(yōu)選地，所述比較結果信號由電壓比較單元生成，所述電壓比較單元包括第一電壓比較器，第二電壓比較器，所述第一電壓比較器及第二電壓比較器的正輸入端連接工作電壓；所述第一電壓比較器的負輸入端連接所述第一參考電壓，所述第二電壓比較器的負輸入端連接所述第二參考電壓；所述方法還包括:
[0033]當工作電壓小于所述第一參考電壓時，所述第一比較結果信號為0，所述第二比較結果信號為O ;
[0034]當工作電壓大于所述第一參考電壓，小于所述第二參考電壓時，所述第一比較結果信號為I，所述第二比較結果信號為O ;
[0035]當工作電壓大于所述第二參考電壓時，所述第一比較結果信號為1，所述第二比較結果信號為I。
[0036]優(yōu)選地，所述驅動信號包括第一驅動信號，第二驅動信號，第三驅動信號；所述驅動信號由驅動控制單元生成，所述驅動控制單元包括多個輸出端，所述輸出端包括第一組輸出端U2和D2，第二組輸出端Ul和Dl，以及，第三組輸出端UO和DO ;所述方法還包括:
[0037]當所述外部數(shù)據(jù)信號為1，第二比較結果信號為O時，所述第一組輸出端U2輸出O, D2輸出I形成所述第一驅動信號；
[0038]當所述外部數(shù)據(jù)信號為1，第一比較結果信號為O時，所述第二組輸出端Ul輸出O, Dl輸出I形成所述第二驅動信號；
[0039]當所述外部數(shù)據(jù)信號為1，所述第三組輸出端UO輸出0，DO輸出I形成所述第三驅動信號。
[0040]與現(xiàn)有技術相比，本發(fā)明包括以下優(yōu)點:
[0041]在本發(fā)明實施例中根據(jù)工作電壓的變化選擇合適輸出驅動，通過將電壓比較器運用于驅動的輸出端口，根據(jù)工作電壓的閾值范圍的輸出不同的比較結果信號，能夠在低壓時增加輸出端口的輸出驅動，或者在高壓時減少輸出端口的輸出驅動，保證輸出端口在整個工作電壓的閾值范圍內都能穩(wěn)定工作。由于采用了電壓比較器來根據(jù)不同的工作電壓來選擇相應的輸出驅動，使得輸出端的驅動能力可變，不再是一個固定值，這樣輸出端口在低壓下可以高速工作，在高壓下又不會對電源地系統(tǒng)產(chǎn)生極大的噪聲干擾，因此可以運用于工作電壓閾值很寬的存儲器芯片，適應性強。
【專利附圖】
【附圖說明】
[0042]圖1是現(xiàn)有技術的一種輸出驅動電路圖；
[0043]圖2是本發(fā)明一種輸出驅動控制電路實施例1的結構框圖；
[0044]圖3是本發(fā)明一種輸出驅動控制電路實施例2的結構框圖；
[0045]圖4是本發(fā)明的一種電壓比較單元的電路圖；
[0046]圖5是本發(fā)明的一種驅動控制單元的電路圖；
[0047]圖6是本發(fā)明的一種驅動控制單元的電路圖；
[0048]圖7是本發(fā)明的一種輸出驅動控制的方法實施例的步驟流程圖。
【具體實施方式】
[0049]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明。
[0050]為了是本領域技術人員進一步了解本發(fā)明實施例，以下對傳統(tǒng)的輸出端驅動電路進行相應的說明。
[0051]參照圖1所示的現(xiàn)有技術的一種輸出驅動電路圖，包括有多個相同的輸出驅動控制單元，所述輸出驅動控制單元包括兩個串聯(lián)的MOS管及多組輸入端口(Un，Dn), (Un-1,Dn-1), (U0, DO)，兩個串聯(lián)的MOS管中其中一個的源極連接工作電壓，另一個的源極接地。當輸出端口從“O”到“I”翻轉時，(Un, Dn), (Un-l,Dn-l), (U0,D0)為從“I”翻轉為“0”，電源對輸出端充電。當輸出端口從“I”到“O”翻轉時，(Un，Dn)，(Un-1, Dn-1), (U0，D0)為從“O”翻轉為“1”，輸出端向地放電。由于電源及地間存在著電容和電感，因此充放電過程會使電源產(chǎn)生噪聲，從而影響電源系統(tǒng)的穩(wěn)定性。
[0052]為了解決上述問題，本發(fā)明的核心構思之一在于，根據(jù)工作電壓的變化選擇合適輸出驅動，以此減小因輸入/輸出端口信號翻轉時，對輸出端充放電而產(chǎn)生的電源和地上的噪聲，以保證存儲器芯片內電源系統(tǒng)的穩(wěn)定性，使存儲器芯片能在各個電壓下高性能，高可靠性地工作。
[0053]參照圖2，示出了本發(fā)明一種輸出驅動控制電路實施例1的結構框圖，具體可以包括如下單元:
[0054]電壓比較單元101，用于將工作電壓與預置的參考電壓進行比較，獲得至少一個比較結果信號；
[0055]驅動控制單元102，用于接收外部數(shù)據(jù)信號，以及，依據(jù)所述外部數(shù)據(jù)信號及所述至少一個比較結果信號產(chǎn)生至少兩個驅動信號；
[0056]輸出驅動控制單元103，用于依據(jù)所述至少兩個驅動信號分別打開至少兩路輸出驅動。
[0057]首先通過電壓比較單元101將工作電壓與預置的參考電壓進行比較，以獲得至少一個比較結果信號，判斷該工作電壓的閾值范圍，再通過驅動控制單元102接收外部數(shù)據(jù)信號，并根據(jù)所述外部數(shù)據(jù)信號及所述至少一個比較結果信號產(chǎn)生至少兩個驅動信號，可分別打開驅動輸出驅動控制單元103中的至少兩路輸出驅動。
[0058]本發(fā)明實施例根據(jù)工作電壓的變化選擇合適輸出驅動，使得輸出端的驅動能力可變，不再是一個固定值，使得在低壓范圍內增加輸出端口的輸出驅動，在高壓范圍內減少輸出端口的輸出驅動，這樣輸出端口在低壓下可以高速工作，在高壓下又不會對電源地系統(tǒng)產(chǎn)生極大的噪聲干擾，保證輸出端口在整個工作電壓范圍內能穩(wěn)定得工作，因此可以運用于工作電壓閾值很寬的產(chǎn)品。
[0059]參照圖3，示出了本發(fā)明一種輸出驅動控制電路實施例2的結構框圖，具體可以包括如下單元:
[0060]電壓比較單元201，用于將工作電壓與預置的參考電壓進行比較，獲得至少一個比較結果信號；
[0061]參照圖4所示的本發(fā)明的一種電壓比較單元的電路圖，所述比較結果信號可以包括第一比較結果信號，第二比較結果信號；其中，所述第一比較結果信號可以為將工作電壓與預置的第一參考電壓進行比較獲得；所述第二比較結果信號可以為將工作電壓與預置的第二參考電壓進行比較獲得。
[0062]在本發(fā)明的一種優(yōu)選實施例中，所述電壓比較單元201可以包括第一電壓比較器，第二電壓比較器，所述第一電壓比較器及第二電壓比較器的正輸入端可以連接工作電壓；所述第一電壓比較器的負輸入端可以連接所述第一參考電壓，所述第二電壓比較器的負輸入端可以連接所述第二參考電壓；所述電壓比較單元還可以包括:
[0063]當工作電壓小于所述第一參考電壓時，所述第一比較結果信號可以為0，所述第二比較結果信號可以為O;
[0064]當工作電壓大于所述第一參考電壓，小于所述第二參考電壓時，所述第一比較結果信號可以為1，所述第二比較結果信號可以為O ;
[0065]當工作電壓大于所述第二參考電壓時，所述第一比較結果信號可以為1，所述第二比較結果信號可以為I。
[0066]在本發(fā)明實施例中，所述輸出驅動控制電路可以用于存儲器芯片。為了使得存儲器芯片支持寬的工作電壓閾值(O?vh)，能夠在工作電壓低時可以保證輸出端進行高速的讀寫等操作，在工作電壓高時可以抑制電源地噪聲。具體實現(xiàn)時，可以將工作電壓閾值分為O?V1, V1?vm，Vm?Vh三檔。
[0067]當工作電壓小于第一參考電壓(最低設置電壓(V1))時,第一電壓比較器輸出的第一比較結果信號OUtm為“ O ”，第二電壓比較器輸出的第二比較結果信號OUtm為“ O ”;當工作電壓大于第一參考電壓時，OUt1為“ I ”，OUtffl為“O” ；當工作電壓大于第二參考電壓(中間設置電壓(Vm))時，OUtm為“ 1”，OUtm為“ I”。在本發(fā)明實施例中的電壓比較單元的電路，V1?Vm是輸出端速度，電源及地噪聲的調節(jié)點，該區(qū)域是理想的工作電壓閾值范圍，在這個區(qū)域中讀出速度滿足設計要求，電源及地的噪聲波動范圍在0.3V以內，對存儲器芯片內部工作的影響在接受范圍內。
[0068]當然，上述電壓比較單元的電路僅僅用作示例，本領域技術人員可以相應增加工作電壓檔的劃分及電壓比較器，或者采用其他方式來進行工作電壓檔的劃分及工作電壓的比較，本發(fā)明對此無需加以限制。
[0069]驅動控制單元202，用于接收外部數(shù)據(jù)信號，以及，依據(jù)所述外部數(shù)據(jù)信號及所述至少一個比較結果信號產(chǎn)生至少兩個驅動信號；
[0070]在本發(fā)明的一種優(yōu)選實施例中，所述驅動信號可以包括第一驅動信號，第二驅動信號，第三驅動信號；參照圖5所示的本發(fā)明的一種驅動控制單元的電路圖，所述驅動控制單元202可以包括多個輸出端，所述輸出端可以包括第一組輸出端U2和D2，第二組輸出端Ul和Dl，以及，第三組輸出端UO和DO ;所述驅動控制單元102可以包括:
[0071]當所述外部數(shù)據(jù)信號為1，第二比較結果信號為O時，所述第一組輸出端U2輸出O, D2輸出I形成所述第一驅動信號；
[0072]當所述外部數(shù)據(jù)信號為1，第一比較結果信號為O時，所述第二組輸出端Ul輸出O, Dl輸出I形成所述第二驅動信號；
[0073]當所述外部數(shù)據(jù)信號為1，所述第三組輸出端UO輸出0，DO輸出I形成所述第三驅動信號。
[0074]輸出驅動控制單元203，用于依據(jù)所述至少兩個驅動信號打開至少兩路輸出驅動。
[0075]參照圖6所示的本發(fā)明的一種驅動控制單元的電路圖，所述驅動控制單元203可以包括第一反相器，第二反相器，第一與非邏輯元件，第二與非邏輯元件，第一或非邏輯元件，第二或非邏輯元件，以及，第三反相器，第四反相器；
[0076]所述第一比較結果信號可以從第一反相器的輸入端輸入，所述第二比較結果信號可以從第二反相器的輸入端輸入，所述第一反相器的輸出端可以連接所述第一與非邏輯元件及第一或非邏輯元件的輸入端；所述第二反相器的輸出端可以連接第二與非邏輯元件及第二或非邏輯元件的輸入端；
[0077]所述第一與非邏輯元件，第二與非邏輯元件，第一或非邏輯元件，第二或非邏輯元件，以及，第三反相器，第四反相器的輸入端可以連接外部數(shù)據(jù)信號；
[0078]其中，所述第一組輸出端U2和D2可以分別為第一與非邏輯元件的輸出端及第一或非邏輯元件的輸出端；所述第二組輸出端Ul和Dl可以分別為第二與非邏輯元件的輸出端及第二或非邏輯元件為輸出端；所述第三組輸出端UO和DO可以分別為第三反相器的輸出端及第四反相器的輸出端。
[0079]在本發(fā)明的一種優(yōu)選實施例中，所述輸出驅動控制單元203可以包括第一輸出驅動，第二輸出驅動，以及第三輸出驅動，所述第一輸出驅動可以包括兩個串聯(lián)的第一 MOS管及第二MOS管，所述第二輸出驅動可以包括兩個串聯(lián)的第三MOS管及第四MOS管，所述第三輸出驅動可以包括兩個串聯(lián)的第五MOS管及第六MOS管；所述第一 MOS管，第三MOS管，以及第五MOS管的源極可以連接工作電壓，所述第二 MOS管，第四MOS管，以及第六MOS管的源極可以接地；
[0080]所述第一 MOS管的柵極及第二 MOS管的柵極分別連接所述第一組輸出端U2和D2 ；所述第三MOS管的柵極連接及第四MOS管的柵極分別連接所述第一組輸出端Ul和Dl ;所述第五MOS管的柵極連接及第六MOS管的柵極分別連接所述第一組輸出端UO和DO ;所述輸出驅動單元包括:
[0081]當所述第一組輸出端U2輸出0，D2輸出I時，所述第一 MOS管及第二 MOS管導通，打開所述第一輸出驅動；
[0082]當所述第二組輸出端Ul輸出0，Dl輸出I時，所述第三MOS管及第四MOS管導通，打開所述第二輸出驅動；
[0083]當所述第三組輸出端UO輸出0，D0輸出I時，所述第五MOS管及第六MOS管導通，打開所述第三輸出驅動。
[0084]在本發(fā)明實施例中，將工作電壓的閾值范圍分為O?V1, V1?Vm，Vm?Vh三檔，根據(jù)劃分的這三個工作電壓檔，輸出驅動也可以選擇強，中，弱三檔。例如，當?shù)谝惠敵鲵寗?，第二輸出驅動以及第三輸出驅動均打開時的輸出驅動最強；當?shù)谝惠敵鲵寗?，第二輸出驅動打開時的輸出驅動為中間值；當僅第一輸出驅動打開時的輸出驅動最弱。
[0085]在具體的實際運用中，當所述外部數(shù)據(jù)信號為I (0UTDATA=1)，工作電壓處于O?V1之間，即OUt1= “0”，OUtffl= “O”時，采用強驅動；
[0086]當所述外部數(shù)據(jù)信號為1，工作電壓處于V1-Vm之間，即OUt1= “1”，OUtffl= “O”時，采用適中的驅動；
[0087]當所述外部數(shù)據(jù)信號為I，工作電壓處于Vm?Vh之間，即OUt1= “ I ”，OUtffl= “ I ”時，采用弱驅動。
[0088]其中，當OUtm= “I” 時，“I，，時，Ul 為“1，，，D1 為“O”。當U2，Ul, UO % “I”時，輸出驅動P管關閉，當D2，Dl, DO % “O”時，輸出驅動N管關閉。
[0089]在每次進行讀寫等操作時，將依據(jù)工作電壓的閾值范圍進行選擇，依據(jù)工作電壓的比較結果，選擇相應的輸出驅動。從而保證了輸出端口在低壓下高速工作，并減小其高壓下的電源地噪聲。現(xiàn)有技術中設計的輸出驅動在高壓下能導致電源上下浮動在20%，采用本發(fā)明實施例后電源的上下浮動值為5%。
[0090]當然，上述對于驅動控制單元以及輸出驅動控制單元的電路僅僅用作示例，本領域技術人員可以相應增加輸出的驅動信號，或者采用其他邏輯組合電路實現(xiàn)驅動控制單元，以及相應增加輸出驅動的數(shù)量，或者采用其他結構的輸出驅動控制單元均可，本發(fā)明實施例對此不作限制。
[0091]參照圖7，示出了本發(fā)明一種輸出驅動控制的方法實施例的步驟流程圖，具體可以包括如下步驟:
[0092]步驟301，將工作電壓與預置的參考電壓進行比較，獲得至少一個比較結果信號；
[0093]在本發(fā)明的一種優(yōu)選實施例中，所述比較結果信號可以包括第一比較結果信號，第二比較結果信號；其中，所述第一比較結果信號可以為將工作電壓與預置的第一參考電壓進行比較獲得；所述第二比較結果信號可以為將工作電壓與預置的第二參考電壓進行比較獲得。
[0094]在本發(fā)明的一種優(yōu)選實施例中，所述比較結果信號由電壓比較單元生成，所述電壓比較單元可以包括第一電壓比較器，第二電壓比較器，所述第一電壓比較器及第二電壓比較器的正輸入端可以連接工作電壓；所述第一電壓比較器的負輸入端可以連接所述第一參考電壓，所述第二電壓比較器的負輸入端可以連接所述第二參考電壓；所述電壓比較單元還可以包括:
[0095]當工作電壓小于所述第一參考電壓時，所述第一比較結果信號可以為0，所述第二比較結果信號可以為O;
[0096]當工作電壓大于所述第一參考電壓，小于所述第二參考電壓時，所述第一比較結果信號可以為1，所述第二比較結果信號可以為O ;
[0097]當工作電壓大于所述第二參考電壓時，所述第一比較結果信號可以為1，所述第二比較結果信號可以為I。
[0098]步驟302，接收外部數(shù)據(jù)信號，以及，依據(jù)所述外部數(shù)據(jù)信號及所述至少一個比較結果信號產(chǎn)生至少兩個驅動信號；
[0099]在本發(fā)明的一種優(yōu)選實施例中，所述驅動信號可以包括第一驅動信號，第二驅動信號，第三驅動信號；所述驅動信號由驅動控制單元生成，所述驅動控制單元可以包括多個輸出端，所述輸出端可以包括第一組輸出端U2和D2，第二組輸出端Ul和D1，以及，第三組輸出端UO和DO ;所述方法還可以包括:
[0100]當所述外部數(shù)據(jù)信號為1，第二比較結果信號為O時，所述第一組輸出端U2輸出O, D2輸出I形成所述第一驅動信號；
[0101]當所述外部數(shù)據(jù)信號為1，第一比較結果信號為O時，所述第二組輸出端Ul輸出O, Dl輸出I形成所述第二驅動信號；
[0102]當所述外部數(shù)據(jù)信號為1，所述第三組輸出端UO輸出0，DO輸出I形成所述第三驅動信號。
[0103]在本發(fā)明的一種優(yōu)選實施例中，所述驅動控制單元可以包括第一反相器，第二反相器，第一與非邏輯元件，第二與非邏輯元件，第一或非邏輯元件，第二或非邏輯元件，以及，第三反相器，第四反相器；
[0104]所述第一比較結果信號可以從第一反相器的輸入端輸入，所述第二比較結果信號可以從第二反相器的輸入端輸入，所述第一反相器的輸出端可以連接所述第一與非邏輯元件及第一或非邏輯元件的輸入端；所述第二反相器的輸出端可以連接第二與非邏輯元件及第二或非邏輯元件的輸入端；
[0105]所述第一與非邏輯元件，第二與非邏輯元件，第一或非邏輯元件，第二或非邏輯元件，以及，第三反相器，第四反相器的輸入端可以連接外部數(shù)據(jù)信號；
[0106]其中，所述第一組輸出端U2和D2可以分別為第一與非邏輯元件的輸出端及第一或非邏輯元件的輸出端；所述第二組輸出端Ul和Dl可以分別為第二與非邏輯元件的輸出端及第二或非邏輯元件為輸出端；所述第三組輸出端UO和DO可以分別為第三反相器的輸出端及第四反相器的輸出端。
[0107]步驟303，依據(jù)所述至少兩個驅動信號分別打開至少兩路輸出驅動。
[0108]在本發(fā)明的一種優(yōu)選實施例中，所述驅動信號用于控制驅動控制單元，所述輸出驅動控制單元可以包括第一輸出驅動，第二輸出驅動，以及第三輸出驅動，所述第一輸出驅動可以包括兩個串聯(lián)的第一 MOS管及第二 MOS管，所述第二輸出驅動可以包括兩個串聯(lián)的第三MOS管及第四MOS管，所述第三輸出驅動可以包括兩個串聯(lián)的第五MOS管及第六MOS管；所述第一 MOS管，第三MOS管，以及第五MOS管的源極可以連接工作電壓，所述第二 MOS管，第四MOS管，以及第六MOS管的源極可以接地；
[0109]所述第一 MOS管的柵極及第二 MOS管的柵極分別連接所述第一組輸出端U2和D2 ；所述第三MOS管的柵極連接及第四MOS管的柵極分別連接所述第一組輸出端Ul和Dl ;所述第五MOS管的柵極連接及第六MOS管的柵極分別連接所述第一組輸出端UO和DO ;所述輸出驅動單元包括:
[0110]當所述第一組輸出端U2輸出0，D2輸出I時，所述第一 MOS管及第二 MOS管導通，打開所述第一輸出驅動；
[0111]當所述第二組輸出端Ul輸出0，D1輸出I時，所述第三MOS管及第四MOS管導通，打開所述第二輸出驅動；
[0112]當所述第三組輸出端UO輸出0，DO輸出I時，所述第五MOS管及第六MOS管導通，打開所述第三輸出驅動。
[0113]在本發(fā)明的一種優(yōu)選實施例中，所述輸出驅動控制電路可以用于存儲器芯片。
[0114]需要說明的是，對于方法實施例，為了簡單描述，故將其都表述為一系列的動作組合，但是本領域技術人員應該知悉，本發(fā)明并不受所描述的動作順序的限制，因為依據(jù)本發(fā)明，某些步驟可以采用其他順序或者同時進行。其次，本領域技術人員也應該知悉，說明書中所描述的實施例均屬于優(yōu)選實施例，所涉及的動作和單元并不一定是本發(fā)明所必須的。
[0115]本說明書中的各個實施例均采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。
[0116]以上對本發(fā)明所提供的一種輸出驅動控制電路及方法，進行了詳細介紹，本文中應用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領域的一般技術人員，依據(jù)本發(fā)明的思想，在【具體實施方式】及應用范圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發(fā)明的限制。
【權利要求】
1.一種輸出驅動控制電路，其特征在于，包括: 電壓比較單元，用于將工作電壓與預置的參考電壓進行比較，獲得至少一個比較結果信號; 驅動控制單元，用于接收外部數(shù)據(jù)信號，以及，依據(jù)所述外部數(shù)據(jù)信號及所述至少一個比較結果信號產(chǎn)生至少兩個驅動信號； 輸出驅動控制單元，用于依據(jù)所述至少兩個驅動信號分別打開至少兩路輸出驅動。
2.根據(jù)權利要求1所述的輸出驅動控制電路，其特征在于，所述比較結果信號包括第一比較結果信號，第二比較結果信號；其中，所述第一比較結果信號為將工作電壓與預置的第一參考電壓進行比較獲得；所述第二比較結果信號為將工作電壓與預置的第二參考電壓進行比較獲得。
3.根據(jù)權利要求2所述的輸出驅動控制電路，其特征在于，所述電壓比較單元包括第一電壓比較器，第二電壓比較器，所述第一電壓比較器及第二電壓比較器的正輸入端連接工作電壓；所述第一電壓比較器的負輸入端連接所述第一參考電壓，所述第二電壓比較器的負輸入端連接所述第二參考電壓；所述電壓比較單元還包括: 當工作電壓小于所述第一參考電壓時，所述第一比較結果信號為O，所述第二比較結果信號為O ; 當工作電壓大于所述第一參考電壓，小于所述第二參考電壓時，所述第一比較結果信號為I，所述第二比較結果信號為O ; 當工作電壓大于所述第二參考電壓時，所述第一比較結果信號為1，所述第二比較結果信號為I。
4.根據(jù)權利要求1所述的輸出驅動控制電路，其特征在于，所述驅動信號包括第一驅動信號，第二驅動信號，第三驅動信號；所述驅動控制單元包括多個輸出端，所述輸出端包括第一組輸出端U2和D2，第二組輸出端Ul和D1，以及，第三組輸出端UO和DO ;所述驅動控制單元包括: 當所述外部數(shù)據(jù)信號為1，第二比較結果信號為O時，所述第一組輸出端U2輸出0，D2輸出I形成所述第一驅動信號； 當所述外部數(shù)據(jù)信號為1，第一比較結果信號為O時，所述第二組輸出端Ul輸出0，Dl輸出I形成所述第二驅動信號； 當所述外部數(shù)據(jù)信號為1，所述第三組輸出端UO輸出0，DO輸出I形成所述第三驅動信號。
5.根據(jù)權利要求4所述的輸出驅動控制電路，其特征在于，所述驅動控制單元包括第一反相器，第二反相器，第一與非邏輯元件，第二與非邏輯元件，第一或非邏輯元件，第二或非邏輯元件，以及，第三反相器，第四反相器； 所述第一比較結果信號從第一反相器的輸入端輸入，所述第二比較結果信號從第二反相器的輸入端輸入，所述第一反相器的輸出端連接所述第一與非邏輯元件及第一或非邏輯元件的輸入端；所述第二反相器的輸出端連接第二與非邏輯元件及第二或非邏輯元件的輸入端; 所述第一與非邏輯元件，第二與非邏輯元件，第一或非邏輯元件，第二或非邏輯元件，以及，第三反相器，第四反相器的輸入端連接外部數(shù)據(jù)信號； 其中，所述第一組輸出端U2和D2分別為第一與非邏輯元件的輸出端及第一或非邏輯元件的輸出端；所述第二組輸出端Ul和Dl分別為第二與非邏輯元件的輸出端及第二或非邏輯元件為輸出端；所述第三組輸出端UO和DO分別為第三反相器的輸出端及第四反相器的輸出端。
6.根據(jù)權利要求4所述的輸出驅動控制電路，其特征在于，所述輸出驅動控制單元包括第一輸出驅動，第二輸出驅動，以及第三輸出驅動，所述第一輸出驅動包括兩個串聯(lián)的第一 MOS管及第二 MOS管，所述第二輸出驅動包括兩個串聯(lián)的第三MOS管及第四MOS管，所述第三輸出驅動包括兩個串聯(lián)的第五MOS管及第六MOS管；所述第一 MOS管，第三MOS管，以及第五MOS管的源極連接工作電壓，所述第二 MOS管，第四MOS管，以及第六MOS管的源極接地； 所述第一 MOS管的柵極連接及第二 MOS管的柵極分別連接所述第一組輸出端U2和D2 ；所述第三MOS管的柵極連接及第四MOS管的柵極分別連接所述第一組輸出端Ul和Dl ;所述第五MOS管的柵極連接及第六MOS管的柵極分別連接所述第一組輸出端UO和DO ;所述輸出驅動單元包括: 當所述第一組輸出端U2輸出0，D2輸出I時，所述第一 MOS管及第二 MOS管導通，打開所述第一輸出驅動； 當所述第二組輸出端Ul輸出0，Dl輸出I時，所述第三MOS管及第四MOS管導通，打開所述第二輸出驅動； 當所述第三組輸出端UO輸出0，D0輸出I時，所述第五MOS管及第六MOS管導通，打開所述第三輸出驅動。
7.根據(jù)權利要求1所述的輸出驅動控制電路，其特征在于，所述輸出驅動控制電路用于存儲器芯片。
8.一種輸出驅動控制的方法，其特征在于，包括: 將工作電壓與預置的參考電壓進行比較，獲得至少一個比較結果信號； 接收外部數(shù)據(jù)信號，以及，依據(jù)所述外部數(shù)據(jù)信號及所述至少一個比較結果信號產(chǎn)生至少兩個驅動信號； 依據(jù)所述至少兩個驅動信號分別打開至少兩路輸出驅動。
9.根據(jù)權利要求8所述的方法，其特征在于，所述比較結果信號由電壓比較單元生成，所述電壓比較單元包括第一電壓比較器，第二電壓比較器，所述第一電壓比較器及第二電壓比較器的正輸入端連接工作電壓；所述第一電壓比較器的負輸入端連接所述第一參考電壓，所述第二電壓比較器的負輸入端連接所述第二參考電壓；所述方法還包括: 當工作電壓小于所述第一參考電壓時，所述第一比較結果信號為0，所述第二比較結果信號為O ; 當工作電壓大于所述第一參考電壓，小于所述第二參考電壓時，所述第一比較結果信號為I，所述第二比較結果信號為O ; 當工作電壓大于所述第二參考電壓時，所述第一比較結果信號為1，所述第二比較結果信號為I。
10.根據(jù)權利要求8所述的方法，其特征在于，所述驅動信號包括第一驅動信號，第二驅動信號，第三驅動信號；所述驅動信號由驅動控制單元生成，所述驅動控制單元包括多個輸出端，所述輸出端包括第一組輸出端U2和D2，第二組輸出端Ul和D1，以及，第三組輸出端UO和DO ;所述方法還包括: 當所述外部數(shù)據(jù)信號為1，第二比較結果信號為O時，所述第一組輸出端U2輸出0，D2輸出I形成所述第一驅動信號； 當所述外部數(shù)據(jù)信號為1，第一比較結果信號為O時，所述第二組輸出端Ul輸出0，Dl輸出I形成所述第二驅動信號； 當所述外部數(shù)據(jù)信號為1，所述第三組輸出端UO輸出0，DO輸出I形成所述第三驅動信號。
【文檔編號】H03K19/0185GK104348466SQ201310317694
【公開日】2015年2月11日 申請日期:2013年7月25日 優(yōu)先權日:2013年7月25日
【發(fā)明者】陳建梅, 蘇如偉 申請人:北京兆易創(chuàng)新科技股份有限公司