信號(hào)衰減器的制造方法
【專利摘要】本發(fā)明提供了一種信號(hào)衰減器，該信號(hào)衰減器包括：第一PIN二極管芯片、第二PIN二級(jí)管芯片，第一PIN二級(jí)管芯片與第二PIN二級(jí)管芯片反向串接，其中，反向串接為兩個(gè)二級(jí)管極性相同的極相連，第一PIN二級(jí)管中的二級(jí)管與第二PIN二級(jí)管中的二級(jí)管反向串接構(gòu)成用于傳輸差分信號(hào)的兩路信號(hào)傳輸路徑；在兩路信號(hào)傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，電壓控制裝置通過改變兩路信號(hào)傳輸路徑上二級(jí)管的電阻控制差分信號(hào)的衰減，通過本發(fā)明，解決了相關(guān)技術(shù)中無法對(duì)差分信號(hào)直接進(jìn)行衰減，以及衰減范圍小的問題，進(jìn)而達(dá)到了不僅簡(jiǎn)化衰減網(wǎng)絡(luò)的設(shè)計(jì)，可以直接對(duì)差分信號(hào)進(jìn)行衰減處理，靈活控制衰減量，以及降低成本的效果。
【專利說明】信號(hào)衰減器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信領(lǐng)域，具體而言，涉及一種信號(hào)衰減器。
【背景技術(shù)】
[0002]衰減器是一種應(yīng)用于通信設(shè)備中的元件，用作信號(hào)功率的衰減，從而對(duì)通信設(shè)備輸出功率起到控制和調(diào)節(jié)的作用。如果發(fā)射端與用戶接收端距離較遠(yuǎn)就需要發(fā)射端具有較大的發(fā)射功率，反之需要通過功率衰減降低發(fā)射功率以防接收終端因輸入功率過強(qiáng)而燒毀通信設(shè)備。為了靈活得控制射頻信號(hào)的輸出功率，一個(gè)可變衰減器是絕對(duì)必要的。
[0003]許多通訊設(shè)備總都會(huì)使用不同的數(shù)模轉(zhuǎn)換器(Digital-Analog Converter)和不同射頻放大電路，通過引入衰減器實(shí)現(xiàn)對(duì)射頻鏈路的增益控制。在相關(guān)技術(shù)中，衰減器基本都是一路輸入，一路輸出，即:單端式衰減器。在射頻調(diào)制設(shè)備中有許多數(shù)模轉(zhuǎn)換器(Digital-Analog Converter)輸出的是差分信號(hào)，數(shù)模轉(zhuǎn)換器輸出的差分信號(hào)被送往射頻放大電路進(jìn)行放大，而許多放大器都是差分式射頻放大器，射頻放大器的輸入輸出都是差分信號(hào)，但相關(guān)技術(shù)中并沒有對(duì)差分信號(hào)進(jìn)行處理的衰減器。圖1為典型PIN 二極管電阻與正向電流的關(guān)系圖，圖2為相關(guān)技術(shù)中二級(jí)管衰減器示意圖；如圖1、2所示，可以看到通過二極管的電流越大，則二極管的電阻就越小，最終趨于穩(wěn)定，即在相關(guān)技術(shù)中單端式衰減器不僅無法對(duì)差分信號(hào)進(jìn)行衰減，而且隨著PIN 二極管的電流的增加，PIN 二極管的電阻會(huì)趨于穩(wěn)定，因而衰減范圍較小。
[0004]因此，在相關(guān)技術(shù)中存在無法對(duì)差分信號(hào)直接進(jìn)行衰減，以及衰減范圍小的問題。
【發(fā)明內(nèi)容】

[0005]本發(fā)明提供了一種信號(hào)衰減器，以至少解決相關(guān)技術(shù)中無法對(duì)差分信號(hào)直接進(jìn)行衰減，以及衰減范圍小的問題。
[0006]根據(jù)本發(fā)明的一個(gè)方面，提供了一種信號(hào)衰減器，包括:第一 PIN 二極管芯片、第二 PIN 二級(jí)管芯片，所述第一 PIN 二級(jí)管芯片與所述第二 PIN 二級(jí)管芯片反向串接，其中，反向串接為兩個(gè)二級(jí)管極性相同的極相連，所述第一 PIN 二級(jí)管中的二級(jí)管與所述第二PIN 二級(jí)管中的二級(jí)管反向串接構(gòu)成用于傳輸差分信號(hào)的兩路信號(hào)傳輸路徑；在所述兩路信號(hào)傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，所述電壓控制裝置通過改變所述兩路信號(hào)傳輸路徑上二級(jí)管的電阻控制所述差分信號(hào)的衰減。
[0007]優(yōu)選地，該信號(hào)衰減器還包括:在所述兩路信號(hào)傳輸路徑的反向串接接口處還連接有用于阻止射頻信號(hào)通過的扼流圈。
[0008]優(yōu)選地，所述電壓控制裝置包括:中央處理器CPU，用于輸出數(shù)字電壓控制信號(hào)；數(shù)模轉(zhuǎn)換器，用于將所述CPU輸出的所述數(shù)字電壓控制信號(hào)轉(zhuǎn)換為模擬電壓信號(hào)；軌到軌放大器，用于對(duì)轉(zhuǎn)換后的所述模擬電壓信號(hào)進(jìn)行放大。
[0009]優(yōu)選地，在所述第一 PIN 二級(jí)管芯片、所述第二 PIN 二級(jí)管芯片中所包括的二級(jí)管均為四個(gè)的情況下，所述第一 PIN 二級(jí)管芯片包括第一二級(jí)管、第二二級(jí)管、第三二級(jí)管和第四二級(jí)管，其中，所述第一二級(jí)管的P極引出引腳5，所述第一二級(jí)管的N極與所述第二二級(jí)管的N相連，所述第二二級(jí)管的P極與所述第三二級(jí)管的P極相連，所述第三二級(jí)管的N極與所述第四二級(jí)管的N極相連引出引腳4 ;所述第二 PIN 二級(jí)管芯片包括第五二級(jí)管、第六二級(jí)管、第七二級(jí)管和第八二級(jí)管，其中，所述第五二級(jí)管的P極引出引腳4，所述第五二級(jí)管的N極與所述第六二級(jí)管的N相連，所述第六二級(jí)管的P極與所述第七二級(jí)管的P極相連，所述第七二級(jí)管的N極與所述第八二級(jí)管的N極相連引出引腳5 ;所述差分信號(hào)依次經(jīng)過所述第一 PIN 二級(jí)管芯片的引腳1、引腳5、第二 PIN 二級(jí)管芯片的引腳4、引腳3構(gòu)成所述差分信號(hào)的一條路徑，所述差分信號(hào)依次經(jīng)過所述第一 PIN 二級(jí)管芯片的引腳3、引腳
4、所述第二 PIN 二級(jí)管芯片的引腳5、引腳I構(gòu)成所述差分信號(hào)的另一條路徑。
[0010]優(yōu)選地，在所述第一 PIN 二級(jí)管芯片的引腳1、引腳3處連接有第一偏流電阻，和/或，在所述第二 PIN 二級(jí)管芯片的引腳3、引腳I處連接有第二偏流電阻。
[0011]優(yōu)選地，在所述第一 PIN 二級(jí)管芯片的引腳2處連接有第一偏壓電阻，和/或，在所述第二 PIN 二級(jí)管芯片的引腳2處連接有第二偏壓電阻。
[0012]優(yōu)選地，在所述第一 PIN 二級(jí)管芯片、所述第二 PIN 二級(jí)管芯片中所包括的二級(jí)管均為兩個(gè)的情況下，所述第一 PIN 二級(jí)管芯片包括第一二級(jí)管和第四二級(jí)管，其中，所述第一二級(jí)管的P極引出引腳5，所述第一二級(jí)管的N極引出引腳1，所述第四二級(jí)管的P極引出引腳4，所述第四二級(jí)管的N極引出引腳3 ;所述第二 PIN 二級(jí)管芯片包括第五二級(jí)管和第八二級(jí)管，其中，所述第五二級(jí)管的P極引出引腳4，所述第五二級(jí)管的N極引出引腳3，所述第八二級(jí)管的P極引出引腳5，所述第八二級(jí)管的N極相連引出引腳I ;所述差分信號(hào)依次經(jīng)過所述第一 PIN 二級(jí)管芯片的引腳1、引腳5、第二 PIN 二級(jí)管芯片的引腳4、引腳3構(gòu)成所述差分信號(hào)的一條路徑，所述差分信號(hào)依次經(jīng)過所述第一 PIN 二級(jí)管芯片的引腳3、引腳4、第二 PIN 二級(jí)管芯片的引腳5、引腳I構(gòu)成所述差分信號(hào)的另一條路徑。
[0013]優(yōu)選地，在所述第一 PIN 二級(jí)管芯片的引腳1、引腳3處連接有第三偏流電阻，和/或，在所述第二 PIN 二級(jí)管芯片的引腳3、引腳I處連接有第四偏流電阻。
[0014]優(yōu)選地，所述第一 PIN 二級(jí)管芯片所包括的二級(jí)管的材料來自同一晶片，電氣特性相同；和/或，所述第二 PIN 二級(jí)管芯片所包括的二級(jí)管的材料來自同一晶片，電氣特性相同。
[0015]優(yōu)選地，該信號(hào)衰減器，還包括:一個(gè)或多個(gè)第三PIN 二級(jí)管芯片，其中，所述一個(gè)或多個(gè)第三PIN 二級(jí)管芯片以所述第二 PIN 二級(jí)管芯片連接于所述第一 PIN 二級(jí)管芯片的連接方式串接于所述第二 PIN 二級(jí)管芯片。
[0016]通過本發(fā)明，采用一種信號(hào)衰減器，包括:第一PIN二極管芯片、第二PIN二級(jí)管芯片，所述第一 PIN 二級(jí)管芯片與所述第二 PIN 二級(jí)管芯片反向串接，其中，反向串接為兩個(gè)二級(jí)管極性相同的極相連，所述第一 PIN 二級(jí)管中的二級(jí)管與所述第二 PIN 二級(jí)管中的二級(jí)管反向串接構(gòu)成用于傳輸差分信號(hào)的兩路信號(hào)傳輸路徑；在所述兩路信號(hào)傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，所述電壓控制裝置通過改變所述兩路信號(hào)傳輸路徑上二級(jí)管的電阻控制所述差分信號(hào)的衰減，解決了相關(guān)技術(shù)中無法對(duì)差分信號(hào)直接進(jìn)行衰減，以及衰減范圍小的問題，進(jìn)而達(dá)到了不僅簡(jiǎn)化衰減網(wǎng)絡(luò)的設(shè)計(jì)，可以直接對(duì)差分信號(hào)進(jìn)行衰減處理，靈活控制衰減量，以及降低成本的效果?！緦＠綀D】

【附圖說明】
[0017]此處所說明的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
[0018]圖1為典型PIN 二極管電阻與正向電流的關(guān)系圖；
[0019]圖2為相關(guān)技術(shù)中二級(jí)管衰減器示意圖；
[0020]圖3是根據(jù)本發(fā)明實(shí)施例的信號(hào)衰減器的結(jié)構(gòu)示意圖；
[0021]圖4是根據(jù)本發(fā)明實(shí)施例的信號(hào)衰減器的整體示意圖；
[0022]圖5是根據(jù)本發(fā)明實(shí)施例的本發(fā)明實(shí)施例的信號(hào)衰減與控制電壓關(guān)系示意圖；
[0023]圖6是根據(jù)本發(fā)明實(shí)施例的一種通信設(shè)備的示意圖。
【具體實(shí)施方式】
[0024]下文中將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本發(fā)明。需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0025]在本實(shí)施例中提供了一種信號(hào)衰減器，圖3是根據(jù)本發(fā)明實(shí)施例的信號(hào)衰減器的結(jié)構(gòu)示意圖，如圖3所示，該信號(hào)衰減器包括第一 PIN 二級(jí)管芯片D1、第二 PIN 二級(jí)管芯片D2和電壓控制裝置DO，下面對(duì)該信號(hào)衰減器進(jìn)行說明。
[0026]該第一 PIN二級(jí)管芯片與第二 PIN二級(jí)管芯片反向串接，其中，反向串接為兩個(gè)二級(jí)管極性相同的極相連，第一 PIN 二級(jí)管中的二級(jí)管與第二 PIN 二級(jí)管中的二級(jí)管反向串接構(gòu)成用于傳輸差分信號(hào)的兩路信號(hào)傳輸路徑；在兩路信號(hào)傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，該電壓控制裝置通過改變兩路信號(hào)傳輸路徑上二級(jí)管的電阻控制差分信號(hào)的衰減。
[0027]通過上述結(jié)構(gòu)，將兩個(gè)PIN 二級(jí)管通過反向串接，在串接接口處連接同一電壓控制裝置，通過改變差分信號(hào)傳輸路徑上二級(jí)管的電阻來實(shí)現(xiàn)對(duì)差分信號(hào)的衰減，不僅直接對(duì)差分信號(hào)進(jìn)行了衰減，而且設(shè)計(jì)簡(jiǎn)單，可衰減幅度大。
[0028]較優(yōu)地，該信號(hào)衰減器除包括圖1所示的所有結(jié)構(gòu)外，還包括:在兩路信號(hào)傳輸路徑的反向串接接口處還連接有用于阻止射頻信號(hào)通過的扼流圈，需要說明的是，該扼流圈可以是鐵氧體磁珠電感，也可以是其它可以用來阻止射頻信號(hào)材料的電感，在此不進(jìn)行
一一舉例說明。
[0029]較優(yōu)地,該電壓控制裝置包括:中央處理器(Central Processing Unit,簡(jiǎn)稱為CPU)，用于輸出數(shù)字電壓控制信號(hào)，其中，該CPU輸出的數(shù)字電壓控制信號(hào)可以依據(jù)具體的要求分別進(jìn)行設(shè)置；數(shù)模轉(zhuǎn)換器，用于將CPU輸出的數(shù)字電壓控制信號(hào)轉(zhuǎn)換為模擬電壓信號(hào)；軌到軌放大器，用于對(duì)轉(zhuǎn)換后的模擬電壓信號(hào)進(jìn)行放大。
[0030]需要說明的是，上述第一 PIN 二級(jí)管芯片、第二 PIN 二級(jí)管芯片所包括的二級(jí)管個(gè)數(shù)可以依據(jù)具體的需要分別進(jìn)行設(shè)置，例如，可以將第一 PIN 二級(jí)管芯片、第二 PIN 二級(jí)管芯片所包括的二級(jí)管均設(shè)置為四個(gè)，在第一 PIN 二級(jí)管芯片、第二 PIN 二級(jí)管芯片中所包括的二級(jí)管均為四個(gè)的情況下，第一 PIN 二級(jí)管芯片包括第一二級(jí)管、第二二級(jí)管、第三二級(jí)管和第四二級(jí)管，其中，第一二級(jí)管的P極引出引腳5，第一二級(jí)管的N極與第二二級(jí)管的N相連，第二二級(jí)管的P極與第三二級(jí)管的P極相連，第三二級(jí)管的N極與第四二級(jí)管的N極相連引出引腳4;第二 PIN 二級(jí)管芯片包括第五二級(jí)管、第六二級(jí)管、第七二級(jí)管和第八二級(jí)管，其中，第五二級(jí)管的P極引出引腳4，第五二級(jí)管的N極與第六二級(jí)管的N相連，第六二級(jí)管的P極與第七二級(jí)管的P極相連，第七二級(jí)管的N極與第八二級(jí)管的N極相連引出引腳5 ;差分信號(hào)依次經(jīng)過第一 PIN 二級(jí)管芯片的引腳1、引腳5、第二 PIN 二級(jí)管芯片的引腳4、引腳3構(gòu)成差分信號(hào)的一條路徑，差分信號(hào)依次經(jīng)過第一 PIN 二級(jí)管芯片的引腳3、引腳4、第二 PIN 二級(jí)管芯片的引腳5、引腳I構(gòu)成差分信號(hào)的另一條路徑。
[0031]較優(yōu)地，可以在第一 PIN 二級(jí)管芯片的引腳1、引腳3處連接有第一偏流電阻，和/或，在第二 PIN 二級(jí)管芯片的引腳3、引腳I處連接有第二偏流電阻。還可以在第一 PIN 二級(jí)管芯片的引腳2處連接有第一偏壓電阻，和/或，在第二 PIN 二級(jí)管芯片的引腳2處連接有第二偏壓電阻。
[0032]又例如，還可以為第一 PIN 二級(jí)管芯片、第二 PIN 二級(jí)管芯片所包括的二級(jí)管設(shè)置為兩個(gè)，在第一 PIN 二級(jí)管芯片、第二 PIN 二級(jí)管芯片中所包括的二級(jí)管均為兩個(gè)的情況下，第一 PIN 二級(jí)管芯片包括第一二級(jí)管和第四二級(jí)管，其中，第一二級(jí)管的P極引出引腳5，第一二級(jí)管的N極引出引腳1，第四二級(jí)管的P極引出引腳4，第四二級(jí)管的N極引出引腳3 ;第二 PIN 二級(jí)管芯片包括第五二級(jí)管和第八二級(jí)管，其中，第五二級(jí)管的P極引出引腳4，第五二級(jí)管的N極引出引腳3，第八二級(jí)管的P極引出引腳5，第八二級(jí)管的N極相連引出引腳I ;差分信號(hào)依次經(jīng)過第一 PIN 二級(jí)管芯片的引腳1、引腳5、第二 PIN 二級(jí)管芯片的引腳4、引腳3構(gòu)成差分信號(hào)的一條路徑，差分信號(hào)依次經(jīng)過第一 PIN 二級(jí)管芯片的引腳
3、引腳4、第二 PIN 二級(jí)管芯片的引腳5、引腳I構(gòu)成差分信號(hào)的另一條路徑。
[0033]較優(yōu)地，可以在第一 PIN 二級(jí)管芯片的引腳1、引腳3處連接有第三偏流電阻，和/或，在第二 PIN 二級(jí)管芯片的引腳3、引腳I處連接有第四偏流電阻。
[0034]需要指出的是，上述各個(gè)引腳的數(shù)字編號(hào)僅僅用于敘述方便，并不用于對(duì)各個(gè)引腳進(jìn)行限定，在更改數(shù)字編號(hào)的情況下，只要各個(gè)元件之間的連接關(guān)系不變，并且實(shí)現(xiàn)的功能相同均為本發(fā)明實(shí)施例所涉及的范圍。
[0035]為了使得對(duì)差分信號(hào)的兩路信號(hào)進(jìn)行了一致的衰減，即衰減的程度盡可能地一樣，可以在選擇第一 PIN 二級(jí)管芯片、第二 PIN 二級(jí)管芯片中的二級(jí)管時(shí)，第一 PIN 二級(jí)管芯片所包括的二級(jí)管的材料來自同一晶片，電氣特性相同；第二 PIN 二級(jí)管芯片所包括的二級(jí)管的材料來自同一晶片，電氣特性相同。
[0036]另外，為了實(shí)現(xiàn)更大程度的衰減，該信號(hào)衰減器還可以包括一個(gè)或多個(gè)第三PIN二級(jí)管芯片，其中，該一個(gè)或多個(gè)第三PIN 二級(jí)管芯片以第二 PIN 二級(jí)管芯片連接于第一PIN 二級(jí)管芯片的連接方式串接于上述第二 PIN 二級(jí)管芯片。需要說明的是，串接的PIN 二級(jí)管芯片數(shù)量越多，對(duì)信號(hào)的保真可能存在一定的影響，因此，對(duì)選擇PIN 二級(jí)管芯片的數(shù)量需要合理把握。
[0037]在相關(guān)技術(shù)中，PIN 二極管有一項(xiàng)特性，即:它在射頻下的電阻，可由改變偏壓電流來加以變更?；赑IN 二級(jí)管的該特性，將PIN 二極管串在鏈路中，通過改變串聯(lián)的PIN二極管電阻值實(shí)現(xiàn)對(duì)信號(hào)的衰減。但直接將PIN 二級(jí)管串接在鏈路中，只能對(duì)單端信號(hào)進(jìn)行衰減，無法對(duì)差分信號(hào)直接進(jìn)行衰減，并且，隨著PIN 二極管的電流的增加，PIN 二極管的電阻會(huì)趨于穩(wěn)定，現(xiàn)有方案只串聯(lián)了一個(gè)PIN 二極管，因此衰減范圍小。基于上述問題，在本實(shí)施例中提供了一種基于數(shù)字控制的差分式衰減器及其控制電路。
[0038]該基于數(shù)字控制的差分式衰減器包括如下處理:較佳地，該差分式衰減器應(yīng)用于10MHZ-1000MHZ射頻信號(hào)，該差分式衰減器所涉及的電路包括:第一四PIN 二極管；第二四PIN 二極管；數(shù)模轉(zhuǎn)換器；CPU控制器；軌到軌放大器；
[0039]其中，衰減組包括第一四PIN 二極管，第二四PIN 二極管。輸入的兩路信號(hào)與第一四PIN 二極管相連，第一四PIN 二極管的兩個(gè)引腳與第二四PIN 二極管的兩個(gè)引腳相連。
[0040]第一四PIN 二極管；第二四PIN 二極管共用同一個(gè)偏置電壓，共用同一個(gè)控制電壓。兩個(gè)四PIN二極管分別設(shè)有電阻，用于給四PIN二極管內(nèi)部的PIN二極管提供電流。兩個(gè)四PIN二極管分別設(shè)有鐵氧體磁珠電感用于阻止射頻信號(hào)通過并連接控制電壓。通過改變控制電壓，兩個(gè)四PIN 二極管內(nèi)部PIN 二極管的通過電流得到改變，兩個(gè)四PIN 二極管內(nèi)部的PIN 二極管的電阻發(fā)生改變，實(shí)現(xiàn)對(duì)輸入信號(hào)的可調(diào)衰減。
[0041]其中，數(shù)字控制電路組包括:CPU控制器；數(shù)模轉(zhuǎn)換器；軌到軌放大器。CPU控制器的輸出與數(shù)模轉(zhuǎn)換器的輸入相連；數(shù)模轉(zhuǎn)換器的輸出與軌到軌放大器的輸入相連，軌到軌放大器的輸出與衰減組相連。
[0042]PIN 二極管通常作為RF的可變衰減器，通過上述電路設(shè)計(jì)，把兩個(gè)四PIN 二極管，通過巧妙組合組成了一個(gè)差分式的衰減電路，可直接對(duì)差分信號(hào)進(jìn)行衰減控制，結(jié)構(gòu)設(shè)計(jì)巧妙，可衰減幅度大，平衡度好，極大地克服了相關(guān)技術(shù)中所存在的上述缺陷。
[0043]下面結(jié)合附圖對(duì)本發(fā)明優(yōu)選實(shí)施方式進(jìn)行說明。
[0044]圖4是根據(jù)本發(fā)明實(shí)施例的信號(hào)衰減器的整體示意圖，如圖4所示，本發(fā)明實(shí)施例提供一種數(shù)控差分式衰減器及其控制電路。該電路包括:第一四PIN二極管Dl ;第二四PIN二極管D2 ;數(shù)模轉(zhuǎn)換器D3 ；CPU控制器D5 ;軌到軌放大器D4 ；
[0045]第一四PIN 二極管Dl的I號(hào)腳與輸入信號(hào)的其中一路相連，第一四PIN 二極管Dl的3號(hào)腳與輸入信號(hào)的另外一路相連；第二四PIN 二極管D2的I號(hào)腳與輸出信號(hào)的其中一路相連，所述第二四PIN 二極管D2的3號(hào)腳與輸出信號(hào)的另外一路相連；所述第一四PIN 二極管Dl的5號(hào)腳與第二四PIN 二極管D2的4號(hào)腳相連；所述第一四PIN 二極管Dl的4號(hào)腳與第二四PIN 二極管D2的5號(hào)腳相連；所述第一四PIN 二極管Dl的1、3號(hào)腳與第二四PIN 二極管D2的1、3號(hào)腳分別設(shè)有電阻連接到地用做偏流電阻；所述第一四PIN 二極管Dl的2號(hào)腳與第二四PIN 二極管D2的2號(hào)腳分別設(shè)有電阻用與連接偏置電壓；所述第一四PIN 二極管Dl的4、5號(hào)腳與第二四PIN 二極管D2的4、5號(hào)腳分別設(shè)有扼流圈用與阻止射頻信號(hào)通過，并用于連接控制電壓。
[0046]CPU控制器D5的輸出腳與數(shù)模轉(zhuǎn)換器D3的輸入腳相連，所述數(shù)模轉(zhuǎn)換器D3的輸出腳與軌到軌放大器D4的輸入腳相連，所述軌到軌放大器D4的輸出腳輸出的電壓用于向第一四PIN 二極管Dl和第二四PIN 二極管D2提供控制電壓；
[0047]本發(fā)明實(shí)施例中的CPU控制器D5輸出可變的數(shù)字量給數(shù)模轉(zhuǎn)換器D3，數(shù)模轉(zhuǎn)換器D3輸出可變的電壓給軌到軌放大器D4，軌到軌放大器D4輸出可變的電壓給第一四PIN二極管Dl和第二四PIN 二極管D2，于是通過第一四PIN 二極管Dl中的PIN 二極管VDl、VD4以及第二四PIN 二極管D2中的VD5、VD8的電流發(fā)生變化，因此VD1、VD4、VD5、VD8的電阻發(fā)生變化，VDU VD5串聯(lián)在一路信號(hào)中，VD4、VD8串聯(lián)在另外一路信號(hào)中，進(jìn)而實(shí)現(xiàn)對(duì)信號(hào)的衰減。
[0048]圖4中第一四PIN 二極管Dl中的PIN 二極管VDl與第二四PIN 二極管Dl中的PIN二極管VD5相連，且180°反相工作，第一四PIN 二極管Dl中的PIN 二極管VD4與第二四PIN 二極管Dl中的PIN 二極管VD8相連，且180°反相工作，有效地提高了衰減的最大值，由于串聯(lián)的兩個(gè)PIN 二極管180°反相工作使得偶數(shù)階的非線性產(chǎn)物得以抵消。通過上述設(shè)計(jì)，使得差分信號(hào)的衰減的范圍大大擴(kuò)大，圖5是根據(jù)本發(fā)明實(shí)施例的本發(fā)明實(shí)施例的信號(hào)衰減與控制電壓關(guān)系示意圖。通過上述第一四PIN 二極管Dl與第二四PIN 二極管D2電路構(gòu)思巧妙，構(gòu)成的衰減網(wǎng)絡(luò)對(duì)稱從而大大簡(jiǎn)化了偏壓網(wǎng)絡(luò)設(shè)計(jì)。
[0049]需要指出的是，本發(fā)明實(shí)施例中第一四PIN 二極管Dl的結(jié)四元組PIN 二極管由同一晶片挑選的、電氣特性密切匹配的毗連元件組成，第二四PIN 二極管Dl的π結(jié)四元組PIN 二極管由同一晶片挑選的、電氣特性密切匹配的毗連元件組成，因此對(duì)輸入的兩路差分信號(hào)會(huì)產(chǎn)生共同的作用，所以極大地保持了原有輸入信號(hào)的幅度關(guān)系與相位關(guān)系。
[0050]圖6是根據(jù)本發(fā)明實(shí)施例的一種通信設(shè)備的示意圖，如圖6所示，該通信設(shè)備除包括上述任一項(xiàng)所述的信號(hào)衰減器外，還包括:數(shù)模轉(zhuǎn)換器D6和射頻放大器D7。其中，衰減器及控制電路為前述實(shí)施例中的衰減器及控制電路，此處不再介紹。數(shù)模轉(zhuǎn)換器D6，用于做數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換，輸出信號(hào)為差分信號(hào)；射頻放大器D7，用于對(duì)輸入信號(hào)進(jìn)行放大。通過調(diào)節(jié)衰減器的衰減量，使整個(gè)電路的增益發(fā)生變化。
[0051]通過上述實(shí)施例及優(yōu)選實(shí)施方式，上述信號(hào)衰減器的電路構(gòu)思巧妙，構(gòu)成的衰減網(wǎng)絡(luò)對(duì)稱，大大簡(jiǎn)化了偏壓網(wǎng)絡(luò)設(shè)計(jì)，極大地保持了原有信號(hào)的幅度關(guān)系與相位關(guān)系。不僅解決了信號(hào)鏈路因差分與單端之間的轉(zhuǎn)換帶來的插損問題，可以直接對(duì)差分信號(hào)進(jìn)行調(diào)節(jié)，無需差分與單端之間的轉(zhuǎn)換，而且，可以靈活改變衰減量，做到了數(shù)字可控，還有效地降低了成本。
[0052]顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或各步驟可以用通用的計(jì)算裝置來實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算裝置上，或者分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來實(shí)現(xiàn)，從而，可以將它們存儲(chǔ)在存儲(chǔ)裝置中由計(jì)算裝置來執(zhí)行，并且在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟，或者將它們分別制作成各個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。
[0053]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種信號(hào)衰減器，其特征在于，包括:第一 PIN 二極管芯片、第二 PIN 二級(jí)管芯片， 所述第一 PIN 二級(jí)管芯片與所述第二 PIN 二級(jí)管芯片反向串接，其中，反向串接為兩個(gè)二級(jí)管極性相同的極相連，所述第一 PIN 二級(jí)管中的二級(jí)管與所述第二 PIN 二級(jí)管中的二級(jí)管反向串接構(gòu)成用于傳輸差分信號(hào)的兩路信號(hào)傳輸路徑； 在所述兩路信號(hào)傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，所述電壓控制裝置通過改變所述兩路信號(hào)傳輸路徑上二級(jí)管的電阻控制所述差分信號(hào)的衰減。
2.根據(jù)權(quán)利要求1所述的信號(hào)衰減器，其特征在于，還包括:在所述兩路信號(hào)傳輸路徑的反向串接接口處還連接有用于阻止射頻信號(hào)通過的扼流圈。
3.根據(jù)權(quán)利要求1所述的信號(hào)衰減器，其特征在于，所述電壓控制裝置包括: 中央處理器CPU，用于輸出數(shù)字電壓控制信號(hào)； 數(shù)模轉(zhuǎn)換器，用于將所述CPU輸出的所述數(shù)字電壓控制信號(hào)轉(zhuǎn)換為模擬電壓信號(hào)； 軌到軌放大器，用于對(duì)轉(zhuǎn)換后的所述模擬電壓信號(hào)進(jìn)行放大。
4.根據(jù)權(quán)利要求1所述的信號(hào)衰減器，其特征在于，在所述第一PIN 二級(jí)管芯片、所述第二 PIN 二級(jí)管芯片中所包括的二級(jí)管均為四個(gè)的情況下， 所述第一 PIN 二級(jí)管芯片包括第一二級(jí)管、第二二級(jí)管、第三二級(jí)管和第四二級(jí)管，其中，所述第一二級(jí)管的P極引出引腳5，所述第一二級(jí)管的N極與所述第二二級(jí)管的N相連，所述第二二級(jí)管的P極與所述第三二級(jí)管的P極相連，所述第三二級(jí)管的N極與所述第四二級(jí)管的N極相連引出引腳4 ; 所述第二 PIN 二級(jí)管芯片包括第五二級(jí)管、第六二級(jí)管、第七二級(jí)管和第八二級(jí)管，其中，所述第五二級(jí)管的P極引出引腳4，所述第五二級(jí)管的N極與所述第六二級(jí)管的N相連，所述第六二級(jí)管的P極與所述第七二級(jí)管的P極相連，所述第七二級(jí)管的N極與所述第八二級(jí)管的N極相連引出引腳5 ； 所述差分信號(hào)依次經(jīng)過所述第一 PIN 二級(jí)管芯片的引腳1、引腳5、第二 PIN 二級(jí)管芯片的引腳4、引腳3構(gòu)成所述差分信號(hào)的一條路徑，所述差分信號(hào)依次經(jīng)過所述第一 PIN 二級(jí)管芯片的引腳3、引腳4、所述第二 PIN 二級(jí)管芯片的引腳5、引腳I構(gòu)成所述差分信號(hào)的另一條路徑。
5.根據(jù)權(quán)利要求4所述的信號(hào)衰減器，其特征在于，在所述第一PIN二級(jí)管芯片的引腳1、引腳3處連接有第一偏流電阻，和/或，在所述第二 PIN 二級(jí)管芯片的引腳3、引腳I處連接有第二偏流電阻。
6.根據(jù)權(quán)利要求4所述的信號(hào)衰減器，其特征在于，在所述第一PIN二級(jí)管芯片的引腳2處連接有第一偏壓電阻，和/或，在所述第二 PIN 二級(jí)管芯片的引腳2處連接有第二偏壓電阻。
7.根據(jù)權(quán)利要求1所述的信號(hào)衰減器，其特征在于，在所述第一PIN 二級(jí)管芯片、所述第二 PIN 二級(jí)管芯片中所包括的二級(jí)管均為兩個(gè)的情況下， 所述第一 PIN 二級(jí)管芯片包括第一二級(jí)管和第四二級(jí)管，其中，所述第一二級(jí)管的P極引出引腳5，所述第一二級(jí)管的N極引出引腳1，所述第四二級(jí)管的P極引出引腳4，所述第四二級(jí)管的N極引出引腳3 ; 所述第二 PIN 二級(jí)管芯片包括第五二級(jí)管和第八二級(jí)管，其中，所述第五二級(jí)管的P極引出引腳4，所述第五二級(jí)管的N極引出引腳3，所述第八二級(jí)管的P極引出引腳5，所述第八二級(jí)管的N極相連引出引腳I ; 所述差分信號(hào)依次經(jīng)過所述第一 PIN 二級(jí)管芯片的引腳1、引腳5、第二 PIN 二級(jí)管芯片的引腳4、引腳3構(gòu)成所述差分信號(hào)的一條路徑，所述差分信號(hào)依次經(jīng)過所述第一 PIN 二級(jí)管芯片的引腳3、引腳4、第二 PIN 二級(jí)管芯片的引腳5、引腳I構(gòu)成所述差分信號(hào)的另一條路徑。
8.根據(jù)權(quán)利要求7所述的信號(hào)衰減器，其特征在于，在所述第一PIN二級(jí)管芯片的引腳1、引腳3處連接有第三偏流電阻，和/或，在所述第二 PIN 二級(jí)管芯片的引腳3、引腳I處連接有第四偏流電阻。
9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的信號(hào)衰減器，其特征在于，所述第一PIN 二級(jí)管芯片所包括的二級(jí)管的材料來自同一晶片，電氣特性相同；和/或，所述第二 PIN 二級(jí)管芯片所包括的二級(jí)管的材料來自同一晶片，電氣特性相同。
10.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的信號(hào)衰減器，其特征在于，還包括:一個(gè)或多個(gè)第三PIN 二級(jí)管芯片，其中，所述一個(gè)或多個(gè)第三PIN 二級(jí)管芯片以所述第二 PIN 二級(jí)管芯片連接于所述第一 PIN 二級(jí)管芯片的連接方式串接于所述第二 PIN 二級(jí)管芯片。
【文檔編號(hào)】H03H11/24GK103840792SQ201310354244
【公開日】2014年6月4日 申請(qǐng)日期:2013年8月14日 優(yōu)先權(quán)日:2013年8月14日
【發(fā)明者】魏永彬, 劉智超, 劉波, 張剛 申請(qǐng)人:北京數(shù)碼視訊科技股份有限公司