時鐘相移檢測器和檢測時鐘相移的方法
【專利摘要】本發(fā)明涉及時鐘相移檢測器和檢測時鐘相移的方法。一種時鐘相移檢測器電路可以包括接收第一時鐘信號和第二時鐘信號的相位檢測器，由此該相位檢測器產(chǎn)生基于第一時鐘信號與第二時鐘信號之間的相位差的相位信號。第一積分器與相位檢測器耦合，接收相位信號，并產(chǎn)生積分的相位信號。第二積分器接收第一時鐘信號，并產(chǎn)生積分的第一時鐘信號。比較器與第一積分器和第二積分器耦合，由此比較器接收積分的相位信號和積分的第一時鐘信號。比較器然后可以基于積分的相位信號和積分的第一時鐘信號之間的振幅比較來產(chǎn)生檢測第一時鐘信號和第二時鐘信號的相位差與優(yōu)化的相位差之間的變化的控制信號。
【專利說明】時鐘相移檢測器和檢測時鐘相移的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總地涉及時鐘信號，更具體地，涉及保持時鐘信號之間的相位關(guān)系的完整性。
【背景技術(shù)】
[0002]除了其他方面之外，時鐘信號一般可以用于數(shù)字通信和數(shù)字系統(tǒng)。當(dāng)時鐘信號的完整性降低時，系統(tǒng)的總體操作和/或性能可能也如此。正交時鐘可以用于諸如高速數(shù)字發(fā)送器和接收器的許多數(shù)字系統(tǒng)應(yīng)用中。正交時鐘通?？梢园ň哂?0° (π/2)的相位間隔或相位差的兩個時鐘信號。
[0003]時鐘歪斜問題可以引起正交時鐘信號的90 °或/2相位關(guān)系的偏差(departure)，該偏差繼而可以影響使用這些時鐘信號的器件或系統(tǒng)的系統(tǒng)性能。例如，在正交時鐘信號提供信號發(fā)送和接收所必需的時序的高速通信應(yīng)用中，正交時鐘信號中的相位變化最終可以弓I起誤碼率(BER)。
[0004]工藝、電壓和溫度(PVT)的變化可以促使引起例如包括正交時鐘的半導(dǎo)體器件內(nèi)的時鐘歪斜。另外，電路內(nèi)的不匹配的時鐘路徑也可以促使時鐘歪斜增大的問題。因此，除了其他方面之外，保持信號(諸如，舉例來說，正交時鐘信號)之間的必需的相位關(guān)系可以是有利的。

【發(fā)明內(nèi)容】

[0005]根據(jù)至少一個示例性實施例，一種時鐘相移檢測器電路可以包括接收第一時鐘信號和第二時鐘信號的相位檢測器、第一積分器、第二積分器和比較器。相位檢測器產(chǎn)生基于第一時鐘信號與第二時鐘信號之間的相位差的相位信號。第一積分器與相位檢測器耦合，并且接收相位信號，并產(chǎn)生積分的相位信號。第二積分器接收第一時鐘信號，并產(chǎn)生積分的第一時鐘信號。比較器與第一積分器和第二積分器稱合，由此，比較器接收積分的相位信號和積分的第一時鐘信號，并基于積分的相位信號與積分的第一時鐘信號之間的振幅比較來產(chǎn)生檢測第一時鐘信號和第二時鐘信號的相位差與優(yōu)化的相位差之間的變化的控制信號。
[0006]根據(jù)另一示例性實施例，提供一種檢測第一時鐘信號與第二時鐘信號之間的相位關(guān)系的偏移的方法。該方法可以包括:確定第一時鐘信號與第二時鐘信號之間的相位差，并對所確定的相位差進(jìn)行積分以用于產(chǎn)生第一電壓值。對第一時鐘信號進(jìn)行積分以用于產(chǎn)生第二電壓值。將第一電壓值與第二電壓值進(jìn)行比較以用于產(chǎn)生用于檢測第一時鐘信號與第二時鐘信號之間的相位關(guān)系的控制信號，由此，基于第一電壓值超過第二電壓值，所述控制信號檢測所確定的第一時鐘信號與第二時鐘信號之間的相位差與優(yōu)化的相位差相比的增大。此外，基于第二電壓值超過第一電壓值，所述控制信號檢測所確定的第一時鐘信號與第二時鐘信號之間的相位差與優(yōu)化的相位差相比的減小。
【專利附圖】

【附圖說明】[0007]圖1是根據(jù)示例性實施例的時鐘相移檢測器(PSD)；
[0008]圖2A和2B是與圖1中所示的示例性PSD單元的操作相應(yīng)的信號波形；和
[0009]圖3是利用圖1中所描繪的示例性PSD實施例的時鐘相位控制電路。
[0010]這些圖不一定按比例繪制。這些圖僅僅是示意性表示，并非意圖描繪本發(fā)明的具體參數(shù)。這些圖的意圖是僅描繪本發(fā)明的典型實施例。在這些圖中，相似的編號表示相似的元件。
【具體實施方式】
[0011]以下一個或多個示例性實施例描述檢測基于預(yù)定相位關(guān)系的兩個輸入時鐘信號之間的任何相位偏差的時鐘相移檢測器(PSD )單元。例如，在一種實現(xiàn)中，在器件或電路內(nèi)操作的兩個時鐘信號可能需要90°或π/2的預(yù)定相位關(guān)系。因此，以下描述的PSD單元接收兩個時鐘信號，并檢測這些時鐘之間的90°或π/2相位關(guān)系的任何相位偏差或變化。然而，可以意識到，PSD單元可以用于檢測兩個輸入時鐘信號之間的替代預(yù)定值(例如，75° )的相位偏差。
[0012]參照圖1，示出了根據(jù)示例性實施例的時鐘相移檢測器(PSD)單元100。PSD單元100可以包括相位檢測器102、第一積分器器件104、第二積分器器件106和電壓比較器器件108。任何已知的電壓比較器、積分器或相位檢測器器件可以用于實現(xiàn)PSD單元100。例如，如所描繪的，相位檢測器102可以用XOR門器件110實現(xiàn)?？商鎿Q地，相位檢測器102可以包括AND或NAND門器件(未顯示)。第一積分器器件104、第二積分器器件106可以用常規(guī)的具有所設(shè)置的用于對輸入信號進(jìn)行積分的RC時間常數(shù)的運算放大器電路(未顯示)實現(xiàn)。電壓比較器108也可以用已知的運算放大器電路(未顯示)實現(xiàn)。
[0013]如圖1所不,兩個輸入時鐘信號1、Q施加于相位檢測器102,而時鐘信號之一(I)直接被積分器104接收。相位檢測器102的輸出與積分器器件106耦合。積分器器件104和106的輸出都與用于檢測時鐘信號I與Q之間的與90°或π /2相位關(guān)系的任何偏差的電壓比較器108耦合。
[0014]第一積分器104在它的輸入114處接收第一時鐘信號I。第一積分器104還在輸入116處接收用于在某操作時間段之后將積分器104重置為零伏特的控制信號(RESET)。因為第一積分器104通常可以利用電容器器件，所以輸入116處的RESET信號釋放遍布電容器端子儲存的電荷。在操作中，積分器104在它的輸入114處接收時鐘信號I，并且在它的輸出118處產(chǎn)生積分的第一時鐘信號。
[0015]相位檢測器102分別在輸入120和122處接收第一時鐘信號(I)和第二時鐘信號(Q)。相位檢測器102然后基于它的輸入120、122處的第一時鐘信號(I)與第二時鐘信號(Q)之間的相位關(guān)系在它的輸出124處產(chǎn)生相位信號。如果使用示例性的所描繪的XOR門電路110實現(xiàn)相位檢測器102，則僅時鐘信號的非重疊部分(B卩，不同電壓電平)將產(chǎn)生邏輯I輸出(例如，V+)。與時鐘相應(yīng)的電壓電平(即，相同的電壓電平)的所有其他組合將引起邏輯O (例如，GND或Ov)輸出。以下與圖2A和2B相關(guān)地提供關(guān)于XOR門相位檢測器的操作的更多細(xì)節(jié)。在所描述的實施例中，邏輯I (或邏輯高)可以是例如在邏輯器件輸出處產(chǎn)生的正電壓，諸如供給電壓值(例如，V+)。邏輯O (或邏輯低)可以是例如在邏輯器件輸出處產(chǎn)生的零伏特或地(例如，GND)電平電壓。[0016]第二積分器106從相位檢測器102的輸出124接收相位信號(P)。第二積分器106還在輸入126處接收用于在某操作時間段之后將積分器106重置為零伏特的RESET控制信號。因為第二積分器106通常可以利用電容器器件，所以輸入126處的RESET信號釋放遍布電容器端子儲存的電荷。在操作中，第二積分器106接收從相位檢測器102輸出的相位信號P，并在它的輸出128處產(chǎn)生積分的相位信號。
[0017]電壓比較器108既從第一積分器104的輸出118接收積分的第一時鐘信號，又從第二積分器106的輸出128接收積分的相位信號。電壓比較器108然后將積分的第一時鐘信號和積分的相位信號的電壓電平進(jìn)行比較。根據(jù)哪個電壓更大，比較器輸出130擺動到它的供給電壓(V+)或地(GND)。例如，如果比較器輸出130擺動到V+，則這可以指示I與Q時鐘信號之間的現(xiàn)存的相位關(guān)系小于所需的90°或π/2值。因此，V+值可以用作朝著實現(xiàn)大約90°或π/2的優(yōu)化的相位差調(diào)整時鐘之一的相位的控制信號。這可以通過例如延遲時鐘之一(I)以便增大時鐘(I，Q)之間的相位差來實現(xiàn)。可替換地，例如，如果比較器輸出130擺動到GND，則這可以指示I時鐘信號與Q時鐘信號之間的現(xiàn)存的相位關(guān)系大于所需的90°或/2值。因此，大致Ov值也可以用于控制朝著實現(xiàn)90°或/2相位關(guān)系對時鐘之一的相位調(diào)整。這可以通過例如延遲時鐘之一(Q)以便減小時鐘(I，Q)之間的相位差來實現(xiàn)。在以下段落中將使用圖2A和2B中所描繪的波形來描述PSD單元100的操作的更詳細(xì)的解釋。
[0018]時鐘信號之間的優(yōu)化的相位差可以包括任何預(yù)定的或選定的目標(biāo)相位差。例如，如果系統(tǒng)或器件的要求是時鐘對具有90°或π/2相位差，則該相位差(90°或π/2)值變?yōu)橐槐３值膬?yōu)化的相位差?？商鎿Q地，例如，在其他實現(xiàn)中，系統(tǒng)或器件的要求可以包括時鐘對具有45°或/4相位差。在這樣的例子中，優(yōu)化的相位差變?yōu)槟繕?biāo)45°或/4相位差。
[0019]圖2Α和2Β是與圖1中所示的示例性PSD單元100的操作相應(yīng)的信號波形200Α、200Β。因此，參照圖1的PSD單元100來描述圖2Α和2Β。參照圖2Α，波形202對應(yīng)于當(dāng)I
和Q的相位相同(即，相位差J爐=0° )時PSD單兀100所產(chǎn)生的信號。如所描繪的，時鐘I
的上升沿204和時鐘Q的上升沿206的相位相同。因為兩個時鐘基本上為相同頻率，所以I時鐘和Q時鐘的所有波形轉(zhuǎn)變都相同。例如，在如205所指示的時間段Pl上，時鐘1、Q都為邏輯O。如208所指示的波形Z是相位檢測器102的輸出124。因為相位檢測器可以被實現(xiàn)為XOR門110，則僅當(dāng)時鐘1、Q為不同邏輯電平時，輸出124才產(chǎn)生邏輯I (V+)，否則產(chǎn)生邏輯O (Ον)。因此，如所描述的，當(dāng)時鐘信號1、Q的相位相同時，它們總是為相同的邏輯電平，因此，波形Z保持為邏輯O (Ον)。
[0020]波形212既顯示了如214處的波形Vl所指示的第一積分器器件104的輸出118，又顯示了如216處的波形V2所指示的第二積分器器件106的輸出128。當(dāng)?shù)谝环e分器104開始在I時鐘信號的上升沿204上對I時鐘信號的正脈沖時間段Ρ2進(jìn)行積分時，它產(chǎn)生正斜坡。因此，波形Vl在I時鐘信號的正脈沖時間段Ρ2上經(jīng)歷正斜坡。當(dāng)I時鐘信號在時間段Pl期間轉(zhuǎn)變回Ov時，波形Vl保持電平。因為第二積分器106對相位檢測器102產(chǎn)生的Ov輸出(B卩，波形Ζ)進(jìn)行積分，所以它不產(chǎn)生電壓轉(zhuǎn)變。因此，在第二積分器器件106的輸出128處產(chǎn)生的波形V2保持為Ον。
[0021]在I時鐘信號的一個周期210 (T)之后，在I時鐘的上升沿218上，波形Vl與V2的電壓電平之間的電壓比較在電壓比較器108的輸出130處被進(jìn)行采樣。因為在上升沿218，Vl的電壓電平大于V2，所以電壓比較器108的輸出130可以為V+。電壓比較器的輸出130因此可以用作指示I時鐘信號與Q時鐘信號之間的相位關(guān)系的控制信號。例如，從
比較器輸出的V+可以指示或檢測I時鐘信號與Q時鐘信號之間的相位差(Ζ?ρ )小于所需
的90°或ii/2值。
[0022]波形204對應(yīng)于當(dāng)時鐘I和Q具有大于零并且小于90°或π/2的相位差(SP，
0°<A(p<90°m PSD單元100所產(chǎn)生的信號。如所描繪的，時鐘I的上升沿224和時鐘Q
的上升沿226的相位相異。因為兩個時鐘基本上為相同頻率，所以I時鐘和Q時鐘的所有波形轉(zhuǎn)變都相隔恒定的相位差。例如，在I時鐘信號的一個周期220 (T)期間，如225所指
示的，兩個時鐘信號I和Q的相位相異(J爐)。如228所指示的波形Z是相位檢測器102
的輸出124。因為相位檢測器可以被實現(xiàn)為XOR門110，所以僅當(dāng)時鐘1、Q為不同的邏輯電平時，輸出124才產(chǎn)生邏輯I (V+)，否則產(chǎn)生邏輯O (Ον)。因此，如所描繪的，基于時鐘信號I與Q之間的相位差，時鐘信號1、Q的具有不同邏輯電平的部分使相位檢測器102在它的輸出124處產(chǎn)生如228處所指示的脈沖形狀的波形Ζ。因此，波形Z包括當(dāng)I時鐘信號和Q時鐘信號為不同邏輯電平時的正脈沖時間段Ρ3-Ρ5。
[0023]波形232既顯示了如234處的波形Vl所指示的第一積分器器件104的輸出118，又顯示了如236處的波形V2所指示的第二積分器器件106的輸出128。當(dāng)?shù)谝环e分器104開始在I時鐘的上升沿224上對I時鐘信號的正脈沖時間段進(jìn)行積分時，它產(chǎn)生正斜坡。因此，波形Vl在I時鐘信號的正脈沖時間段Ρ6期間經(jīng)歷正斜坡。當(dāng)I時鐘信號在時間段Ρ7期間轉(zhuǎn)變回Ov時，波形Vl·保持電平。
[0024]如228處所指示的，第二積分器106在波形Z的每個脈沖時間段內(nèi)產(chǎn)生正斜坡。具體地講，在波形V2，通過積分器106對正脈沖時間段Ρ3進(jìn)行積分產(chǎn)生正斜坡Rl。當(dāng)Z波形在時間段Ρ3之后轉(zhuǎn)變回Ov時，如LI所指示的，波形V2保持電平。類似地，通過積分器106對正脈沖時間段Ρ4進(jìn)行積分產(chǎn)生正斜坡R2。當(dāng)Z波形在時間段Ρ4之后轉(zhuǎn)變回Ov時，如L2所指示的，波形V2保持電平。
[0025]在I時鐘信號的一個周期220 (T)之后，在I時鐘的上升沿238上，波形Vl與V2的電壓電平之間的電壓比較在電壓比較器108的輸出130處被進(jìn)行采樣。因為在上升沿238，V1的電壓電平保持大于V2，所以電壓比較器108的輸出130可以為V+。如前所述，電壓比較器的輸出130因此可以用作指示I時鐘信號與Q時鐘信號之間的相位關(guān)系的控制信號。例如，從比較器輸出的V+可以指示或檢測I時鐘信號與Q時鐘信號之間的相位差
(Αφ )仍小于所需的90°或π /2值。如波形232所描繪的，當(dāng)I時鐘信號與Q時鐘信號
之間的相位差( Jp)朝著90°或π/2移動時，如234所指示的波形Vl與如236所指示的波形V2之間的電壓差與波形212相對比減小，在波形212中，時鐘1、Q之間的相位關(guān)系約為O度(ζ?爐=0)。
[0026]波形206對應(yīng)于當(dāng)時鐘I和Q具有大約90°或π /2的相位差(SP，J^=90° )時PSD單元100所產(chǎn)生的信號。如所描繪的，時鐘I的上升沿224和時鐘Q的上升沿246的相位相異。因為兩個時鐘基本上為相同頻率，所以I時鐘和Q時鐘的所有波形轉(zhuǎn)變都相隔恒定的相位差。例如，在I時鐘信號的一個周期230 (T)期間，如235所指示的，兩個時鐘信
號I和Q的相位相差(Λφ )大約90°或/4。如248所指示的波形Z是相位檢測器102
的輸出124。因為相位檢測器可以被實現(xiàn)為XOR門110，所以僅當(dāng)時鐘1、Q為不同邏輯電平時，輸出124才產(chǎn)生邏輯I (V+)，否則產(chǎn)生邏輯O (Ον)。因此，如所描繪的，基于時鐘信號I與Q之間的相位差，時鐘信號1、Q的具有不同邏輯電平的部分使相位檢測器102在它的輸出124處產(chǎn)生如248處所指示的脈沖形狀的波形Ζ。因此，波形Z包括當(dāng)I時鐘信號和Q時鐘信號為不同邏輯電平時的正脈沖時間段Ρ8-Ρ10。
[0027]波形252既顯示了如254處的波形Vl所指示的第一積分器器件104的輸出118，又顯示了如256處的波形V2所指示的第二積分器器件106的輸出128。當(dāng)?shù)谝环e分器104開始在I時鐘信號的上升沿244上對I時鐘信號的正脈沖時間段Pll進(jìn)行積分時，它產(chǎn)生正斜坡。因此，在I時鐘信號的正脈沖時間段Pll期間，波形Vl經(jīng)歷正斜坡。當(dāng)I時鐘信號在時間段Ρ12期間轉(zhuǎn)變回Ov時，波形Vl保持電平。
[0028]如248處所指示的，第二積分器106在波形Z的每個脈沖時間段內(nèi)產(chǎn)生正斜坡。具體地講，在波形V2，通過積分器106對正脈沖時間段Ρ8進(jìn)行積分產(chǎn)生正斜坡R3。當(dāng)Z波形在時間段Ρ8之后轉(zhuǎn)變回Ov時，如L3所指示的，波形V2保持電平。類似地，通過積分器106對正脈沖時間段Ρ9進(jìn)行積分產(chǎn)生正斜坡R4。當(dāng)Z波形在時間段Ρ9之后轉(zhuǎn)變回Ov時，如L4所指示的，波形V2保持電平。
[0029]在I時鐘信號的一個周期230 (T)之后，在I時鐘的上升沿258上，波形Vl與V2的電壓電平之間的電壓比較在電壓比較器108的輸出130處被進(jìn)行采樣。因為在上升沿258, Vl的電壓電平接近V2的電壓 電平，所以電壓比較器108的輸出130可保持為V+或切換到Ον。如前所述，電壓比較器的輸出130因此可以用作指示I時鐘信號與Q時鐘信號之間的相位關(guān)系的控制信號。例如，從比較器輸出的V+可以指示或檢測I時鐘信號與Q時鐘
信號之間的相位差(Jp)仍稍小于所需的90°或π/2值。可替換地，如果電壓比較器108
的輸出130切換到0ν，則這可以指示或檢測I時鐘信號與Q時鐘信號之間的相位差(Λφ )稍大于所需的90°或π /2值。如波形252所指示的，當(dāng)I時鐘信號與Q時鐘信號之間的相位差(J爐)接近大約90°或/2時，如254所指示的波形Vl與如256所指示的波形V2之間的電壓差大約為零(即，穩(wěn)定狀態(tài)誤差)。
[0030]參照圖2Β，波形208對應(yīng)于當(dāng)時鐘I和Q具有大于90°并且小于180°或π的相位差(即，90°<^^<180°)時PSD單元loo所產(chǎn)生的信號。如所描繪的，時鐘I的上升沿264和時鐘Q的上升沿266的相位相異。因為兩個時鐘基本上為相同頻率，所以I時鐘和Q時鐘的所有波形轉(zhuǎn)變都相隔恒定的相位差。例如，在I時鐘信號的一個周期260 (T)期間，如265所指示的，時鐘信號I和Q的相位相異。如268所指示的波形Z是相位檢測器102的輸出124。因為相位檢測器可以被實現(xiàn)為XOR門110，所以僅當(dāng)時鐘1、Q為不同邏輯電平時，輸出124才產(chǎn)生邏輯I (V+)，否則產(chǎn)生邏輯O (Ον)。因此，如所描繪的，基于時鐘信號I和Q之間的相位差，時鐘信號1、Q的具有不同邏輯電平的部分使相位檢測器102在它的輸出124處產(chǎn)生如268處所指示的脈沖形狀的波形Ζ。因此，波形Z包括當(dāng)I和Q時鐘信號為不同邏輯電平時的正脈沖時間段P13-14。
[0031]波形272既顯示了如274處的波形Vl所指示的第一積分器器件104的輸出118，又顯示了如276處的波形V2所指示的第二積分器器件106的輸出128。當(dāng)?shù)谝环e分器104開始在I時鐘的上升沿264上對I時鐘信號的正脈沖時間段P15進(jìn)行積分時，它產(chǎn)生正斜坡。因此，在I時鐘信號的正脈沖時間段P15期間，波形Vl經(jīng)歷正斜坡。當(dāng)I時鐘信號在時間段P16期間轉(zhuǎn)變回Ov時，波形Vl保持電平。
[0032]如268處所指示的，第二積分器106針對波形Z的每個脈沖時間段產(chǎn)生正斜坡。具體地講，在波形V2處，通過積分器106對正脈沖時間段P13進(jìn)行積分產(chǎn)生正斜坡R5。當(dāng)Z波形在時間段P13之后轉(zhuǎn)變回Ov時，如L5所指示的，波形V2保持電平。類似地，通過積分器106對正脈沖時間段P14進(jìn)行積分產(chǎn)生正斜坡R6。當(dāng)Z波形在時間段P14之后轉(zhuǎn)變回Ov時,如L6所指示的,波形V2保持電平。
[0033]在I時鐘信號的一個周期260 (T)之后，在I時鐘的上升沿278上，波形Vl與V2的電壓電平之間的電壓比較在電壓比較器108的輸出130處被進(jìn)行采樣。因為在上升沿278，V2的電壓電平變?yōu)榇笥赩I，所以電壓比較器108的輸出130可以為Ον。如前所述，電壓比較器的輸出130因此可以用作指示I與Q時鐘信號之間的相位關(guān)系的控制信號。例
如，從比較器輸出的Ov可以指示或檢測I與Q時鐘信號之間的相位差(Αφ )超過所需的
90°或Ji/2值。如波形272所描繪的，當(dāng)I與Q時鐘信號之間的相位差(Jr/))超過90°
或π /4時，如274所指示的波形Vl與如276所指示的波形V2之間的電壓差與波形252相對比開始增大，由此Vl和V2的電壓電平基本上相同。
[0034]波形210對應(yīng)于當(dāng)時鐘I和Q的相位完全相反(即，相位差Jp=I80° )時PSD單元100所產(chǎn)生的信號。如所描繪的，時鐘I的上升沿284和時鐘Q的上升沿286的相位相差180°。因為兩個時鐘基本上為相同頻率，所以I和Q時鐘的波形轉(zhuǎn)變彼此相反。例如，在時間段Ρ17期間，I時鐘為邏輯1，而Q時鐘為邏輯O。如288所指示的波形Z是相位檢測器102的輸出124。因為相位檢測器可以被實現(xiàn)為XOR門110，所以僅當(dāng)時鐘1、Q為不同邏輯電平時，輸出124才產(chǎn)生邏輯I (V+)，否則產(chǎn)生邏輯O (Ον)。因此，如所描繪的，時鐘信號1、Q總是為相對的邏輯電平，因此，波形Z保持為恒定的邏輯I (V+)。
[0035]波形292既顯示了如294處的波形Vl所指示的第一積分器器件104的輸出118，又顯示了如296處的波形V2所指示的第二積分器器件106的輸出128。當(dāng)?shù)谝环e分器104開始在I時鐘信號的上升沿284上對I時鐘信號的正脈沖時間段P17進(jìn)行積分時，它產(chǎn)生正斜坡。因此，波形Vl在I時鐘信號的正脈沖時間段P17期間經(jīng)歷正斜坡。當(dāng)I時鐘信號在時間段P18期間轉(zhuǎn)變回Ov時，波形Vl保持電平。如296處的V2所指示的第二積分器106的輸出128在整個I時鐘周期280 (T)期間產(chǎn)生正電壓斜坡，因為它對相位檢測器102所產(chǎn)生的恒定的V+輸出(B卩，波形Z)進(jìn)行積分。
[0036]在I時鐘信號的一個周期280 (T)之后，在I時鐘的上升沿298上，波形Vl與Vl的電壓電平之間的電壓比較在電壓比較器108的輸出130處被進(jìn)行采樣。因為在上升沿298，V2的電壓電平大于VI，電壓比較器108的輸出130可以為Ον。電壓比較器的輸出130因此可以用作指示I時鐘信號與Q時鐘信號之間的相位關(guān)系的控制信號。例如，從比較器輸出的Ov可以指示或檢測I與Q時鐘信號之間的相位差(Λφ )超過所需的90°或π /2值。
[0037]在上述示例性波形中，一旦在I時鐘信號的上升沿上對波形V1、V2的電壓電平之間的電壓比較進(jìn)行采樣，重置信號就也可以應(yīng)用于積分器器件104、106，以便在每個采樣檢測之后使電容器(未顯示)放電。該重置信號可以應(yīng)用于I時鐘信號的用于對比較器輸出130進(jìn)行采樣的上升沿與Z波形的下降沿之間。此外，在確定積分器器件的RC時間常數(shù)時，積分器可以被實現(xiàn)為在給定時鐘頻率下使它們的積分輸出對于90°或π/2的相位差大致相等。
[0038]圖3是可以利用圖1中所描繪的示例性PSD實施例的時鐘相位控制電路300。如所描繪的，在PSU100，比較器108(圖1)的輸出130可以產(chǎn)生送給相位延遲級302的用于控制輸入的時鐘信號I與Q之間的相位關(guān)系的控制信號。基于輸出130處的控制信號電壓，相位延遲級302可以將相位校正應(yīng)用于時鐘信號之一(例如，時鐘Q)，直到時鐘信號1、Q之間的所需的相位關(guān)系被建立為止。
[0039]如以上段落中所描述的，對PSU100的時鐘輸入1、Q’進(jìn)行處理，以便檢測它們的相位關(guān)系。例如，基于時鐘輸入1、Q’之間的相位關(guān)系小于90°或π/2,在比較器108的輸出130處產(chǎn)生的控制信號可以是諸如V+的正電壓。將該正電壓(V+)施加于相位延遲級302可以發(fā)信號給相位延遲級302以增大輸入Q時鐘相對于I時鐘的延遲，并產(chǎn)生延遲增大的時鐘Q’。當(dāng)時鐘Q’延遲并且I和Q’時鐘接近90°或Jr/2目標(biāo)相位差時，比較器輸入(圖2:V1，V2)之間的電壓差開始減小。在一個時刻，時鐘Q’將被延遲到它稍微超過90°或Jr/2目標(biāo)相位差的程度。在比較器108的輸出130處產(chǎn)生的控制信號然后可以從諸如V+的正電壓切換到Ον。將Ov施加于相位延遲級302可以可替換地發(fā)信號給相位延遲級302以開始減小輸入Q時鐘相對于I時鐘的延遲，并產(chǎn)生延遲減小的時鐘信號Q’。當(dāng)時鐘Q’的延遲減小并且I和Q’時鐘接近0°或Jr/2目標(biāo)相位差時，比較器輸入(圖2:V1、V2)之間的電壓差再一次開始減小。因此可以意識到，PSU100與相位延遲級302組合連續(xù)地跟蹤并控制時鐘信號I與Q之間的相位差。
[0040]本發(fā)明的各種實施例的描述是為了說明的目的而提供的，而非意圖窮舉或限于所公開的實施例。許多修改和變化對于本領(lǐng)域的普通技術(shù)人員將是顯而易見的，而不脫離所描述的實施例的范圍和精神。本文中所使用的術(shù)語被選擇來最佳地解釋一個或多個實施例的原理、實際應(yīng)用或優(yōu)于在市場中可見的技術(shù)的技術(shù)改進(jìn)，或者使得本領(lǐng)域的其他普通技術(shù)人員能夠理解本文中所公開的實施例。
【權(quán)利要求】
1.一種時鐘相移檢測器電路,包括: 相位檢測器，所述相位檢測器接收第一時鐘信號和第二時鐘信號，所述相位檢測器產(chǎn)生基于第一時鐘信號與第二時鐘信號之間的相位差的相位信號； 第一積分器，所述第一積分器與相位檢測器耦合，所述第一積分器接收所述相位信號，并產(chǎn)生積分的相位信號； 第二積分器，所述第二積分器接收第一時鐘信號，并產(chǎn)生積分的第一時鐘信號；和 比較器，所述比較器與第一積分器和第二積分器耦合，所述比較器接收積分的相位信號和積分的第一時鐘信號，其中，所述比較器基于積分的相位信號與積分的第一時鐘信號之間的振幅比較來產(chǎn)生檢測第一時鐘信號和第二時鐘信號的相位差與優(yōu)化的相位差之間的變化的控制信號。
2.根據(jù)權(quán)利要求1所述的電路，其中，所述相位信號包括基于第一時鐘信號與第二時鐘信號之間的相位差大于O。并且小于180°的脈沖信號。
3.根據(jù)權(quán)利要求1所述的電路，其中，所述相位信號包括基于第一時鐘信號與第二時鐘信號之間的相位差約為180°的正DC電壓值。
4.根據(jù)權(quán)利要求1所述的電路，其中，所述相位信號包括基于第一時鐘信號與第二時鐘信號之間的相位差約為0°的大約零伏特值。
5.根據(jù)權(quán)利要求1所述的電路，其中，所述控制信號包括基于與所積分的相位信號相應(yīng)的電壓電平超過與所積分的第一時鐘信號相應(yīng)的電壓電平的邏輯高值，所述邏輯高值檢測第一時鐘信號與第二時鐘信號之間的相位差超過90°，并且其中，所述邏輯高值用于將第一時鐘信號與第二時鐘信號之間的現(xiàn)存的相位差減小到優(yōu)化的相位差。
6.根據(jù)權(quán)利要求5所述 的電路，其中，所述優(yōu)化的相位差約為90°。
7.根據(jù)權(quán)利要求6所述的電路，其中，所述現(xiàn)存的相位差包括90°與180°之間的相位差值。
8.根據(jù)權(quán)利要求1所述的電路，其中，所述控制信號包括基于與所積分的第一時鐘信號相應(yīng)的電壓電平超過與所積分的相位信號相應(yīng)的電壓電平的邏輯低值，所述邏輯低值檢測第一時鐘信號與第二時鐘信號之間的相位差小于90°，并且其中，所述邏輯低值用于將第一時鐘信號與第二時鐘信號之間的現(xiàn)存的相位差增大到優(yōu)化的相位差。
9.根據(jù)權(quán)利要求8所述的電路，其中，所述優(yōu)化的相位差約為90°。
10.根據(jù)權(quán)利要求9所述的電路，其中，所述現(xiàn)存的相位差包括0°與90°之間的相位差值。
11.根據(jù)權(quán)利要求1所述的電路，其中，所述相位檢測器包括NAND門，所述NAND門具有第一輸入、第二輸入和輸出，以使得第一輸入與第一時鐘信號I禹合，第二輸入與第二時鐘信號耦合，并且所述輸出與第一積分器的輸入耦合。
12.—種檢測第一時鐘信號與第二時鐘信號之間的相位關(guān)系的偏移的方法，包括: 確定第一時鐘信號與第二時鐘信號之間的相位差； 對所確定的相位差進(jìn)行積分以用于產(chǎn)生第一電壓值； 對第一時鐘信號進(jìn)行積分以用于產(chǎn)生第二電壓值；和 將第一電壓值與第二電壓值進(jìn)行比較，以用于產(chǎn)生用于檢測第一時鐘信號與第二時鐘信號之間的相位關(guān)系的控制信號，其中，基于第一電壓值超過第二電壓值，所述控制信號檢測所確定的第一時鐘信號與第二時鐘信號之間的相位差與優(yōu)化的相位差相比的增大，并且 其中，基于第二電壓值超過第一電壓值，所述控制信號檢測所確定的第一時鐘信號與第二時鐘信號之間的相位差與優(yōu)化的相位差相比的減小。
13.根據(jù)權(quán)利要求12所述的方法，其中，所確定的相位信號包括基于第一時鐘信號與第二時鐘信號之間的相位差大于O。并且小于180°的脈沖信號。
14.根據(jù)權(quán)利要求12所述的方法，其中，所確定的相位信號包括基于第一時鐘信號與第二時鐘信號之間的相位差約為180°的正DC電壓值。
15.根據(jù)權(quán)利要求12所述的方法，其中，所確定的相位信號包括基于第一時鐘信號與第二時鐘信號之間的相位差約為0°的大約零伏特值。
16.根據(jù)權(quán)利要求12所述的方法，其中，所產(chǎn)生的控制信號包括基于與所積分的相位信號相應(yīng)的電壓電平超過與所積分的第一時鐘信號相應(yīng)的電壓電平的邏輯高值，所述邏輯高值檢測第一時鐘信號與第二時鐘信號之間的相位差超過90°，并且其中，所述邏輯高值用于將第一時鐘信號與第二時鐘信號之間的現(xiàn)存的相位差減小到優(yōu)化的相位差。
17.根據(jù)權(quán)利要求16所述的方法，其中，所述優(yōu)化的相位差約為90°。
18.根據(jù)權(quán)利要求17所述的方法，其中，所述現(xiàn)存的相位差包括90°與180°之間的相位差值。
19.根據(jù)權(quán)利要求12所述的方法，其中，所產(chǎn)生的控制信號包括基于與所積分的第一時鐘信號相應(yīng)的電壓電平超過與所積分的相位信號相應(yīng)的電壓電平的邏輯低值，所述邏輯低值檢測第一時鐘信號與第二時鐘信號之間的相位差小于90°，并且其中，所述邏輯低值用于將第一時鐘信號與第二`時鐘信號之間的現(xiàn)存的相位差增大到優(yōu)化的相位差。
20.根據(jù)權(quán)利要求19所述的方法，其中，所述優(yōu)化的相位差約為90°。
21.根據(jù)權(quán)利要求20所述的方法，其中，所述現(xiàn)存的相位差包括0°與90°之間的相位差值。
【文檔編號】H03K5/125GK103873027SQ201310629598
【公開日】2014年6月18日 申請日期:2013年11月29日 優(yōu)先權(quán)日:2012年12月7日
【發(fā)明者】馮凱棣, 郭宗儒, T·N·山, 王平川, 楊志堅 申請人:國際商業(yè)機(jī)器公司