一種低功耗模擬濾波電路的結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型屬于濾波器電路的領(lǐng)域，公開了一種低功耗模擬濾波器電路的結(jié)構(gòu)，其特征在于：它包括雙端的第一跨導(dǎo)、第二跨導(dǎo)和第三跨導(dǎo)，三者順次以相反的極性級(jí)聯(lián)；第一調(diào)整模塊，連接于該第一跨導(dǎo)的正、負(fù)輸出端，具有一第一共?？刂齐娐泛鸵坏谝辉鲆嫜a(bǔ)償電路；第二調(diào)整模塊，連接于該第二跨導(dǎo)的正、負(fù)輸出端，具有一第二共?？刂齐娐泛鸵坏诙鲆嫜a(bǔ)償電路；以及四個(gè)電容組，各自連接于所述第一跨導(dǎo)和第二跨導(dǎo)的正、負(fù)輸出端與地之間。本方案省略了電感，避免了電感所占用的電路面積；而且可以實(shí)現(xiàn)高頻工作，降低電路功耗。同時(shí)，電容組可以實(shí)現(xiàn)調(diào)節(jié)電路中心頻率的功能，通用性好。
【專利說明】一種低功耗模擬濾波電路的結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及一種模擬濾波電路。
【背景技術(shù)】
[0002]在模擬濾波器中，工作帶寬與功耗是相互影響的參數(shù)，若需要得到較大的工作帶寬，則電路的功耗增加、耗用元件多，因此必然占用更大的電路面積。這一點(diǎn)在集成電路方案中凸顯其缺陷。
實(shí)用新型內(nèi)容
[0003]針對(duì)上述模擬濾波器在提高工作帶寬時(shí)往往引起功耗增加、系統(tǒng)復(fù)雜、電路面積大的缺陷，本實(shí)用新型提出一種低功耗模擬濾波器電路的結(jié)構(gòu)，其技術(shù)方案如下:
[0004]一種低功耗模擬濾波器電路的結(jié)構(gòu)，它包括:
[0005]第一跨導(dǎo)、第二跨導(dǎo)和第三跨導(dǎo)，三者各自均包括正、負(fù)的輸入端和正、負(fù)的輸出端，三者以所述輸出端和輸入端順次以相反的極性級(jí)聯(lián)；
[0006]第一調(diào)整模塊，通過一第一調(diào)整端連接于該第一跨導(dǎo)的正輸出端；一第二調(diào)整端連接于該第一跨導(dǎo)的負(fù)輸出端；該第一調(diào)整端和第二調(diào)整端并聯(lián)一第一共?？刂齐娐泛鸵坏谝辉鲆嫜a(bǔ)償電路；
[0007]第二調(diào)整模塊，通過一第三調(diào)整端連接于該第二跨導(dǎo)的正輸出端；一第四調(diào)整端連接于該第二跨導(dǎo)的負(fù)輸出端；該第三調(diào)整端和第四調(diào)整端并聯(lián)一第二共模控制電路和一第二增益補(bǔ)償電路；以及
[0008]四個(gè)電容組，各自連接于所述第一跨導(dǎo)和第二跨導(dǎo)的正、負(fù)輸出端與地之間。
[0009]本方案的改進(jìn)有:
[0010]較佳實(shí)施例中，所述第一共?？刂齐娐钒?
[0011]PMOS管Pl的柵極和NMOS管NI的柵極相連，并連通所述第一調(diào)整端；PM0S管Pl的漏極和NMOS管NI的漏極相連；
[0012]PMOS管P2的柵極和NMOS管N2的柵極相連，并連通所述第二調(diào)整端；PM0S管P2的漏極和NMOS管N2的漏極相連；其中，
[0013]PMOS管Pl和PMOS管P2的源極接電源Vdd ;W0S管NI和NMOS管N2的源極接地。
[0014]較佳實(shí)施例中，所述第一跨導(dǎo)包括:
[0015]PMOS管P3的柵極和NMOS管N3的柵極相連，并連通該第一跨導(dǎo)的正輸入端；PM0S管P3的漏極與NMOS管的N3漏極相連，并連通該第一跨導(dǎo)的負(fù)輸出端；
[0016]PMOS管P4的柵極和NMOS管N4的柵極相連，并連通該第一跨導(dǎo)的負(fù)輸入端；PM0S管P4的漏極與NMOS管N4的漏極相連，并連通該第一跨導(dǎo)的正輸出端；其中，
[0017]PMOS管P3和PMOS管P4的源極連接于電源Vdd，NMOS管N3和NMOS管N4的源極接地。
[0018]較佳實(shí)施例中，所述第一增益補(bǔ)償電路包括:[0019]PMOS管P5，其柵極與NMOS管N5柵極相連，同時(shí)與所述第二調(diào)整端相連；
[0020]PMOS管P6，其柵極與NMOS管N6柵極相連，同時(shí)與所述第一調(diào)整端相連；其中
[0021]PMOS管P5的柵極、漏極各自分別與PMOS管P6的漏極、柵極相連；PM0S管P5的源極與PMOS管P6的源極接電源Vdd ；NM0S管N5和NMOS管N6的源極接地。
[0022]較佳實(shí)施例中，所述第二共?？刂齐娐放c第一共?？刂齐娐方Y(jié)構(gòu)相同。
[0023]較佳實(shí)施例中，所述第二跨導(dǎo)、第三跨導(dǎo)和該第一跨導(dǎo)的結(jié)構(gòu)相同。
[0024]較佳實(shí)施例中，所述第二增益補(bǔ)償電路與該第一增益補(bǔ)償電路結(jié)構(gòu)相同。
[0025]本方案帶來的有益效果有:
[0026]1.本專利的結(jié)構(gòu)可省略電感，因此避免了電感所占用的必要電路面積；而且該結(jié)構(gòu)的電路中除了輸出端不存在其他極點(diǎn)，可以實(shí)現(xiàn)高頻工作；電路無常見二階重疊部分，因此減少了電路面積的同時(shí)降低電路功耗。同時(shí)，電容組可以實(shí)現(xiàn)調(diào)節(jié)電路中心頻率(截止頻率)的功能，通用性好。
[0027]2.共?？刂齐娐贰⒖鐚?dǎo)和增益補(bǔ)償電路均結(jié)構(gòu)相同；實(shí)現(xiàn)了最好的對(duì)稱效果和溫度特性，電路規(guī)模小，不含獨(dú)立的電阻部件，節(jié)約功耗。同時(shí)因?yàn)橥耆÷粤穗姼性m合高頻、低電壓工作。
【專利附圖】

【附圖說明】
[0028]以下結(jié)合附圖實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明:
[0029]圖1是本實(shí)用新型一個(gè)實(shí)施例的電路模塊圖；
[0030]圖2是圖1所示實(shí)施例其第一共模控制電路10的電路圖；
[0031]圖3是圖1所示實(shí)施例其第一跨導(dǎo)I的電路圖；
[0032]圖4是圖1所示實(shí)施例其第一增益補(bǔ)償電路12的電路圖；
[0033]圖5是圖1所示實(shí)施例其中一個(gè)電容組的電路圖。
【具體實(shí)施方式】
[0034]如圖1至圖5所示，本實(shí)用新型一個(gè)實(shí)施例的示意圖。其中圖1展示了其主要功能模塊的結(jié)構(gòu)，圖2至圖5則展示了具體的電路結(jié)構(gòu)。
[0035]第一跨導(dǎo)1、第二跨導(dǎo)2和第三跨導(dǎo)3順次級(jí)聯(lián)，三者各自均包括正、負(fù)的輸入端和正、負(fù)的輸出端，三者以輸出端和輸入端順次以相反的極性級(jí)聯(lián)，即第一跨導(dǎo)I的輸出端極性與第二跨導(dǎo)2的輸入端極性反接，第二跨導(dǎo)2的輸出端與第三跨導(dǎo)3的輸入端極性反接。
[0036]第一跨導(dǎo)I的正、負(fù)輸出端分別連接一個(gè)第一調(diào)整模塊10的第一調(diào)整端pinl和第二調(diào)整端pin2。此第一調(diào)整模塊10內(nèi)部具有一第一共?？刂齐娐?0和一第一增益補(bǔ)償電路12，并且兩者輸出端并聯(lián)后各自與第一調(diào)整端pinl和第二調(diào)整端pin2連接。
[0037]類似地，具有一個(gè)第二調(diào)整模塊20，通此第二調(diào)整模塊20過一第三調(diào)整端pin3連接于該第二跨導(dǎo)2的正輸出端；一第四調(diào)整端pin4連接于該第二跨導(dǎo)2的負(fù)輸出端；該第三調(diào)整端pin3和第四調(diào)整端pin4并聯(lián)一第二共模控制電路21和一第二增益補(bǔ)償電路22。四個(gè)電容組，分別是Cx1、Cx2、Cx3和Cx4，各自連接于第一跨導(dǎo)I和第二跨導(dǎo)2的正、負(fù)輸出端與地之間。整個(gè)裝置的輸入端就是第一跨導(dǎo)I的正、負(fù)輸入端，而其帶通濾波的輸出端Out+和Out-分別連接于第一跨導(dǎo)I的正、負(fù)輸出端。[0038]本專利的結(jié)構(gòu)可省略電感，因此避免了電感所占用的必要電路面積；而且該結(jié)構(gòu)的電路中除了輸出端不存在其他極點(diǎn)，可以實(shí)現(xiàn)高頻工作；電路無常見二階重疊部分，因此減少了電路面積的同時(shí)降低電路功耗。同時(shí)，電容組Cxl、Cx2、Cx3和Cx4可以實(shí)現(xiàn)調(diào)節(jié)電路中心頻率(截止頻率)的功能,通用性好。
[0039]本實(shí)施例還具有其他一些特點(diǎn):
[0040]如圖2所示，本實(shí)施例的第一共?？刂齐娐?1包括:
[0041]PMOS管Pl，其柵極和NMOS管NI的柵極相連，并連通所述第一調(diào)整端；PM0S管Pl的漏極和NMOS管NI的漏極相連；PM0S管P2，其柵極和NMOS管N2的柵極相連，并連通所述第二調(diào)整端；PM0S管P2的漏極和NMOS管N2的漏極相連；其中，PMOS管Pl和PMOS管P2的源極接電源Vdd ；NM0S管NI和NMOS管N2的源極接地。該共模控制電路11等效為電阻電路，控制其共模增益，同時(shí)結(jié)構(gòu)簡(jiǎn)單，工藝一致性好。
[0042]如圖3所示，第一跨導(dǎo)I包括PMOS管P3，其柵極和NMOS管N3的柵極相連，并連通該第一跨導(dǎo)I的正輸入端Vin+ ；PM0S管P3的漏極與NMOS管的N3漏極相連，并連通該第一跨導(dǎo)I的負(fù)輸出端Vout- ；PM0S管P4，其柵極和NMOS管N4的柵極相連，并連通該第一跨導(dǎo)I的負(fù)輸入端Vin- ；PM0S管P4的漏極與NMOS管N4的漏極相連，并連通該第一跨導(dǎo)I的正輸出端Vout+ ;其中，PMOS管P3和PMOS管P4的源極連接于電源Vdd，NM0S管N3和NMOS管N4的源極接地。該結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)對(duì)稱，同時(shí)與第一共?？刂齐娐?1的形態(tài)相匹配，其一致性較好。
[0043]如圖4所示，第一增益補(bǔ)償電路12包括:PM0S管P5，其柵極與NMOS管N5柵極相連，同時(shí)與第二調(diào)整端Pin2相連；PM0S管P6，其柵極與NMOS管N6柵極相連，同時(shí)與第一調(diào)整端pinl相連；其中PMOS管P5的柵極、漏極各自分別與PMOS管P6的漏極、柵極相連；PMOS管P5的源極與PMOS管P6的源極接電源Vdd ；NM0S管N5和NMOS管N6的源極接地。同樣地，該電路的結(jié)構(gòu)類似第一共?？刂齐娐?1和第一跨導(dǎo)1，形態(tài)對(duì)稱，溫度一致性好。
[0044]考慮到最好的對(duì)稱效果和溫度特性，本實(shí)施例的第二共模控制電路21與第一共?？刂齐娐?1結(jié)構(gòu)相同；第二跨導(dǎo)2、第三跨導(dǎo)3和該第一跨導(dǎo)I的結(jié)構(gòu)相同；第二增益補(bǔ)償電路22與該第一增益補(bǔ)償電路12結(jié)構(gòu)相同。如此的結(jié)構(gòu)，電路規(guī)模小，不含獨(dú)立的電阻部件，節(jié)約功耗。同時(shí)因?yàn)橥耆÷粤穗姼性?，因此適合高頻、低電壓工作。
[0045]本實(shí)施例的同時(shí)將電容組設(shè)置為可變，以實(shí)現(xiàn)調(diào)節(jié)電路中心頻率(截止頻率)的功能。如圖5所示，為電容組Cxl的電路圖，采用并聯(lián)組合的三個(gè)電容，彼此容量關(guān)系為lCu，2Cu和4Cu，在開關(guān)陣列的控制下，實(shí)現(xiàn)長(zhǎng)度三位的可變頻率。
[0046]本通過使用0.18um CMOS工藝對(duì)電路進(jìn)行設(shè)計(jì)，與通常反向電路構(gòu)成的濾波電路相比，可降低功耗達(dá)61%。另外，整個(gè)電路還除了輸出端Out+和Out-以外，通過pin3和Pin4輸出的兩端還具有低通濾波的功能，具有功能多用的特點(diǎn)。
[0047]以上所述，僅為本實(shí)用新型較佳實(shí)施例而已，故不能依此限定本實(shí)用新型實(shí)施的范圍，即依本實(shí)用新型專利范圍及說明書內(nèi)容所作的等效變化與修飾，皆應(yīng)仍屬本實(shí)用新型涵蓋的范圍內(nèi)。
【權(quán)利要求】
1.一種低功耗模擬濾波器電路的結(jié)構(gòu),其特征在于:它包括: 第一跨導(dǎo)、第二跨導(dǎo)和第三跨導(dǎo)，三者各自均包括正、負(fù)的輸入端和正、負(fù)的輸出端，三者以所述輸出端和輸入端順次以相反的極性級(jí)聯(lián)； 第一調(diào)整模塊，通過一第一調(diào)整端連接于該第一跨導(dǎo)的正輸出端；一第二調(diào)整端連接于該第一跨導(dǎo)的負(fù)輸出端；該第一調(diào)整端和第二調(diào)整端并聯(lián)一第一共?？刂齐娐泛鸵坏谝辉鲆嫜a(bǔ)償電路； 第二調(diào)整模塊，通過一第三調(diào)整端連接于該第二跨導(dǎo)的正輸出端；一第四調(diào)整端連接于該第二跨導(dǎo)的負(fù)輸出端；該第三調(diào)整端和第四調(diào)整端并聯(lián)一第二共?？刂齐娐泛鸵坏诙鲆嫜a(bǔ)償電路；以及 四個(gè)電容組，各自連接于所述第一跨導(dǎo)和第二跨導(dǎo)的正、負(fù)輸出端與地之間。
2.根據(jù)權(quán)利要求1所述一種低功耗模擬濾波器電路的結(jié)構(gòu)，其特征在于:所述第一共?？刂齐娐钒? PMOS管Pl的柵極和NMOS管NI的柵極相連，并連通所述第一調(diào)整端；PM0S管Pl的漏極和NMOS管NI的漏極相連； PMOS管P2的柵極和NMOS管N2的柵極相連，并連通所述第二調(diào)整端；PM0S管P2的漏極和NMOS管N2的漏極相連；其中， PMOS管Pl和PMOS管P2的源極接電源Vdd ；NM0S管NI和NMOS管N2的源極接地。
3.根據(jù)權(quán)利要求1所述一種低功耗模擬濾波器電路的結(jié)構(gòu)，其特征在于:所述第一跨導(dǎo)包括: PMOS管P3的柵極和NMOS管N3的柵極相連，并連通該第一跨導(dǎo)的正輸入端；PM0S管P3的漏極與NMOS管的N3漏極相連，并連通該第一跨導(dǎo)的負(fù)輸出端； PMOS管P4的柵極和NMOS管N4的柵極相連，并連通該第一跨導(dǎo)的負(fù)輸入端；PM0S管P4的漏極與NMOS管N4的漏極相連，并連通該第一跨導(dǎo)的正輸出端；其中， PMOS管P3和PMOS管P4的源極連接于電源Vdd，NMOS管N3和NMOS管N4的源極接地。
4.根據(jù)權(quán)利要求1所述一種低功耗模擬濾波器電路的結(jié)構(gòu)，其特征在于:所述第一增益補(bǔ)償電路包括: PMOS管P5，其柵極與NMOS管N5柵極相連，同時(shí)與所述第二調(diào)整端相連； PMOS管P6，其柵極與NMOS管N6柵極相連，同時(shí)與所述第一調(diào)整端相連；其中PMOS管P5的柵極、漏極各自分別與PMOS管P6的漏極、柵極相連；PM0S管P5的源極與PMOS管P6的源極接電源Vdd ；NM0S管N5和NMOS管N6的源極接地。
5.根據(jù)權(quán)利要求2所述一種低功耗模擬濾波器電路的結(jié)構(gòu)，其特征在于:所述第二共?？刂齐娐放c第一共?？刂齐娐方Y(jié)構(gòu)相同。
6.根據(jù)權(quán)利要求3所述一種低功耗模擬濾波器電路的結(jié)構(gòu)，其特征在于:所述第二跨導(dǎo)、第三跨導(dǎo)和該第一跨導(dǎo)的結(jié)構(gòu)相同。
7.根據(jù)權(quán)利要求4所述一種低功耗模擬濾波器電路的結(jié)構(gòu)，其特征在于:所述第二增益補(bǔ)償電路與該第一增益補(bǔ)償電路結(jié)構(gòu)相同。
【文檔編號(hào)】H03H11/12GK203761347SQ201320815550
【公開日】2014年8月6日 申請(qǐng)日期:2013年12月11日 優(yōu)先權(quán)日:2013年12月11日
【發(fā)明者】林海軍 申請(qǐng)人:林海軍