一種快速n位原碼到補(bǔ)碼的轉(zhuǎn)換裝置和轉(zhuǎn)換方法
【專利摘要】本發(fā)明公開了一種快速n位原碼到補(bǔ)碼的轉(zhuǎn)換裝置和轉(zhuǎn)換方法，該轉(zhuǎn)換裝置分成判斷電路、處理電路和符號產(chǎn)生電路三部分，通過判斷電路產(chǎn)生取反判斷信號，再通過處理電路轉(zhuǎn)換；其實(shí)現(xiàn)的原碼到補(bǔ)碼轉(zhuǎn)換的邏輯深度為2，最大負(fù)載為n-1個(gè)NMOS。本發(fā)明簡單易行，無需使用加法，避免大延遲產(chǎn)生，轉(zhuǎn)換電路邏輯深度小，負(fù)載少，在版圖布局時(shí)布局簡單。
【專利說明】一種快速η位原碼到補(bǔ)碼的轉(zhuǎn)換裝置和轉(zhuǎn)換方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計(jì)算機(jī)領(lǐng)域，尤其涉及一種快速η位原碼到補(bǔ)碼的轉(zhuǎn)換裝置和轉(zhuǎn)換方法。

【背景技術(shù)】
[0002]原碼是一種計(jì)算機(jī)中對數(shù)字的二進(jìn)制定點(diǎn)表示方法；原碼表示法在數(shù)值前面增加了一位符號位(即最高位)，正數(shù)該位為0，負(fù)數(shù)該位為1，其余位表示數(shù)值的大小。原碼表示法簡單易懂，時(shí)常作為外圍硬件電路的輸入信號，但是原碼卻不能直接參加運(yùn)算。
[0003]在計(jì)算機(jī)系統(tǒng)中，數(shù)值一律采用補(bǔ)碼來表示和存儲(chǔ)，其原因在于，使用補(bǔ)碼，可以將符號位和數(shù)值位統(tǒng)一處理，加法和減法統(tǒng)一處理。
[0004]另一方面，補(bǔ)碼與原碼的相互轉(zhuǎn)換，其運(yùn)算過程是相同的，不需要額外的硬件電路。
[0005]因此，設(shè)計(jì)原碼到補(bǔ)碼轉(zhuǎn)換的電路便十分必要。
[0006]根據(jù)原碼和補(bǔ)碼的定義，對于正數(shù)而言，補(bǔ)碼與原碼相同；對于負(fù)數(shù)而言，補(bǔ)碼通過保留符號位不變，數(shù)值位各位取反，最后整個(gè)數(shù)加一，完成原碼到補(bǔ)碼的運(yùn)算。
[0007]從定義角度而言，完成原碼到補(bǔ)碼的運(yùn)算，需要完成兩步關(guān)鍵操作。第一步，判斷原碼是正數(shù)還是負(fù)數(shù)；第二步，對負(fù)數(shù)反碼加一。在一些特定的情況下，實(shí)現(xiàn)判斷正負(fù)數(shù)，取反，再加一的整個(gè)過程消耗的時(shí)間是難以接受的。
[0008]由此，設(shè)計(jì)快速原碼到補(bǔ)碼運(yùn)算便十分必要。


【發(fā)明內(nèi)容】

[0009]本發(fā)明所要解決的技術(shù)問題是針對【背景技術(shù)】的缺陷，提供一種快速η位原碼到補(bǔ)碼的轉(zhuǎn)換裝置和轉(zhuǎn)換方法。
[0010]本發(fā)明為解決上述技術(shù)問題采用以下技術(shù)方案:
一種快速η位原碼到補(bǔ)碼的轉(zhuǎn)換裝置，其中，η為大于等于3的整數(shù)，
當(dāng)η等于3時(shí)，包含I個(gè)2級判斷電路、I個(gè)處理電路，I個(gè)符號產(chǎn)生電路、3位輸入端口Β1-Β3和3位輸出端口 C1-C3 ；
當(dāng)η等于4時(shí)，包含I個(gè)2級判斷電路、I個(gè)3級判斷電路、2個(gè)處理電路，I個(gè)符號產(chǎn)生電路、4位輸入端口 ΒΡ..Β4和4位輸出端口；
當(dāng)η大于等于5時(shí)，包含I個(gè)2級判斷電路，I個(gè)3級判斷電路，…，I個(gè)η_1級判斷電路，n-2個(gè)處理電路，I個(gè)符號產(chǎn)生電路、η位輸入端口 ΒΡ..Βη和η位輸出端口(^"Cn ；所述輸入端口 BI輸入信號至輸出端口 Cl ；
對于任意大于等于2且小于等于η-1的整數(shù)m，m級判斷電路包含一個(gè)判斷PM0S、一個(gè)判斷反相器、正相輸出端口 J_P，負(fù)相輸出端口 J_N和m個(gè)判斷NM0S，所述判斷PMOS柵極接地、源極接工作電壓、漏極接正相輸出端口 J_P，所述m個(gè)判斷NMOS中m-Ι個(gè)判斷NMOS的漏極均與正相輸出端口 J_P相連、柵極依次與輸入端口 BP-Bm-1相連、源極均與另一個(gè)判斷NMOS的漏極相連，另一個(gè)判斷NMOS的柵極與輸入端口 Bm相連、源極接地，所述判斷反相器的輸入端與正相輸出端口 J_P相連、輸出端與負(fù)相輸出端口 J_N相連；
所述處理電路包含第一至第三處理輸入端口、處理輸出端口、處理反相器、第一至第四處理PMOS以及第一至第四處理NM0S，其中:
所述第一處理PMOS源極接工作電壓、漏極與第三處理PMOS的源極相連、柵極與第一處理輸入端口相連；
所述第二處理PMOS源極接工作電壓、漏極與第四處理PMOS的源極相連、柵極與處理反相器的輸出端相連，所述處理反相器的輸入端與第一處理輸入端口相連；
所述第三處理PMOS的柵極與第二處理輸入端口相連、漏極與處理輸出端口相連；所述第四處理PMOS的柵極與第三處理輸入端口相連、漏極與處理輸出端口相連；所述第一處理NMOS的漏極與處理輸出端口相連、柵極與第三處理輸入端口相連、源極與第三處理NMOS的漏極相連；
所述第二處理NMOS的漏極與處理輸出端口相連、柵極與理反相器的輸出端相連、源極與第四處理NMOS的漏極相連；
所述第三處理NMOS的柵極與第二處理輸入端口相連、源極接地；
所述第四處理NMOS的柵極與第一處理輸入端口相連、源極接地；
所述第三處理NMOS的漏極與第四處理NMOS的漏極相連；
對于任意大于等于2且小于等于η-1的整數(shù)m，m級判斷電路均與一個(gè)處理電路相連，所述處理電路的第一處理輸入端口與輸入端口 Bm相連、第二處理輸入端口與m級判斷電路的負(fù)相輸出端口 J_N相連、第三處理輸入端口與m級判斷電路的正相輸出端口 J_P相連、處理輸出端口與輸出端口 Cm相連；
所述符號產(chǎn)生電路包含一個(gè)符號PM0S、一個(gè)符號反相器和η個(gè)符號NM0S,所述符號PMOS柵極接地、源極接工作電壓、漏極接符號反相器的輸入端，所述符號反相器的輸出端與輸出端口 Cn相連,所述η個(gè)符號NMOS中η_1個(gè)符號NMOS的漏極均與符號反相器的輸入端相連、柵極依次與輸入端口 ΒΡ..Βη-1相連、源極均與另一個(gè)符號NMOS的漏極相連，所述另一個(gè)符號NMOS的源極接地、柵極與輸入端口 Bn相連。
[0011]本發(fā)明還公開了一種快速η位原碼到補(bǔ)碼的轉(zhuǎn)換方法，包含以下步驟:
步驟I)，除符號位外，從所述η位源碼的最低位開始尋找第一個(gè)邏輯值為I的原碼；步驟2)，若符號位為I，將最低位至所述第一個(gè)邏輯值為I的原碼判定為不反相，將所述第一個(gè)邏輯值為I的原碼以上至除符號位以外的最高位判定為反相；若符號位為0，則所有原碼判定為不反相；
步驟3)，對判定為反相的原碼進(jìn)行取反，完成原碼到補(bǔ)碼的轉(zhuǎn)換。
[0012]本發(fā)明采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，具有以下技術(shù)效果:
1.簡單易行，無需使用加法；
2.避免大延遲產(chǎn)生，轉(zhuǎn)換電路邏輯深度小，負(fù)載少；
3.在版圖布局時(shí)布局簡單。

【專利附圖】

【附圖說明】
[0013]圖1是本發(fā)明的結(jié)構(gòu)示意圖； 圖2是η級判斷電路的結(jié)構(gòu)意圖；
圖3是處理電路的結(jié)構(gòu)不意圖；
圖4是符號產(chǎn)生電路的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0014]下面結(jié)合附圖對本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)說明:
如圖1所示，本發(fā)明提供了一種快速η位原碼到補(bǔ)碼的轉(zhuǎn)換裝置，其中，η為大于等于3的整數(shù)，
當(dāng)η等于3時(shí)，包含I個(gè)2級判斷電路、I個(gè)處理電路，I個(gè)符號產(chǎn)生電路、3位輸入端口Β1-Β3和3位輸出端口 C1-C3 ；
當(dāng)η等于4時(shí)，包含I個(gè)2級判斷電路、I個(gè)3級判斷電路、2個(gè)處理電路，I個(gè)符號產(chǎn)生電路、4位輸入端口 ΒΡ..Β4和4位輸出端口；
當(dāng)η大于等于5時(shí)，包含I個(gè)2級判斷電路，I個(gè)3級判斷電路，…，I個(gè)η_1級判斷電路，n-2個(gè)處理電路，I個(gè)符號產(chǎn)生電路、η位輸入端口 ΒΡ..Βη和η位輸出端口(^"Cn ；所述輸入端口 BI輸入信號至輸出端口 Cl ；
如圖2所示，對于任意大于等于2且小于等于η-1的整數(shù)m，m級判斷電路包含一個(gè)判斷PM0S、一個(gè)判斷反相器、正相輸出端口 J_P，負(fù)相輸出端口 J_N和m個(gè)判斷NM0S，所述判斷PMOS柵極接地、源極接工作電壓、漏極接正相輸出端口 J_P，所述m個(gè)判斷NMOS中m_l個(gè)判斷NMOS的漏極均與正相輸出端口 J_P相連、柵極依次與輸入端口 BP-Bm-1相連、源極均與另一個(gè)判斷NMOS的漏極相連，另一個(gè)判斷NMOS的柵極與輸入端口 Bm相連、源極接地，所述判斷反相器的輸入端與正相輸出端口 J_P相連、輸出端與負(fù)相輸出端口 J_N相連；
如圖3所示，所述處理電路包含第一至第三處理輸入端口、處理輸出端口、處理反相器、第一至第四處理PMOS以及第一至第四處理NM0S，其中:
所述第一處理PMOS源極接工作電壓、漏極與第三處理PMOS的源極相連、柵極與第一處理輸入端口相連；
所述第二處理PMOS源極接工作電壓、漏極與第四處理PMOS的源極相連、柵極與處理反相器的輸出端相連，所述處理反相器的輸入端與第一處理輸入端口相連；
所述第三處理PMOS的柵極與第二處理輸入端口相連、漏極與處理輸出端口相連；所述第四處理PMOS的柵極與第三處理輸入端口相連、漏極與處理輸出端口相連；所述第一處理NMOS的漏極與處理輸出端口相連、柵極與第三處理輸入端口相連、源極與第三處理NMOS的漏極相連；
所述第二處理NMOS的漏極與處理輸出端口相連、柵極與處理反相器的輸出端相連、源極與第四處理NMOS的漏極相連；
所述第三處理NMOS的柵極與第二處理輸入端口相連、源極接地；
所述第四處理NMOS的柵極與第一處理輸入端口相連、源極接地；
所述第三處理NMOS的漏極與第四處理NMOS的漏極相連；
對于任意大于等于2且小于等于η-1的整數(shù)m，m級判斷電路均與一個(gè)處理電路相連，所述處理電路的第一處理輸入端口與輸入端口 Bm相連、第二處理輸入端口與m級判斷電路的負(fù)相輸出端口 J_N相連、第三處理輸入端口與m級判斷電路的正相輸出端口 J_P相連、處理輸出端口與輸出端口 Cm相連；
如圖4所不,所述符號產(chǎn)生電路包含一個(gè)符號PMOS、一個(gè)符號反相器和η個(gè)符號NMOS,所述符號PMOS柵極接地、源極接工作電壓、漏極接符號反相器的輸入端，所述符號反相器的輸出端與輸出端口 Cn相連，所述η個(gè)符號NMOS中η_1個(gè)符號NMOS的漏極均與符號反相器的輸入端相連、柵極依次與輸入端口 ΒΡ..Βη-1相連、源極均與另一個(gè)符號NMOS的漏極相連，所述另一個(gè)符號NMOS的源極接地、柵極與輸入端口 Bn相連。
[0015]本發(fā)明還公開了一種快速η位原碼到補(bǔ)碼的轉(zhuǎn)換方法，包含以下步驟:
步驟I)，除符號位外，從所述η位源碼的最低位開始尋找第一個(gè)邏輯值為I的原碼；步驟2)，若符號位為I，將最低位至所述第一個(gè)邏輯值為I的原碼判定為不反相，將所述第一個(gè)邏輯值為I的原碼以上至除符號位以外的最高位判定為反相；若符號位為0，則所有原碼判定為不反相；
步驟3)，對判定為反相的原碼進(jìn)行取反，完成原碼到補(bǔ)碼的轉(zhuǎn)換。
[0016]以η=8為例，4位原碼1001_1100到補(bǔ)碼的轉(zhuǎn)換具體步驟如下:
1、除符號位外，從最低位開始，第一個(gè)原碼為I的位數(shù)為第3位；
2、符號位為1，第I位至第3位判定為不反相，第4位至第7位判定為反相；
3、第I位至第3位不反相，輸出為100，第4位至第7位反相，輸出為1100;
4、完成轉(zhuǎn)換，最后輸出補(bǔ)碼1110_0100；
應(yīng)用上述生成方法，可以快速實(shí)現(xiàn)η位原碼到補(bǔ)碼轉(zhuǎn)換。
[0017]以上所述的【具體實(shí)施方式】，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的【具體實(shí)施方式】而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種快速η位原碼到補(bǔ)碼的轉(zhuǎn)換裝置，其特征在于，η為大于等于3的整數(shù)， 當(dāng)η等于3時(shí)，包含I個(gè)2級判斷電路、I個(gè)處理電路，I個(gè)符號產(chǎn)生電路、3位輸入端口Β1-Β3和3位輸出端口 C1-C3 ； 當(dāng)η等于4時(shí)，包含I個(gè)2級判斷電路、I個(gè)3級判斷電路、2個(gè)處理電路，I個(gè)符號產(chǎn)生電路、4位輸入端口 ΒΡ..Β4和4位輸出端口； 當(dāng)η大于等于5時(shí)，包含I個(gè)2級判斷電路，I個(gè)3級判斷電路，…，I個(gè)η_1級判斷電路，n-2個(gè)處理電路，I個(gè)符號產(chǎn)生電路、η位輸入端口 ΒΡ..Βη和η位輸出端口(^"Cn ；所述輸入端口 BI輸入信號至輸出端口 Cl ； 對于任意大于等于2且小于等于η-1的整數(shù)m，m級判斷電路包含一個(gè)判斷PMOS、一個(gè)判斷反相器、正相輸出端口 J_P，負(fù)相輸出端口 J_N和m個(gè)判斷NMOS，所述判斷PMOS柵極接地、源極接工作電壓、漏極接正相輸出端口 J_P，所述m個(gè)判斷NMOS中m-Ι個(gè)判斷NMOS的漏極均與正相輸出端口 J_P相連、柵極依次與輸入端口 BP-Bm-1相連、源極均與另一個(gè)判斷NMOS的漏極相連，另一個(gè)判斷NMOS的柵極與輸入端口 Bm相連、源極接地，所述判斷反相器的輸入端與正相輸出端口 J_P相連、輸出端與負(fù)相輸出端口 J_N相連； 所述處理電路包含第一至第三處理輸入端口、處理輸出端口、處理反相器、第一至第四處理PMOS以及第一至第四處理NM0S，其中: 所述第一處理PMOS源極接工作電壓、漏極與第三處理PMOS的源極相連、柵極與第一處理輸入端口相連； 所述第二處理PMOS源極接工作電壓、漏極與第四處理PMOS的源極相連、柵極與處理反相器的輸出端相連，所述處理反相器的輸入端與第一處理輸入端口相連； 所述第三處理PMOS的柵極與第二處理輸入端口相連、漏極與處理輸出端口相連；所述第四處理PMOS的柵極與第三處理輸入端口相連、漏極與處理輸出端口相連；所述第一處理NMOS的漏極與處理輸出端口相連、柵極與第三處理輸入端口相連、源極與第三處理NMOS的漏極相連； 所述第二處理NMOS的漏極與處理輸出端口相連、柵極與處理反相器的輸出端相連、源極與第四處理NMOS的漏極相連； 所述第三處理NMOS的柵極與第二處理輸入端口相連、源極接地； 所述第四處理NMOS的柵極與第一處理輸入端口相連、源極接地； 所述第三處理NMOS的漏極與第四處理NMOS的漏極相連； 對于任意大于等于2且小于等于η-1的整數(shù)m，m級判斷電路均與一個(gè)處理電路相連，所述處理電路的第一處理輸入端口與輸入端口 Bm相連、第二處理輸入端口與m級判斷電路的負(fù)相輸出端口 J_N相連、第三處理輸入端口與m級判斷電路的正相輸出端口 J_P相連、處理輸出端口與輸出端口 Cm相連； 所述符號產(chǎn)生電路包含一個(gè)符號PM0S、一個(gè)符號反相器和η個(gè)符號NM0S,所述符號PMOS柵極接地、源極接工作電壓、漏極接符號反相器的輸入端，所述符號反相器的輸出端與輸出端口 Cn相連,所述η個(gè)符號NMOS中η_1個(gè)符號NMOS的漏極均與符號反相器的輸入端相連、柵極依次與輸入端口 ΒΡ..Βη-1相連、源極均與另一個(gè)符號NMOS的漏極相連，所述另一個(gè)符號NMOS的源極接地、柵極與輸入端口 Bn相連。
2.基于權(quán)利要求1所述的一種快速η位原碼到補(bǔ)碼的轉(zhuǎn)換裝置的轉(zhuǎn)換方法，其特征在于，包含以下步驟: 步驟I)，除符號位外，從所述η位源碼的最低位開始尋找第一個(gè)邏輯值為I的原碼；步驟2)，若符號位為I，將最低位至所述第一個(gè)邏輯值為I的原碼判定為不反相，將所述第一個(gè)邏輯值為I的原碼以上至除符號位以外的最高位判定為反相；若符號位為O，則所有原碼判定為不反相； 步驟3)，對判定為反相的原碼進(jìn)行取反，完成原碼到補(bǔ)碼的轉(zhuǎn)換。
【文檔編號】H03M7/04GK104202053SQ201410340814
【公開日】2014年12月10日 申請日期:2014年7月17日 優(yōu)先權(quán)日:2014年7月17日
【發(fā)明者】張博, 陳鑫, 黃輝, 周江燕, 陳榮濤, 張婉橋, 夏歡, 胡薇, 陳強(qiáng), 段倩妮 申請人:南京航空航天大學(xué)