本發(fā)明涉及用于多電源應(yīng)用(multi-supply application)的輸出級(jí)的解耦電容(decoupling capacitor)以及集成電路(integrated circuits，IC)的性能控制(例如，用于半導(dǎo)體芯片的多個(gè)輸入/輸出(input/output，I/O)端的輸入/輸出(I/O)信號(hào)控制以及用于這些輸入/輸出(I/O)端的解耦電容控制)，更特別地，涉及一種用于在電子設(shè)備中進(jìn)行信號(hào)驅(qū)動(dòng)的解耦電容電路及裝置。

背景技術(shù)：

根據(jù)相關(guān)技術(shù)，對(duì)于第4代雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(double data rate fourth-generation synchronous dynamic random-access memory，DDR4SDRAM)規(guī)范，提出了一種低功率DDR4(lower power DDR4，LPDDR4)的變型規(guī)范，以及，該變型規(guī)范可被稱作為LPDDR4x，在該變型規(guī)范中，輸出級(jí)的供給電壓僅為0.4V，而不是LPDDR4規(guī)范的1.1V?；诖嗽O(shè)計(jì)，會(huì)出現(xiàn)一些問題(如一些副作用)。舉例來說，當(dāng)施加0.4V的供給電壓(而不是1.1V)時(shí)，解耦電容的電容值會(huì)變?yōu)榇蠹s僅是原有電容值的30％，導(dǎo)致解耦電容的性能降低。盡管增大解耦電容在IC上占用的面積可有助于實(shí)現(xiàn)相同的解耦效果，但是，若通過增大面積來達(dá)到相同的解耦效果，則解耦電容的面積會(huì)變成大約為原有面積的333％，導(dǎo)致IC的相關(guān)成本大大增加。因此，需求一種具有較少副作用的新穎架構(gòu)，以提高IC的性能。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明的目的之一在于提供一種用于在電子設(shè)備中進(jìn)行信號(hào)驅(qū)動(dòng)的解耦電容電路及裝置，以解決上述問題。

第一方面，本發(fā)明提供了一種用于在電子設(shè)備中進(jìn)行信號(hào)驅(qū)動(dòng)的解耦電容電路，所述解耦電容電路位于電子設(shè)備的輸出級(jí)中，其中，解耦電容電路包括：第一解耦電容和至少一個(gè)開關(guān)單元(例如，一個(gè)或多個(gè)開關(guān)單元)。所述第一解耦電容具有第一端和第二端，耦接在第一預(yù)定電壓電平和第三預(yù)定電壓電平之間，其中，所述第一預(yù)定電壓電平高于所述第三預(yù)定電壓電平。所述至少一個(gè)開關(guān)單元耦接在所述第一解耦電容的所述第一端和所述第二端的其中一端以及所述第一預(yù)定電壓電平、所述第三預(yù)定電壓電平中的至少一個(gè)預(yù)定電壓電平之間，用于選擇性地使能或禁能所述第一解耦電容。

第二方面，本發(fā)明還提供了一種用于在電子設(shè)備中進(jìn)行信號(hào)驅(qū)動(dòng)的裝置，所述裝置包括輸出級(jí)。該輸出級(jí)位于所述電子設(shè)備內(nèi)，以及，耦接在第一預(yù)定電壓電平和第三預(yù)定電壓電平之間，用于對(duì)所述電子設(shè)備進(jìn)行信號(hào)驅(qū)動(dòng)；其中，所述輸出級(jí)包括如上所述的解耦電容電路。

在上述技術(shù)方案中，提供了一種新穎的解耦電容電路，其通過至少一個(gè)開關(guān)單元來選擇性地使能或禁能解耦電容電路中的第一解耦電容，從而，根據(jù)電子設(shè)備的實(shí)際需求來提供不同的電容值，能夠提高電子設(shè)備的性能。

本領(lǐng)域技術(shù)人員在閱讀附圖所示優(yōu)選實(shí)施例的下述詳細(xì)描述之后，可以毫無疑義地理解本發(fā)明的這些目的及其它目的。

附圖說明

圖1是根據(jù)本發(fā)明實(shí)施例的一種用于在電子設(shè)備中進(jìn)行信號(hào)驅(qū)動(dòng)的裝置的示意圖；

圖2根據(jù)本發(fā)明實(shí)施例示出了一些與圖1所示的裝置有關(guān)的實(shí)現(xiàn)細(xì)節(jié)；

圖3根據(jù)本發(fā)明實(shí)施例示出了一種借助于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(Metal Oxide Semiconductor Field Effect Transistors，MOSFET)進(jìn)行信號(hào)驅(qū)動(dòng)的裝置；

圖4是根據(jù)本發(fā)明另一實(shí)施例的一種借助于MOSFET進(jìn)行信號(hào)驅(qū)動(dòng)的裝置；

圖5是根據(jù)本發(fā)明另一實(shí)施例的一種借助于MOSFET進(jìn)行信號(hào)驅(qū)動(dòng)的裝置。

具體實(shí)施方式

以下描述為本發(fā)明實(shí)施的較佳實(shí)施例，其僅用來例舉闡釋本發(fā)明的技術(shù)特征，而并非用來限制本發(fā)明的范疇。在通篇說明書及權(quán)利要求書當(dāng)中使用了某些詞匯來指稱特定的元件，所屬領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，制造商可能會(huì)使用不同的名稱來稱呼同樣的元件。因此，本說明書及權(quán)利要求書并不以名稱的差異作為區(qū)別元件的方式，而是以元件在功能上的差異作為區(qū)別的基準(zhǔn)。本發(fā)明中使用的術(shù)語“元件”、“系統(tǒng)”和“裝置”可以是與計(jì)算機(jī)相關(guān)的實(shí)體，其中，該計(jì)算機(jī)可以是硬件、軟件、或硬件和軟件的結(jié)合。在以下描述和權(quán)利要求書當(dāng)中所提及的術(shù)語“包含”和“包括”為開放式用語，故應(yīng)解釋成“包含，但不限定于…”的意思。此外，術(shù)語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個(gè)裝置耦接于另一裝置，則代表該裝置可直接電氣連接于該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。

圖1是根據(jù)本發(fā)明實(shí)施例的一種用于在電子設(shè)備中進(jìn)行(perform)信號(hào)驅(qū)動(dòng)的裝置100的示意圖，其中，裝置100可包括所述電子設(shè)備的至少一部分。舉例來說，裝置100可包括上述電子設(shè)備的一部分，以及更特別地，可以是至少一硬件電路，如電子設(shè)備內(nèi)的至少一集成電路(IC)及其相關(guān)的電路。在另一示例中，裝置100可以是上述電子設(shè)備的全部。在另一示例中，裝置100可以是具有上述電子設(shè)備的系統(tǒng)(如包括電子設(shè)備的無線通信系統(tǒng))。電子設(shè)備的示例可以包括但不限于，多功能移動(dòng)手機(jī)、平板電腦和個(gè)人計(jì)算機(jī)。根據(jù)本實(shí)施例，裝置100可以包括存儲(chǔ)器控制電路(memory control circuit)，該存儲(chǔ)器控制電路具有一組存儲(chǔ)輸入/輸出(I/O)端口，以及，該存儲(chǔ)器控制電路可用于控制隨機(jī)存取存儲(chǔ)器(random-access memory，RAM)，如第4代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR4SDRAM)，以及，可以經(jīng)由該組存儲(chǔ)輸入/輸出(I/O)端口訪問(access)該隨機(jī)存取存儲(chǔ)器(RAM)。舉例來說，可以分別利用不同的集成電路(IC)來實(shí)現(xiàn)存儲(chǔ)器控制電路和隨機(jī)存取存儲(chǔ)器(RAM)。在另一示例中，可以將存儲(chǔ)器控制電路和隨機(jī)存取存儲(chǔ)器(RAM)集成在同一個(gè)集成電路(IC)中。

如圖1所示，裝置100可以包括控制電路(control circuit)110，控制電路110位于存儲(chǔ)器控制電路中，以及，裝置100還可以包括一些驅(qū)動(dòng)電路(driver circuit)，如后驅(qū)動(dòng)器(post-driver)10和前驅(qū)動(dòng)器(pre-driver)20，這些驅(qū)動(dòng)電路位于存儲(chǔ)器控制電路中，用于進(jìn)行信號(hào)驅(qū)動(dòng)，以經(jīng)由后驅(qū)動(dòng)器10的輸出端控制或訪問隨機(jī)存取存儲(chǔ)器(RAM)，以及，裝置100還可以包括解耦電容電路(decoupling capacitor circuit)121和122，其中，后驅(qū)動(dòng)器10和前驅(qū)動(dòng)器20可以根據(jù)不同的電源線(power line)操作。舉例來說，后驅(qū)動(dòng)器10和解耦電容電路121可以耦接在具有供給電壓VDD1的第一電源線和具有預(yù)定參考電壓(例如，參考電壓VSS)的參考線之間，以及，前驅(qū)動(dòng)器20和解耦電容電路122可以耦接在具有供給電壓VDD2的第二電源線VDD2和具有該預(yù)定參考電壓(例如，參考電壓VSS)的該參考線之間。此外，解耦電容電路121可以包括第一組解耦電容以及耦接于該第一組解耦電容中的至少一部分解耦電容的一個(gè)或多個(gè)開關(guān)(例如，一個(gè)或多個(gè)開關(guān)電路，其中，該開關(guān)電路也可被稱之為開關(guān)單元)，以及，解耦電容電路121中的該一個(gè)或多個(gè)開關(guān)中的每一個(gè)耦接于該第一組解耦電容中的解耦電容。舉例來說，解耦電容電路121中的一個(gè)或多個(gè)開關(guān)(例如，一個(gè)或多個(gè)開關(guān)電路)可以利用金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)來實(shí)現(xiàn)，以及，解耦電容電路121中的第一組解耦電容也可以利用MOSFET(如P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOSFET)、N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管等(NMOSFET))來實(shí)現(xiàn)。此外，解耦電容電路122可以包括第二組解耦電容以及耦接于該第二組解耦電容中的至少一部分解耦電容的一個(gè)或多個(gè)開關(guān)(例如，一個(gè)或多個(gè)開關(guān)電路)，以及，解耦電容電路122中的該一個(gè)或多個(gè)開關(guān)中的每一個(gè)耦接于該第二組解耦電容中的解耦電容。舉例來說，解耦電容電路122中的一個(gè)或多個(gè)開關(guān)(例如，一個(gè)或多個(gè)開關(guān)電路)可以利用MOSFET來實(shí)現(xiàn)，以及，解耦電容電路122中的第二組解耦電容也可以利用MOSFET來實(shí)現(xiàn)。請(qǐng)注意，后驅(qū)動(dòng)器10的輸出端可被視為存儲(chǔ)器控制電路的存儲(chǔ)輸入/輸出(I/O)端口的示例。

根據(jù)本實(shí)施例，控制電路110可以對(duì)解耦電容電路121中的一個(gè)或多個(gè)開關(guān)進(jìn)行開關(guān)控制，以選擇性地使能(enable)或禁能(disable)位于解耦電容電路121中的第一組解耦電容內(nèi)的一個(gè)或多個(gè)解耦電容。此外，控制電路110還可以對(duì)解耦電容電路122中的一個(gè)或多個(gè)開關(guān)進(jìn)行開關(guān)控制，以選擇性地使能或禁能位于解耦電容電路122中的第二組解耦電容內(nèi)的一個(gè)或多個(gè)解耦電容。此外，驅(qū)動(dòng)電路(如后驅(qū)動(dòng)器10和前驅(qū)動(dòng)器20)可以進(jìn)行信號(hào)驅(qū)動(dòng)，以控制隨機(jī)存取存儲(chǔ)器(RAM)。舉例來說，前驅(qū)動(dòng)器20可以根據(jù)前驅(qū)動(dòng)器20的至少一個(gè)輸入端上的輸入，將前驅(qū)動(dòng)器20的輸出端之一驅(qū)動(dòng)在多個(gè)電壓電平的其中一個(gè)電壓電平上。通常，前驅(qū)動(dòng)器20的輸入端之一上的電壓電平可以表示(indicate)多個(gè)預(yù)定邏輯值(例如，邏輯值0或邏輯值1)中的其中一個(gè)邏輯值，以及，前驅(qū)動(dòng)器20可以根據(jù)前驅(qū)動(dòng)器20的輸入端之一上的電壓電平所表示的邏輯值，將前驅(qū)動(dòng)器20的輸出端之一驅(qū)動(dòng)在多個(gè)電壓電平的其中一個(gè)電壓電平上。后驅(qū)動(dòng)器10的輸入端分別耦接于前驅(qū)動(dòng)器20的輸出端，后驅(qū)動(dòng)器10可以根據(jù)后驅(qū)動(dòng)器10的至少一個(gè)(例如，一個(gè)或多個(gè))輸入端上的輸入，將后驅(qū)動(dòng)器10的輸出端之一驅(qū)動(dòng)在多個(gè)電壓電平中的其中一個(gè)電壓電平上。舉例來說，后驅(qū)動(dòng)器10的輸入端之一耦接于前驅(qū)動(dòng)器20的輸出端之一，以及，后驅(qū)動(dòng)器10的輸入端之一上的電壓(如前驅(qū)動(dòng)器20的輸出端之一上的相同電壓)可以代表(represent)前驅(qū)動(dòng)器20的輸入端之一上的電壓電平所表示的邏輯值，因此，前驅(qū)動(dòng)器20的輸入端之一上的電壓電平所表示的邏輯值可以經(jīng)由后驅(qū)動(dòng)器10傳送至隨機(jī)存取存儲(chǔ)器(RAM)。在本實(shí)施例中，驅(qū)動(dòng)電路中的每一個(gè)(如后驅(qū)動(dòng)器10和前驅(qū)動(dòng)器20)可以包括一組MOSFET，以及，可以借助于(with aid of)該組MOSFET進(jìn)行信號(hào)驅(qū)動(dòng)。

請(qǐng)注意，圖1所示的架構(gòu)可以作為多電源應(yīng)用的輸出級(jí)，以及，解耦電容電路121和解耦電容電路122中可以分別具有不同類型的解耦電容(例如，包括第一類型的解耦電容和第二類型的解耦電容)。在本發(fā)明實(shí)施例中，借助于用于前驅(qū)動(dòng)器20和后驅(qū)動(dòng)器10的不同類型的解耦電容，在電子設(shè)備中進(jìn)行信號(hào)驅(qū)動(dòng)的裝置。基于圖1所示的架構(gòu)，第一電源線上的供給電壓VDD1和第二電源線上的供給電壓VDD2可以是不同的。為方便描述，本發(fā)明實(shí)施例中以供給電壓VDD1高于供給電壓VDD2為例進(jìn)行說明，可以理解的是，本領(lǐng)域技術(shù)人員基于該實(shí)施例可以做出相關(guān)變型，具體地，本發(fā)明實(shí)施例不做任何限制。舉例來說，第二電源線上的供給電壓VDD2(例如，1.1V)可以高于第一電源線上的供給電壓VDD1(例如，0.4V)，以及，控制電路100可以進(jìn)行開關(guān)控制，以分別使能用于前驅(qū)動(dòng)器20和后驅(qū)動(dòng)器10的不同類型的解耦電容，諸如對(duì)應(yīng)于第二電源線上的供給電壓VDD2(如1.1V)的第一類型的解耦電容和對(duì)應(yīng)于第一電源線上的供給電壓VDD1(例如，0.4V)的第二類型的解耦電容。根據(jù)本實(shí)施例，對(duì)應(yīng)于第二電源線上的供給電壓VDD2(例如，1.1V)的第一類型的解耦電容可以利用IO器件(IO device)(也被稱作為I/O器件)來實(shí)現(xiàn)，以及，對(duì)應(yīng)于第一電源線上的供給電壓VDD1(如0.4V)的第二類型的解耦電容可以利用核心器件(core device)來實(shí)現(xiàn)。所述的核心器件可以是具有薄柵極氧化層的器件，例如其氧化層薄于輸入輸出IO器件的柵極氧化層，核心器件的驅(qū)動(dòng)電壓(如柵極電壓)低于輸入輸出器件的驅(qū)動(dòng)電壓；所述的輸入輸出I/O器件可以是具有厚柵極氧化層的器件，例如，其氧化層厚于核心器件的柵極氧化層。核心器件可稱為薄柵極器件，I/O器件可稱為厚柵極器件。另外，所述的核心器件以及I/O器件可以是晶體管，如金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)。通過利用核心器件(例如，具有比IO器件的氧化層更薄的核心器件)作為解耦電容電路121中的第二類型的解耦電容，當(dāng)操作在低電壓電平(如0.4V)下時(shí)，第二類型的解耦電容可以具有非常高的電容值。因此，根據(jù)本發(fā)明實(shí)現(xiàn)電子裝置，為了實(shí)現(xiàn)相同的解耦效果，增大如前所述的解耦電容所占用的面積是不必要的，以及，可以避免現(xiàn)有技術(shù)的相關(guān)問題(例如，解耦電容的面積會(huì)變得大約為原有面積的333％的問題，以及，集成電路(IC)的相關(guān)成本大大增加的問題)。

根據(jù)一些實(shí)施例，后驅(qū)動(dòng)器10和解耦電容電路121均可以耦接在具有供給電壓VDD1的第一電源線與具有預(yù)定參考電壓(例如，參考電壓VSS)的參考線之間，以及，還可以耦接在具有供給電壓VDD2的第二電源線與具有預(yù)定參考電壓(例如，參考電壓VSS)的參考線之間，其中，控制電路110可以選擇性地使能分別對(duì)應(yīng)于供給電壓VDD1和供給電壓VDD2的不同硬件配置中的其中一個(gè)，以控制后驅(qū)動(dòng)器10和解耦電容電路121利用從供給電壓VDD1和供給電壓VDD2中選擇出來的供給電壓進(jìn)行操作。舉例來說，該不同的硬件配置可以包括對(duì)應(yīng)于供給電壓VDD1的第一硬件配置，第一硬件配置允許存儲(chǔ)器控制電路訪問一個(gè)或多個(gè)第一類型的第4代雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR4SDRAM)，該一個(gè)或多個(gè)第一類型的第4代雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR4SDRAM)利用具有如供給電壓VDD1的相同電壓電平的供給電壓進(jìn)行操作?；诘谝挥布渲?，控制電路110可以對(duì)解耦電容電路121進(jìn)行開關(guān)控制，以使能解耦電容電路121中的第二類型的解耦電容，諸如以上所提及的核心器件(例如，具有比IO器件的氧化層更薄的核心器件)。在第二電源線上的供給電壓VDD2(如1.1V)高于第一電源線上的供給電壓VDD1(如0.4V)的情形中，后驅(qū)動(dòng)器10所選擇的用于在后驅(qū)動(dòng)器10的輸出端上輸出的多個(gè)電壓電平與前驅(qū)動(dòng)器20所選擇的用于在前驅(qū)動(dòng)器20的輸出端上輸出的多個(gè)電壓電平可以部分不同或完全不同，其中，后驅(qū)動(dòng)器10所選擇的用于在后驅(qū)動(dòng)器10的輸出端上輸出的多個(gè)電壓電平適合于訪問第一類型的第4代雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR4 SDRAM)，該第一類型的第4代雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR4 SDRAM)利用具有如供給電壓VDD1的相同電壓電平的供給電壓進(jìn)行操作。由于來自后驅(qū)動(dòng)器10的輸出端的多個(gè)電壓電平適合于訪問第一類型的第4代雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR4 SDRAM)，因此，存儲(chǔ)器控制電路可以正確地訪問利用具有如供給電壓VDD1的相同電壓電平的供給電壓進(jìn)行操作的一個(gè)或多個(gè)第一類型的第4代雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR4 SDRAM)。

此外，上述硬件配置還可以包括對(duì)應(yīng)于供給電壓VDD2的第二硬件配置，該第二硬件配置允許存儲(chǔ)器控制電路訪問一個(gè)或多個(gè)第二類型的第4代雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR4 SDRAM)，該第二類型的第4代雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器利用具有如供給電壓VDD2的相同電壓電平的供給電壓進(jìn)行操作?；诘诙布渲?，控制電路110可以對(duì)解耦電容電路121進(jìn)行開關(guān)控制，以禁能解耦電容電路121中的第二類型的解耦電容，如以上所提及的核心器件(例如，具有比IO器件的氧化層更薄的核心器件)。在第二電源線上的供給電壓VDD2(例如，1.1V)被提供給后驅(qū)動(dòng)器10和解耦電容電路121這兩者的情形中，后驅(qū)動(dòng)器10所選擇的用于在后驅(qū)動(dòng)器10的輸出端上輸出的多個(gè)電壓電平可以分別對(duì)應(yīng)于(更特別地，可以等于)前驅(qū)動(dòng)器20所選擇的用于在前驅(qū)動(dòng)器20的輸出端上輸出的多個(gè)電壓電平，其中，后驅(qū)動(dòng)器10所選擇的用于在后驅(qū)動(dòng)器10的輸出端上輸出的多個(gè)電壓電平適合于訪問第二類型的DDR4 SDRAM，其中，該第二類型的DDR4 SDRAM利用具有如供給電壓VDD2的相同電壓電平的供給電壓進(jìn)行操作。由于來自后驅(qū)動(dòng)器10的輸出端的多個(gè)電壓電平適合于訪問該第二類型的DDR4 SDRAM，因此，存儲(chǔ)器控制電路可以正確地訪問利用具有如供給電壓VDD2的相同電壓電平的供給電壓進(jìn)行操作的一個(gè)或多個(gè)第二類型的DDR4 SDRAM。因此，根據(jù)本發(fā)明實(shí)現(xiàn)電子設(shè)備，裝置100可以增強(qiáng)集成電路(IC)的性能控制，如用于半導(dǎo)體芯片的多個(gè)I/O端(例如，存儲(chǔ)器控制電路的一組存儲(chǔ)I/O端口)的I/O信號(hào)控制，以及，可以增強(qiáng)電子設(shè)備的性能控制，副作用較少，其中，根據(jù)裝置100所實(shí)現(xiàn)的輸出級(jí)的解耦電容控制適合于多電源應(yīng)用，以及，對(duì)應(yīng)于第二硬件配置的開關(guān)控制可以防止解耦電容121中的核心器件被供給電壓VDD2損壞。

在一些實(shí)施例中，圖1所示的解耦電容電路121可以包括VDD1核心解耦電容單元，該VDD1核心解耦電容單元包括第一解耦電容和至少一個(gè)開關(guān)單元。其中，第一解耦電容耦接在供給電壓VDD1與參考電壓VSS之間，該至少一個(gè)開關(guān)單元耦接在第一解耦電容的第一端和第二端的其中一端以及供給電壓VDD1、參考電壓VSS中的至少一個(gè)電壓之間，用于選擇性地使能或禁能第一解耦電容。通過選擇性地使能或禁能第一解耦電容，可以調(diào)整解耦電容電路121的電容值，進(jìn)而改變其解耦效果，提高電子設(shè)備的性能，減少副作用。舉例來說，第一解耦電容可以為核心器件，從而，當(dāng)供給電壓VDD1較低(如0.4V)時(shí)，第一解耦電容仍具有較高的電容值，使得解耦電容電路121具有更好的解耦效果。

圖2根據(jù)本發(fā)明實(shí)施例示出了與裝置100有關(guān)的一些實(shí)現(xiàn)細(xì)節(jié)。在本實(shí)施例中，舉例來說，圖1所示的后驅(qū)動(dòng)器10的輸出端可以包括一組用于傳輸N位數(shù)據(jù)的輸出端，以及，在本實(shí)施例中，圖1所示的解耦電容電路121可以包括對(duì)應(yīng)于該N位的多個(gè)解耦電容(Cdie)單元，如一組VDD1核心解耦電容單元205、一組VDD1 IO解耦電容單元210以及一組VDD2 IO解耦電容單元220，其中，位于該組VDD1核心解耦電容單元205、該組VDD1 IO解耦電容單元210以及該組VDD2 IO解耦電容單元220內(nèi)的每一組解耦電容單元分別對(duì)應(yīng)于N位。如圖2所示，該組VDD1核心解耦電容單元205可以包括分別對(duì)應(yīng)于N位的VDD1核心解耦電容單元205-1,205-2,…,和205-N；該組VDD1 IO解耦電容單元210可以包括分別對(duì)應(yīng)于N位的VDD1 IO解耦電容單元210-1,210-2,…,和210-N；以及，該組VDD2 IO解耦電容單元220可以包括分別對(duì)應(yīng)于N位的VDD2 IO解耦電容單元220-1,220-2,…,和220-N。為簡潔起見，圖2僅示出對(duì)應(yīng)于N位的第一位的VDD1核心解耦電容單元205-1、VDD1 IO解耦電容單元210-1以及VDD2 IO解耦電容單元220-1中的部分電路。舉例來說，VDD1核心解耦電容單元205-2，…，和205-N中的每一個(gè)可被實(shí)現(xiàn)為VDD1核心解耦電容單元205-1的副本(copy)；以及，VDD1 IO解耦電容單元210-2，…，和210-N中的每一個(gè)可被實(shí)現(xiàn)為VDD1 IO解耦電容單元210-1的副本；以及，VDD2 IO解耦電容單元220-2，…，和220-N中的每一個(gè)可被實(shí)現(xiàn)為VDD2 IO解耦電容單元220-1的副本。在一些示例中，附加的部分電路(如一些附加元件和相關(guān)的線路連接)可被集成到圖2所示架構(gòu)的解耦電容單元的至少一部分(例如，解耦電容單元的一個(gè)部分或多個(gè)部分)中。

根據(jù)本實(shí)施例，VDD1核心解耦電容單元205-1,205-2,…,和205-N中的每一個(gè)核心解耦電容單元可以包括至少一個(gè)開關(guān)電路(例如，一個(gè)或多個(gè)開關(guān)電路)，以及，控制電路100可以對(duì)相關(guān)(concerned)的核心解耦電容單元(例如，VDD1核心解耦電容單元205-1,205-2,…,和205-N中的上述每一個(gè)核心解耦電容單元)的上述至少一個(gè)開關(guān)電路進(jìn)行開關(guān)控制，以選擇性地使能或禁能該相關(guān)的核心解耦電容單元中的解耦電容，如前面所提及的核心器件。

舉例來說，如圖2所示，VDD1核心解耦電容單元205-1可以包括兩個(gè)開關(guān)電路，如SW1和SW2，以及，控制電路100可以對(duì)開關(guān)電路SW1和SW2進(jìn)行開關(guān)控制，以選擇性地使能或禁能VDD1核心解耦電容單元205-1中的解耦電容，如圖2中的開關(guān)電路SW1上方所示出的MOSFET。在本實(shí)施例中，在VDD1核心解耦電容單元205-1中，作為解耦電容的MOSFET的柵極未采用任何粗線繪制，表示該MOSFET為核心器件?；诘谝挥布渲茫刂齐娐?10可以對(duì)開關(guān)電路SW1和SW2進(jìn)行開關(guān)控制(例如，接通開關(guān)電路SW1，以及，斷開開關(guān)電路SW2)，以使能VDD1核心解耦電容單元205-1中的解耦電容(如，核心器件)，以及更特別地，控制電路110可以分別對(duì)VDD1核心解耦電容單元205-1,205-2,…,和205-N的開關(guān)電路{SW1}和{SW2}進(jìn)行開關(guān)控制(例如，接通開關(guān)電路{SW1}，以及，斷開開關(guān)電路{SW2})，以使能VDD1核心解耦電容單元205-1,205-2,…,和205-N中的解耦電容(如，核心器件)。此外，基于第二硬件配置，控制電路110可以對(duì)開關(guān)電路SW1和SW2進(jìn)行開關(guān)控制(例如，斷開開關(guān)電路SW1，以及，接通開關(guān)電路SW2)，以禁能并保護(hù)VDD1核心解耦電容單元205-1中的解耦電容(如，核心器件)，以及更特別地，控制電路110可以分別對(duì)VDD1核心解耦電容單元205-1,205-2,…,和205-N的開關(guān)電路{SW1}和{SW2}進(jìn)行開關(guān)控制(例如，斷開開關(guān)電路{SW1}，以及，接通開關(guān)電路{SW2})，以禁能并保護(hù)VDD1核心解耦電容單元205-1,205-2,…,和205-N中的解耦電容(如，核心器件)。舉例來說，當(dāng)控制電路110接通VDD1核心解耦電容單元205-1中的開關(guān)電路SW2時(shí)，VDD1核心解耦電容單元205-1中作為解耦電容的MOSFET的多個(gè)端子彼此電連接，其中，開關(guān)電路SW2在此MOSFET的柵極端和此MOSFET的其它端之間提供短路路徑。因此，裝置100可以防止此MOSFET遭受損壞。

再舉例來說，該至少一個(gè)開關(guān)單元可以僅包括第一開關(guān)單元SW1，類似地，參考圖2，第一解耦電容C1的其中一端(如第一端)耦接于供給電壓VDD1，第一解耦電容C1的其中另一端(如第二端)在第一開關(guān)單元SW1的控制下被選擇性地耦接于參考電壓VSS。第一開關(guān)單元SW1耦接在參考電壓VSS與第一解耦電容C1的其中一端(如第二端)之間。在該示例中，第一開關(guān)單元SW1用于選擇性地使能或禁能第一解耦電容C1，例如，當(dāng)?shù)谝婚_關(guān)單元SW1接通時(shí)，使能第一解耦電容C1；當(dāng)?shù)谝婚_關(guān)單元SW1斷開時(shí)，禁能第一解耦電容C1，在實(shí)踐中，第一開關(guān)單元SW1可以由控制電路110來控制其接通或斷開。在另一示例中，該至少一個(gè)開關(guān)單元可以僅包括第二開關(guān)單元SW2，其中，第一解耦電容C1的其中一端(如第一端)耦接于供給電壓VDD1，第一解耦電容C1的其中另一端(如第二端)耦接于參考電壓VSS。第二開關(guān)單元SW2的第一端耦接于第一解耦電容C1的第一端，第二開關(guān)單元SW2的第二端耦接于第一解耦電容C1的第二端(即第二開關(guān)單元SW2的第一端耦接于供給電壓VDD1，第二開關(guān)單元SW2的第二端耦接于第一解耦電容C1的其中一端(如第二端)。在該另一示例中，第二開關(guān)單元SW2用于選擇性地使能或禁能第一解耦電容C1，例如，當(dāng)?shù)诙_關(guān)單元SW2接通時(shí)，禁能第一解耦電容C1，以保護(hù)第一解耦電容C1；當(dāng)?shù)诙_關(guān)單元SW2斷開時(shí)，使能第一解耦電容C1，在實(shí)踐中，第二開關(guān)單元SW2可以由控制電路110來控制其接通或斷開。應(yīng)當(dāng)說明的是，圖2僅作為一種示例，本發(fā)明并不限于該示例，例如，第一解耦電容可以為多個(gè)，以及，至少一個(gè)開關(guān)單元還可以包括如圖2所示開關(guān)單元外的附加開關(guān)單元。

如圖2的右半部分所示，VDD1 IO解耦電容單元210-1,210-2,…,和210-N中的每一個(gè)IO解耦電容單元可以包括解耦電容C3，該解耦電容屬于第一類型的解耦電容，以及，此解耦電容可以利用如前面所提及的IO器件來實(shí)現(xiàn)。舉例來說，VDD1 IO解耦電容單元210-1可以包括耦接在具有供給電壓VDD1的第一電源線和具有預(yù)定參考電壓VSS的參考線之間的MOSFET。在本實(shí)施例中，VDD1 IO解耦電容單元210-1中作為解耦電容的MOSFET的柵極采用粗線來描述，表示該MOSFET為IO器件。此外，VDD2 IO解耦電容單元220-1,220-2,…,和220-N中的每一個(gè)IO解耦電容單元可以包括解耦電容C2，以及，此解耦電容可以利用如前面所提及的IO器件來實(shí)現(xiàn)。舉例來說，VDD2 IO解耦電容單元220-1可以包括耦接在具有供給電壓VDD2的第二電源線和具有預(yù)定參考電壓VSS的參考線之間的MOSFET。在本實(shí)施例中，VDD2 IO解耦電容單元220-1中作為解耦電容的MOSFET的柵極采用粗線來描述，表示該MOSFET為IO器件。為簡潔起見，對(duì)于本實(shí)施例的類似描述，此處不再贅述。

根據(jù)一些實(shí)施例，解耦電容電路121和122中的解耦電容可以利用一種類型或多種不同類型的元件來實(shí)現(xiàn)。適合于實(shí)現(xiàn)解耦電容電路121和122中的解耦電容的該不同類型的元件的示例可以包括，但不限于，具有串聯(lián)電阻的解耦電容(RCdie)，電阻-電容、正常的電容(如純電容，pure capacitor)、P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管以及N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。

根據(jù)一些實(shí)施例，后驅(qū)動(dòng)器10可以利用一種類型或多種不同類型的元件來實(shí)現(xiàn)。適合于實(shí)現(xiàn)后驅(qū)動(dòng)器10的該不同類型的元件的示例可以包括，但不限于，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管以及N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。此外，基于是否利用一個(gè)或多個(gè)P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管和/或一個(gè)或多個(gè)N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管來實(shí)現(xiàn)后驅(qū)動(dòng)器10，后驅(qū)動(dòng)器10可被分類為多種后驅(qū)動(dòng)器類型中的其中一種(例如，PN驅(qū)動(dòng)器、NN驅(qū)動(dòng)器或PP驅(qū)動(dòng)器)。

圖3根據(jù)本發(fā)明實(shí)施例示出了一種借助于MOSFET進(jìn)行信號(hào)驅(qū)動(dòng)的裝置300。圖3所示的架構(gòu)可被視為圖1所示的后驅(qū)動(dòng)器10的一種示例。舉例來說，端子T_IO可以是一組存儲(chǔ)輸入/輸出(I/O)端口中的其中一個(gè)，其中，裝置300可位于具有該組存儲(chǔ)輸入/輸出(I/O)端口的存儲(chǔ)器控制電路中。在一些示例中，端子T_IO可以是另一類型的輸入/輸出(I/O)端口中的其中一個(gè)，其中，裝置300可位于另一類型的電路中的其中一個(gè)中。

如圖3所示，裝置300包括P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU(PMOS pull up，上拉型PMOSFET)和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU(NMOS pull up，上拉型NMOSFET)，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU耦接在預(yù)定電壓電平A(例如，用于第一硬件配置的供給電壓VDD1，或者，用于第二硬件配置的供給電壓VDD2)和一端子(如端子T_IO)之間；N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU耦接在預(yù)定電壓電平A和該端子(如端子T_IO)之間。P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU用于選擇性地驅(qū)動(dòng)一信號(hào)，其中，該信號(hào)經(jīng)過(pass through)該端子(如端子T_IO)。此外，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU用于選擇性地驅(qū)動(dòng)該信號(hào)。此外，裝置300還包括另一N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD(NMOS pull down,下拉型NMOSFET)耦接在另一預(yù)定電壓電平B(例如，參考電壓VSS)和該端子(如端子T_IO)之間，其中，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD用于選擇性地驅(qū)動(dòng)以上所提及的該信號(hào)。請(qǐng)注意，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU、N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD不是同時(shí)驅(qū)動(dòng)該信號(hào)。舉例來說，在該端子(如端子T_IO)為以上所提及的一組存儲(chǔ)輸入/輸出(I/O)端口的其中一個(gè)的情形中，經(jīng)過該端子(如端子T_IO)的信號(hào)可以是一組存儲(chǔ)輸入/輸出(I/O)信號(hào)中的其中一個(gè)信號(hào)。

根據(jù)此實(shí)施例，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU、N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD內(nèi)的任意MOSFET(如P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU、N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD中的每一個(gè))均可以選擇性地驅(qū)動(dòng)該信號(hào)，以具有多個(gè)邏輯狀態(tài)中的其中一個(gè)邏輯狀態(tài)。舉例來說，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU用于選擇性地驅(qū)動(dòng)該信號(hào)，以對(duì)應(yīng)于該多個(gè)邏輯狀態(tài)中的至少一個(gè)邏輯狀態(tài)(例如，一個(gè)或多個(gè)邏輯狀態(tài))，以及，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD用于選擇性地驅(qū)動(dòng)該信號(hào)，以對(duì)應(yīng)于該多個(gè)邏輯狀態(tài)中的另一邏輯狀態(tài)，其中，該多個(gè)邏輯狀態(tài)內(nèi)的任意兩個(gè)邏輯狀態(tài)不同時(shí)存在。

在實(shí)踐中，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU用于選擇性地驅(qū)動(dòng)該信號(hào)，以使該端子(如端子T_IO)上具有與預(yù)定電壓電平A相關(guān)的第一電壓電平，如略低于預(yù)定電壓電平A的電壓電平；以及，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU用于選擇性地驅(qū)動(dòng)該信號(hào)，以使該端子(如端子T_IO)上具有與預(yù)定電壓電平A相關(guān)的第二電壓電平，如略低于預(yù)定電壓電平A的另一電壓電平；其中，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD用于選擇性地驅(qū)動(dòng)該信號(hào)，以使該端子(如端子T_IO)上具有與另一預(yù)定電壓電平B相關(guān)的電壓電平，如略高于該另一預(yù)定電壓電平B的電壓電平。更特別地，與預(yù)定電壓電平A相關(guān)的第一電壓電平、與預(yù)定電壓電平A相關(guān)的第二電壓電平以及與另一預(yù)定電壓電平B相關(guān)的電壓電平內(nèi)的任意兩個(gè)電壓電平可以彼此互為不同。

為了更好地理解，接地電壓電平GND可被視為另一預(yù)定電壓電平B的一種示例，以及，高于接地電壓電平GND的預(yù)定電壓電平VDD(例如，用于第一硬件配置的供給電壓VDD1，或者，用于第二硬件配置的供給電壓VDD2)可被視為預(yù)定電壓電平A的一種示例。基于圖3所示的架構(gòu)，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU的柵極控制信號(hào)IN_PPU可以選擇性地接通P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU的柵極控制信號(hào)IN_NPU可以選擇性地接通N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU，以及，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD的柵極控制信號(hào)IN_NPD可以選擇性地接通N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD，其中，這些柵極控制信號(hào)IN_PPU、IN_NPU和IN_NPD不會(huì)同時(shí)接通P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU、N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD。舉例來說，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU的柵極控制信號(hào)IN_PPU可以選擇性地接通P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU，以驅(qū)動(dòng)該信號(hào)具有與預(yù)定電壓電平A相關(guān)的第一電壓電平，如略低于預(yù)定電壓電平A的電壓電平(例如，略低于預(yù)定電壓電平VDD的一電壓電平)，以及更特別地，將該信號(hào)拉高為該預(yù)定電壓電平A相關(guān)的第一電壓電平。在另一示例中，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU的柵極控制信號(hào)IN_NPU可以選擇性地接通N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU，以驅(qū)動(dòng)該信號(hào)具有與預(yù)定電壓電平A相關(guān)的第二電壓電平，如略低于預(yù)定電壓電平A的另一電壓電平(例如，略低于預(yù)定電壓電平VDD的一電壓電平)，以及更特別地，將該信號(hào)拉高為該預(yù)定電壓電平A相關(guān)的第二電壓電平。在另一示例中，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD的柵極控制信號(hào)IN_NPD可以選擇性地接通N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD，以驅(qū)動(dòng)該信號(hào)具有與預(yù)定電壓電平B相關(guān)的電壓電平，如略高于預(yù)定電壓電平B的電壓電平(例如，略高于接地電壓電平GND的一電壓電平)，以及更特別地，將該信號(hào)拉低為該預(yù)定電壓電平B相關(guān)的電壓電平。

如圖3所示的架構(gòu)可以應(yīng)用于各種類型的應(yīng)用，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU可以選擇性地驅(qū)動(dòng)該信號(hào)，以對(duì)應(yīng)于上述多個(gè)邏輯狀態(tài)中的至少一個(gè)邏輯狀態(tài)(例如，一個(gè)或多個(gè)邏輯狀態(tài))，其中，與預(yù)定電壓電平A相關(guān)的第一電壓電平以及與預(yù)定電壓電平A相關(guān)的第二電壓電平彼此之間通常是不同的。舉例來說，在與預(yù)定電壓電平A相關(guān)的第一電壓電平以及與預(yù)定電壓電平A相關(guān)的第二電壓電平表示多個(gè)邏輯狀態(tài)中的相同邏輯狀態(tài)的情形中，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU可用于選擇性地驅(qū)動(dòng)該信號(hào)，以對(duì)應(yīng)于多個(gè)邏輯狀態(tài)內(nèi)的單個(gè)邏輯狀態(tài)，如上述的相同邏輯狀態(tài)。在一些示例中，在與預(yù)定電壓電平A相關(guān)的第一電壓電平以及與預(yù)定電壓電平A相關(guān)的第二電壓電平分別表示多個(gè)邏輯狀態(tài)內(nèi)的不同邏輯狀態(tài)的情形中，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU可用于選擇性地驅(qū)動(dòng)該信號(hào)，以對(duì)應(yīng)于多個(gè)邏輯狀態(tài)內(nèi)的兩個(gè)邏輯狀態(tài)。換言之，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU可以選擇性地驅(qū)動(dòng)該信號(hào)，以對(duì)應(yīng)于以上所提及的這兩個(gè)邏輯狀態(tài)中的其中一個(gè)邏輯狀態(tài)，以及，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU可以選擇性地驅(qū)動(dòng)該信號(hào)，以對(duì)應(yīng)于以上所提及的這兩個(gè)邏輯狀態(tài)中的另一個(gè)邏輯狀態(tài)。

圖4是根據(jù)本發(fā)明另一實(shí)施例的一種借助于MOSFET進(jìn)行信號(hào)驅(qū)動(dòng)的裝置400。圖4所示架構(gòu)的左半部(如，前驅(qū)動(dòng)器410)可視為圖1所示前驅(qū)動(dòng)器20的一種示例，以及，圖4所示架構(gòu)的右半部(例如，包括圖3所示元件的子電路以及還包括一些電阻，如在前驅(qū)動(dòng)器410外面的這一部分))可視為圖1所示后驅(qū)動(dòng)器10的一種示例。舉例來說，端子T_IO可以是如前面所提及的一組存儲(chǔ)輸入/輸出(I/O)端中的其中一個(gè)，其中，裝置400可位于具有該組存儲(chǔ)I/O端口的存儲(chǔ)器控制電路中。在一些示例中，端子T_IO可以是另一類型的I/O端中的其中一個(gè)，其中，裝置400可位于另一類型的電路中的其中一個(gè)中。

如圖4所示，裝置400可以包括前驅(qū)動(dòng)器410，以及可以包括前面提及的P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU和前面提及的N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU，以及，還可以包括前面提及的N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD，其中，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU耦接在預(yù)定電壓電平A(例如，用于第一硬件配置的供給電壓VDD1，或者，用于第二硬件配置的供給電壓VDD2)和一端子(如端子T_IO)之間，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD耦接在另一預(yù)定電壓電平B(例如，參考電壓VSS)和該端子(如端子T_IO)之間。與圖3所示的架構(gòu)相比，如圖4所示架構(gòu)的右半部，裝置400還可以包括多個(gè)電阻RPU_P,RPU_N,和RPD。舉例來說，電阻RPU_P耦接在預(yù)定電壓電平A和該端子(如端子T_IO)之間(特別地，如圖4所示，電阻RPU_P耦接在P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU與端子T_IO之間，其中，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU耦接于預(yù)定電壓電平A)，以及，用于選擇性地調(diào)整經(jīng)過P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU的驅(qū)動(dòng)路徑上的電流，以及用于選擇性地調(diào)整該端子(如端子T_IO)上的電壓電平；以及，電阻RPU_P和P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU串聯(lián)電連接。在另一示例中，電阻RPU_N耦接在預(yù)定電壓電平A和該端子(如端子T_IO)之間(特別地，如圖4所示，電阻RPU_N耦接在N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU與端子T_IO之間，其中，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU耦接于預(yù)定電壓電平A)，以及，用于選擇性地調(diào)整經(jīng)過N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU的驅(qū)動(dòng)路徑上的電流，以及，用于選擇性地調(diào)整該端子(如端子T_IO)上的電壓電平，且電阻RPU_N與N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU串聯(lián)電連接。在另一示例中，電阻RPD耦接在預(yù)定電壓電平B和該端子(如端子T_IO)之間，以及，用于選擇性地調(diào)整經(jīng)過N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD的驅(qū)動(dòng)路徑上的電流，以及，用于選擇性地調(diào)整該端子(如端子T_IO)上的電壓電平，且電阻RPD和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD串聯(lián)電連接。

此外，前驅(qū)動(dòng)器410分別通過柵極控制信號(hào)D_PPU、D_NPU和D_NPD耦接于P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU、N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD。請(qǐng)注意，本實(shí)施例的前驅(qū)動(dòng)器410可用于根據(jù)前驅(qū)動(dòng)器410的輸入信號(hào)(如控制信號(hào)IN_PPU’、IN_NPU’和IN_NPD’)產(chǎn)生控制信號(hào)(如柵極控制信號(hào)D_PPU、D_NPU和D_NPD)。舉例來說，柵極控制信號(hào)D_PPU、D_NPU和D_NPD的邏輯狀態(tài)分別對(duì)應(yīng)于控制信號(hào)IN_PPU’、IN_NPU’和IN_NPD’的邏輯狀態(tài)。為簡潔起見，對(duì)于本實(shí)施例的類似描述，此處不再贅述。

圖5是根據(jù)本發(fā)明另一實(shí)施例的一種借助于MOSFET進(jìn)行信號(hào)驅(qū)動(dòng)的裝置500。圖5所示的架構(gòu)可視為圖1所示后驅(qū)動(dòng)器10的一種示例。舉例來說，端子T_IO可以是如以上所提及的一組存儲(chǔ)I/O端口中的其中一個(gè)，其中，裝置500可位于具有該組存儲(chǔ)I/O端口的存儲(chǔ)器控制電路中。在一些示例中，端子T_IO可以是另一類型的I/O端中的其中一個(gè)，其中，裝置500可位于另一類型的電路中的其中一個(gè)中。

如圖5所示，裝置500可以包括前面提及的P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU和前面提及的N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU，以及，還可以包括前面提及的N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD，以及，還可以包括以上提及的電阻RPU_P,RPU_N,和RPD。其中，P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管PPU和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPU耦接在預(yù)定電壓電平A(例如，用于第一硬件配置的供給電壓VDD1，或者，用于第二硬件配置的供給電壓VDD2)和一端子(如端子T_IO)之間，N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管NPD耦接在另一預(yù)定電壓電平B(例如，參考電壓VSS)和該端子(如端子T_IO)之間。此外，裝置500還可以包括電阻510(為簡潔起見，圖5中標(biāo)注為“R”)和電容520(為簡潔起見，圖5中標(biāo)注為“C”)，電阻510和電容520耦接在預(yù)定電壓電平A和預(yù)定電壓電平B之間，其中，電阻510和電容520串聯(lián)電連接。在實(shí)踐中，裝置500可以利用電阻510和電容520來增強(qiáng)圖5所示架構(gòu)的R-L-C特性。為簡潔起見，對(duì)于本實(shí)施例的類似描述，此處不再贅述。

根據(jù)一些實(shí)施例，后驅(qū)動(dòng)器10的架構(gòu)和/或前驅(qū)動(dòng)器20的架構(gòu)可以變化。至于一些實(shí)現(xiàn)細(xì)節(jié)，可以參考2014年11月21日遞交的申請(qǐng)?zhí)枮?4/549,552的美國臨時(shí)案，此處合并參考其內(nèi)容。

在不脫離本發(fā)明的精神以及范圍內(nèi)，本發(fā)明可以其它特定格式呈現(xiàn)。所描述的實(shí)施例在所有方面僅用于說明的目的而并非用于限制本發(fā)明。本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。本領(lǐng)域技術(shù)人員皆在不脫離本發(fā)明之精神以及范圍內(nèi)做些許更動(dòng)與潤飾。