基于低電壓數(shù)字cmos器件的列并行比較裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及的是一種半導(dǎo)體圖像處理電路領(lǐng)域的技術(shù)，具體是一種基于低電壓數(shù) 字CMOS器件的列并行比較裝置。
【背景技術(shù)】
[0002] 列并行比較器被廣泛應(yīng)用于CMOS圖像傳感器。它是在列并行ADC(模數(shù)轉(zhuǎn)換器） 的一個關(guān)鍵組成部分。在一個大尺度的圖像傳感器陣列讀出電路中，數(shù)以千計的列并行ADC 共同作用，轉(zhuǎn)換速度可以做到非?？?。然而，由于幾千次的版圖重復(fù)和在它們之間制造工藝 的不匹配，列并行比較器通常通常會對整個系統(tǒng)的確版圖大小，功耗，VFPN(垂直固定模式 噪聲），以及運行速度的限制產(chǎn)生顯著的影響。
[0003] 現(xiàn)有列比較器設(shè)計主要采用模擬晶體管作為基本建筑構(gòu)件。模擬晶體管的最小特 征尺寸通常是比數(shù)字晶體管大得多。例如對于一個典型的130納米CMOS工藝，高壓模擬M0S 管Wmin= 0? 4ymLmin= 0? 35,而低壓數(shù)字M0S管Wmin= 0? 15ym，Lmin= 0? 13ym。模 擬MOS和數(shù)字MOS之間的最小尺寸MOS管的面積比為約Area_min(模擬MOS) /Area_min(數(shù) 字M0S)約等于7。
[0004] 經(jīng)過對現(xiàn)有技術(shù)的檢索發(fā)現(xiàn)，現(xiàn)有技術(shù)如CN102055314A(抖動時鐘產(chǎn)生器）、 CN101650223(數(shù)字化光電探測器讀出電路）、以及CN102647566A(CM0S圖像傳感器）均能 夠?qū)崿F(xiàn)類似的列并行比較功能，但現(xiàn)有技術(shù)均基于高壓模擬M0S器件的設(shè)計，并且運行模 式在不同增益條件下都是恒定的，其較高的功耗、面積及性能難以滿足日益提高的工業(yè)產(chǎn) 品的需要。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明針對現(xiàn)有技術(shù)存在的上述不足，提出一種基于低電壓數(shù)字CMOS器件的列 并行比較裝置，采用低壓數(shù)字M0S管代替高壓模擬M0S管為比較器的基本單元，用增益相關(guān) 的電荷共享方式來映像高電壓范圍到低電壓范圍，從而實現(xiàn)非常小的噪聲性能的折衷的方 法，增益相關(guān)的電路模式控制方法，提高電路性能的同時實現(xiàn)顯著減小版圖面積的效果。
[0006] 本發(fā)明是通過以下技術(shù)方案實現(xiàn)的：
[0007] 本發(fā)明涉及一種基于低電壓數(shù)字CMOS器件的列并行比較裝置，包括：一個斜坡發(fā) 生單元、一個增益相關(guān)模式控制單元以及若干個列比較單元，其中：增益相關(guān)模式控制單元 輸出開關(guān)切換信號至各個列比較單元，增益相關(guān)模式控制單元另外輸出時鐘頻率調(diào)整信息 和/或電壓偏置強度信息至斜坡發(fā)生單元，斜坡發(fā)生單元向列比較單元輸出斜坡信號。
[0008] 所述的列比較單元包括：至少一個運算放大器以及一組并聯(lián)可調(diào)電容，該運算放 大器的正向輸入端與并聯(lián)可調(diào)電容的輸出端相連，反向輸入端通過開關(guān)與正向輸出端相 連，反向輸出端通過另一開關(guān)與正向輸入端相連，并聯(lián)可調(diào)電容的三個輸入端分別作為列 比較單元的模擬輸入、接收斜坡信號以及接收開關(guān)切換信號。
[0009] 所述的斜坡發(fā)生單元包括：一個數(shù)模轉(zhuǎn)換器、與增益相關(guān)模式控制單元相連的計 數(shù)器及偏置電路，其中：數(shù)模轉(zhuǎn)換器分別與計數(shù)器和偏置電路相連并分別接收斜坡碼和偏 置電平，輸出斜坡信號至所述列比較單元。
[0010] 所述的列比較單元中還包括第二級運算放大器，該第二級運算放大器的正向輸入 端與前述運算放大器的正向輸出端通過電容親合，其反向輸出端通過一開關(guān)與正向輸入端 相連，所述的增益相關(guān)模式控制單元優(yōu)選向列比較單元中的第二級運算放大器輸出模式控 制信號。
[0011] 所述的列比較單元中進一步還包括第三級運算放大器，該第三級運算放大器的正 向輸入端與所述第二級運算放大器的反向輸出端相連，其反向輸出端作為所述列比較單元 的模擬輸出。
[0012] 所述的列比較單元包含至少一個低壓數(shù)字MOS管實現(xiàn)。 技術(shù)效果
[0013] 與現(xiàn)有技術(shù)相比，本發(fā)明優(yōu)點包括但不限于：
[0014] 1)通過更小的布局尺寸使得成本降低；
[0015] 2)通過更小的VFPN提高輸出信號的品質(zhì)；
[0016] 3)更低的功耗；
[0017] 4)更快的速度。
【附圖說明】
[0018] 圖1為本發(fā)明結(jié)構(gòu)示意圖；
[0019] 圖中：a為兩級結(jié)構(gòu)，b為三級結(jié)構(gòu)。
[0020] 圖2為實施例列比較器示意圖。
[0021] 圖3為實施例流程示意圖。
【具體實施方式】
[0022] 下面對本發(fā)明的實施例作詳細說明，本實施例在以本發(fā)明技術(shù)方案為前提下進行 實施，給出了詳細的實施方式和具體的操作過程，但本發(fā)明的保護范圍不限于下述的實施 例。 實施例1
[0023] 如圖1所示，本實施例包括兩部分：第1部分是在列的層面。它是比較器在列的層 面多次重復(fù)。第2部分是在全局范圍內(nèi)，對比較器的操作模式的控制。
[0024] 所述的列比較單元為三級級聯(lián)結(jié)構(gòu)，該列比較單元的第一級包括：第一運算放大 器A1、第一主開關(guān)swla、第一從開關(guān)swlb、第一電容C1、第二主電容C2a、第二從電容C2b; 第二級包括：第二運算放大器A2、第二開關(guān)sw2、第三電容C3;第三級包括第三運算放大器 A3,其中：第一運算放大器A1的正向輸入端ipl分別：通過第一電容Clf禹合到模擬輸入端 IN、通過第二主電容C2a耦合到斜坡信號、通過第二從電容C2b耦合到地GND、通過第一主 開關(guān)swlaf禹合到第一運算放大器A1的反向輸出端onl;第一運算放大器A1的反向輸入端 ini通過第一從開關(guān)swlbf禹合到第一運算放大器A1的正輸出正向輸出端opl;所述的第一 運算放大器A1的正向輸出端opl通過第三電容C3耦合到第二運算放大器A2的正向輸入 端ip2,第二運算放大器A2的正向輸入端ip2和反向輸出端on2通過第二開關(guān)sw2相連，第 二運算放大器A2的反向輸出端on2耦合到第三運算放大器A3的正向輸入端，第三運算放 大器A3的反向輸出端為所述的比較器的最終輸出，即模擬輸出端OUT。
[0025] 所述的列比較單元通過與斜坡信號的比較來觸發(fā)比較器的輸出翻轉(zhuǎn)。在比較開 始之前，第一主開關(guān)swla、第一從開關(guān)swlb和第二開關(guān)sw2接通一段時間來執(zhí)行自動調(diào)零 操作。自動調(diào)零以后，第一運算放大器A1和第二運算放大器A2自偏壓到一個平衡點。然 后通過啟動有一定斜率的斜坡信號使列比較單元開始比較。當模擬輸入端IN非常接近斜 坡信號電壓的時侯，列比較單元的輸出將會反轉(zhuǎn)。斜坡信號啟動和反轉(zhuǎn)之間的時間延遲T_ conversion，正比于輸入信號的強度。
[0026] -般來講，從模擬輸入端IN來的輸入信號會比低壓數(shù)字M0S管的可接受的電壓范 圍要大。直接將模擬電壓應(yīng)用于數(shù)字M0S管可能會導(dǎo)致由于飽和造成的信號損失，甚至還 可能損壞數(shù)字M0S器件。
[0027] 為了使基于數(shù)字M0S的比較器能夠接受與相應(yīng)的模擬電路相同的電壓擺幅，如圖 1所示的電容的電荷共享結(jié)構(gòu)被采用來降低數(shù)字M0S的輸入電壓： V(ipl,擺動范圍）=V(IN,擺動范圍）Xreduction_ratio,其中：信號擺幅削減比
【主權(quán)項】
1. 一種基于低電壓數(shù)字CMOS器件的列并行比較裝置，其特征在于，包括：一個斜坡發(fā) 生單元、一個增益相關(guān)模式控制單元以及若干個列比較單元，其中：增益相關(guān)模式控制單元 輸出開關(guān)切換信號至各個列比較單元，增益相關(guān)模式控制單元另外輸出時鐘頻率調(diào)整信息 和/或電壓偏置強度信息至斜坡發(fā)生單元，斜坡發(fā)生單元向列比較單元輸出斜坡信號。
2. 根據(jù)權(quán)利要求1所述的基于低電壓數(shù)字CMOS器件的列并行比較裝置，其特征是，所 述的列比較單元包括：至少一個運算放大器以及一組并聯(lián)可調(diào)電容，該運算放大器的正向 輸入端與并聯(lián)可調(diào)電容的輸出端相連，反向輸入端通過開關(guān)與正向輸出端相連，反向輸出 端通過另一開關(guān)與正向輸入端相連，并聯(lián)可調(diào)電容的三個輸入端分別作為列比較單元的模 擬輸入、接收斜坡信號以及接收開關(guān)切換信號。
3. 根據(jù)權(quán)利要求1所述的基于低電壓數(shù)字CMOS器件的列并行比較裝置，其特征是，所 述的斜坡發(fā)生單元包括：一個數(shù)模轉(zhuǎn)換器、與增益相關(guān)模式控制單元相連的計數(shù)器及偏置 電路，其中：數(shù)模轉(zhuǎn)換器分別與計數(shù)器和偏置電路相連并分別接收斜坡碼和偏置電平，輸出 斜坡信號至所述列比較單元。
4. 根據(jù)權(quán)利要求2或3所述的基于低電壓數(shù)字CMOS器件的列并行比較裝置，其特征 是，所述的列比較單元中包括：第二級運算放大器，該第二級運算放大器的正向輸入端與前 述運算放大器的正向輸出端通過電容耦合，其反向輸出端通過一開關(guān)與正向輸入端相連。
5. 根據(jù)權(quán)利要求4所述的基于低電壓數(shù)字CMOS器件的列并行比較裝置，其特征是，所 述的增益相關(guān)模式控制單元向列比較單元中的第二級運算放大器輸出模式控制信號。
6. 根據(jù)權(quán)利要求4所述的基于低電壓數(shù)字CMOS器件的列并行比較裝置，其特征是，所 述的列比較單元中包括：第三級運算放大器，該第三級運算放大器的正向輸入端與所述第 二級運算放大器的反向輸出端相連，其反向輸出端作為所述列比較單元的模擬輸出。
7. 根據(jù)上述任一權(quán)利要求所述的基于低電壓數(shù)字CMOS器件的列并行比較裝置，其特 征是，所述的列比較單元包含至少一個低壓數(shù)字MOS管實現(xiàn)。
【專利摘要】一種半導(dǎo)體圖像處理電路領(lǐng)域的基于低電壓數(shù)字CMOS器件的列并行比較裝置，包括：斜坡發(fā)生單元、增益相關(guān)模式控制單元以及若干個列比較單元，增益相關(guān)模式控制單元輸出開關(guān)切換信號至各個列比較單元，增益相關(guān)模式控制單元另外輸出時鐘頻率調(diào)整信息和/或電壓偏置強度信息至斜坡發(fā)生單元，斜坡發(fā)生單元向列比較單元輸出斜坡信號。本發(fā)明采用低壓數(shù)字MOS管代替高壓模擬MOS管為比較器的基本單元，用增益相關(guān)的電荷共享方式來映像高電壓范圍到低電壓范圍，從而實現(xiàn)非常小的噪聲性能的折衷的方法，增益相關(guān)的電路模式控制方法，提高電路性能的同時實現(xiàn)顯著減小版圖面積的效果。
【IPC分類】H03F3-45
【公開號】CN104734649
【申請?zhí)枴緾N201410742541
【發(fā)明人】不公告發(fā)明人
【申請人】芯視達系統(tǒng)公司
【公開日】2015年6月24日
【申請日】2014年12月5日
【公告號】US20150172580