專利名稱：?jiǎn)纹琧mos發(fā)送機(jī)/接收機(jī)及其使用方法
背景技術(shù)：
1、發(fā)明領(lǐng)域本發(fā)明涉及一種通信系統(tǒng)，特別是涉及一種CMOS射頻(RF)通信系統(tǒng)。
2、相關(guān)技術(shù)的背景目前，射頻(RF)通信系統(tǒng)具有包括PCS通信和IMT系統(tǒng)的各種應(yīng)用。因而，人們一直在進(jìn)行系統(tǒng)的CMOS片集成，以減少成本、尺寸和電源消耗。
通常，RF通信系統(tǒng)由RF前端塊、基帶數(shù)字信號(hào)處理(DSP)塊或者基帶調(diào)制解調(diào)塊組成。當(dāng)前，基帶DSP塊可以采用低成本和低功率的CMOS技術(shù)來(lái)實(shí)施。然而，RF前端不能由CMOS技術(shù)實(shí)施，因?yàn)?，該CMOS技術(shù)受到速度、帶寬和噪聲特性的限制，即，低于流行的RF通信系統(tǒng)的速度、頻率和噪聲規(guī)范。
例如，PCS手持電話系統(tǒng)工作于2.0GHz頻率，而目前的CMOS技術(shù)由于速度和噪聲方面原因僅能可靠地工作于接近1.0GHz。因此，RF前端塊利用雙極性、雙CMOS或GaAs技術(shù)實(shí)施，該技術(shù)具有比CMOS技術(shù)更好的速度、帶寬和噪聲特性，但是更昂貴以及消耗電源更多。
目前，稱作“直接變換”和超外差(雙變換)的兩種不同類型的RF結(jié)構(gòu)被用于COMS RF通信系統(tǒng)。這兩種結(jié)構(gòu)在CMOS實(shí)施方面具有優(yōu)缺點(diǎn)。


圖1是顯示一個(gè)相關(guān)技術(shù)直接變換RF系統(tǒng)的示意圖。相關(guān)技術(shù)直接變換CMOS RF通信系統(tǒng)100包括一個(gè)天線105；一個(gè)RF濾波器110；一個(gè)低噪聲放大器(LNA)120；一個(gè)鎖相環(huán)(PLL)130；一個(gè)第一混頻器140；一個(gè)第二混頻器142；第一和第二放大器150、152；一個(gè)第一低通濾波器(LPF)160；第一和第二可變?cè)鲆娣糯笃?VGA)170、172，其每個(gè)包括自動(dòng)增益控制(AGC)環(huán)；一個(gè)第一模擬/數(shù)字(A/D)變換器180；一個(gè)第二A/D變換器182，一個(gè)第三混頻器190和功率放大器192。
天線105接收RF信號(hào)。接收的RF由各種RF頻帶組成。然后，在RF濾波器110上濾波選擇的RF信號(hào)。也就是，由RF濾波器110消除帶外RF信號(hào)(例如，無(wú)關(guān)的RF頻帶)。濾波的帶內(nèi)RF信號(hào)在LAN120上得到放大(獲得一個(gè)增益)。然而，帶內(nèi)RF信號(hào)由帶內(nèi)信道和可能的圖像頻帶組成，如圖1和圖2中A所示。通過(guò)LNA 120的帶內(nèi)RF信號(hào)在第一和第二混頻器140和142上通過(guò)正交乘法，直接解調(diào)成基帶信號(hào)，因?yàn)長(zhǎng)O頻率等于載頻。PLL130最好利用壓控振蕩器(VCO)生成兩種類型的時(shí)鐘信號(hào)，I時(shí)鐘信號(hào)和Q時(shí)鐘信號(hào)。I時(shí)鐘信號(hào)和Q時(shí)鐘信只是相位不同。I信號(hào)最好具有與Q信號(hào)相差90度的相位差。也就是，相對(duì)于正交相移I信號(hào)移相Q信號(hào)。兩組信號(hào)I和Q最好用來(lái)增加RF系統(tǒng)識(shí)別或保持與噪聲和干擾無(wú)關(guān)的接收信息的能力。發(fā)送具有不同相位的兩種類型信號(hào)減少了信息損失或變化的可能性。
如圖1和圖2中B所示，下變換信號(hào)包括預(yù)期信道、相鄰信道和以及一個(gè)上變換信號(hào)。下變換信號(hào)由放大器150、152放大，然后再經(jīng)過(guò)相應(yīng)的低通濾波器(LPF)160、162，以避免由于來(lái)自LPF 160、162的噪聲注入而使信噪比(SNR)急劇地降級(jí)，如圖1和圖2中C所示。來(lái)自LPF160和162的信號(hào)分別由可變?cè)鲆?VGA)放大器170、172放大，成為用于第一和第二A/D變換器180、182上A/D變換所需的相應(yīng)信號(hào)。然而，預(yù)期信道不能被放大到線性極限所允許的最大級(jí)別，因?yàn)樵陬A(yù)期信道被放大到所需級(jí)別之前，相鄰信道可能到達(dá)線性極限。因而，在相關(guān)技術(shù)的直接變換結(jié)構(gòu)100中，整個(gè)信道的放大隨相鄰信道功率增加而減少，導(dǎo)致SNR降級(jí)。如圖1和圖2中D所示，LPF160、162輸出一個(gè)大的噪聲層，該噪聲層由LPF 160、162加到預(yù)期信道上。所以，當(dāng)在A/D變換之前將預(yù)期信號(hào)放大到所需級(jí)別時(shí)，放大了預(yù)期信道和噪聲層。
然后，將數(shù)字信號(hào)傳送到基帶離散事件信號(hào)處理(DSP)塊(未示出)。通過(guò)改變鎖相環(huán)(PLL)130上的頻率f0執(zhí)行信道選擇。
如上所述，相關(guān)技術(shù)的直接變換RF系統(tǒng)100因?yàn)槠浣Y(jié)構(gòu)簡(jiǎn)單，因而具有CMOS RF集成的優(yōu)點(diǎn)。在相關(guān)技術(shù)的直接變換RF系統(tǒng)中只需要單個(gè)PLL。此外，在相關(guān)技術(shù)的直接變換RF系統(tǒng)中不需要高質(zhì)量的濾波器。然而，相關(guān)技術(shù)的直接變換結(jié)構(gòu)的缺點(diǎn)是制作單個(gè)芯片集成是困難的或者是不可能的。如圖3A所示，來(lái)自諸如VCO的本地振蕩器(LO)的時(shí)鐘信號(hào)cosωlOt可能泄漏到可能發(fā)生輻射的混頻器輸入端或者天線，因?yàn)楸镜卣袷幤?LO)的頻率與RF載波的頻率相同。無(wú)意發(fā)射的時(shí)鐘信號(hào)Δ(t)cosωLOt可以離開(kāi)附近物體反射，并且被混頻器再次“重新接收”。低通濾波器由于時(shí)鐘信號(hào)的泄漏而輸出一個(gè)信號(hào)M(t)+Δ(t)。如圖3B所示，與本地振蕩器的自混頻導(dǎo)致諸如混頻器的輸出的時(shí)變或“漂移”的DC-偏移的問(wèn)題。時(shí)變的DC偏移和固有的電路偏移極大地減少了接收機(jī)部分的動(dòng)態(tài)范圍。此外，如上所述，相關(guān)技術(shù)的直接變換RF系統(tǒng)需要一個(gè)用于信道選擇的高頻、低相位噪聲的PLL，該P(yáng)LL很難用一個(gè)集成的CMOS壓控振蕩器(VCO)實(shí)現(xiàn)。
圖4示出了一個(gè)雙變換結(jié)構(gòu)的相關(guān)技術(shù)的RF通信系統(tǒng)400，該雙變換結(jié)構(gòu)考慮了所有潛在的信道，并且使用一個(gè)可調(diào)諧的信道選擇PLL將它們的頻率首先從RF變換到IF，然后再?gòu)腎F變換到基帶。如圖4所示，RF通信系統(tǒng)400包括天線405；一個(gè)RF濾波器410；一個(gè)LNA420；一個(gè)IR濾波器425；一個(gè)鎖相環(huán)(PLL)PLL1 430；一個(gè)第一混頻器435；一個(gè)IF濾波器440；IF VGA450；一個(gè)PLL2 460；一個(gè)第二混頻器465；一個(gè)LPF 470；一個(gè)A/D變換器480；一個(gè)第三混頻器490；和一個(gè)功率放大器492。
混頻器435、465用于解調(diào)，而混頻器490用于調(diào)制?；祛l器435用于一個(gè)所選擇的RF頻率，以及混頻器465用于一個(gè)中頻(IF)。PLL1430以一個(gè)高頻或者RF頻率生成時(shí)鐘信號(hào)，PLL2 460生成具有低頻或者中頻(IF)的時(shí)鐘信號(hào)。
混頻器490將傳送數(shù)據(jù)與來(lái)自PLL430的具有高頻的時(shí)鐘信號(hào)相乘，使其具有一個(gè)原始傳送數(shù)據(jù)頻率?；祛l器490的輸出信號(hào)在功率放大器492上放大(得到一個(gè)增益)，然后經(jīng)天線405輻射，用于發(fā)送。
下面將說(shuō)明相關(guān)技術(shù)的超外差接收機(jī)的操作。首先，天線405接收一個(gè)RF信號(hào)。所接收的RF信號(hào)包括各種RF頻帶。RF濾波器410濾除帶外RF信號(hào)，LNA420放大如圖4-5中A所示的由帶內(nèi)信號(hào)和可能的圖像頻帶組成的帶內(nèi)RF信號(hào)。圖像頻帶由圖像載波抑制(IR)濾波器425濾除，如圖4-5中B所示。另一方面，圖像頻帶在混頻器435的第一下變換和PLL1 430組合之后，用帶內(nèi)RF信號(hào)混頻。這樣，在混頻器435上通過(guò)使用本地振蕩器信號(hào)LO1進(jìn)行第一下變換，使帶內(nèi)RF信道下變換成一個(gè)IF頻率，如圖4-5中的C所示。PLL1 430為RF信號(hào)的I信號(hào)和RF信號(hào)的Q信號(hào)生成本地振蕩器信號(hào)。
帶通IF濾波器440抑制相鄰信道，僅使預(yù)期的或?qū)Ｓ玫男诺涝贗F頻率上具有最大的功率電平，如圖4-5中D所示。包括一個(gè)AGC環(huán)路的IF VGA450放大IF頻率上的專用信道，得到一個(gè)足夠大的振幅以克服下游LPF470的大噪聲層。AGC環(huán)路連續(xù)檢測(cè)IF VGA450輸出的振幅并且控制其VGA增益，以便獲得線性極限允許的最大振幅。結(jié)果，雙變換接收機(jī)通過(guò)IF濾波和放大可以實(shí)現(xiàn)所需的SNR，如圖4-5中的E所示。由于在IF VGA450執(zhí)行IF放大之前由IF濾波器440進(jìn)行濾波，因此相鄰信道沒(méi)有IF放大的障礙或問(wèn)題。然而，如果在IF放大之前不消除IF相鄰信道，則專用信道不能被放大到最大值，因?yàn)樵趯Ｓ眯诺辣环糯蟮阶畲箅娖街跋噜徯诺揽赡苓_(dá)到線性極限。
第二下變換混頻器465使用來(lái)自PLL2 460DE本地振蕩器信號(hào)LO2將放大的RF信號(hào)下變換到基帶，如圖4-5的F所示。低通濾波器470濾除上變換信號(hào)，并保留相鄰信道，如圖4-5的G所示，圖中的G示出了由LPF470增加的噪聲層。A/D變換器480將信號(hào)變換成數(shù)字信號(hào)，然后再把數(shù)字信號(hào)傳遞到一個(gè)基帶離散時(shí)間信號(hào)處理(DSP)塊(未示出)。用于信道選擇的可調(diào)諧的PLL2 460將IF級(jí)上的所有信道直接頻率變換到基帶頻率。
如上所述，相關(guān)技術(shù)的超外差系統(tǒng)400具有各種優(yōu)點(diǎn)。相關(guān)技術(shù)的雙變換RF系統(tǒng)400使用較低頻率(即，IF)第二PLL460，而不是高頻(即，RF)的第一PLL430執(zhí)行信道調(diào)諧。因此，高頻RF PLL430可以是一個(gè)效率可以最優(yōu)化的固定頻率的PLL。此外，由于采用工作于較低頻率的IF PLL460執(zhí)行信道調(diào)諧，因此可以減小進(jìn)入信道選擇的相位噪聲的作用。然而，相關(guān)技術(shù)的雙變換RF系統(tǒng)400具有克服單芯片集成問(wèn)題的各種不利因素。相關(guān)技術(shù)的雙變換RF系統(tǒng)300使用兩個(gè)PLL，因而難于集成到一個(gè)單芯片上。此外，第一PLL的頻率保持得太高，以致不能用CMOS技術(shù)實(shí)施，特別是不能用CMOS VCO實(shí)施。此外，自混頻問(wèn)題仍然出現(xiàn)，因?yàn)榈诙LL位于IF預(yù)期載波的相同頻率上。第二混頻器的輸出信號(hào)可以泄漏到一個(gè)基片上或者可以再次泄漏到第二混頻器上。時(shí)變DC偏移與固定電路偏移一起極大地減小了接收機(jī)部分的動(dòng)態(tài)范圍。此外，IR濾波器和IF濾波器的CMOS集成是非常困難的或者是不可能的。
相關(guān)技術(shù)的低噪聲放大器(LNA)相關(guān)技術(shù)的CMOS LNA具有各種不利因素。當(dāng)相關(guān)技術(shù)的CMOSLNA的電感通過(guò)使用芯片內(nèi)的諸如螺旋電感器實(shí)施時(shí)，芯片級(jí)電感器不能保證所需的性能特性，并且在批量生產(chǎn)制造期間不能提供可接受的產(chǎn)量。當(dāng)相關(guān)技術(shù)的CMOS LNA的電感是芯片外電感器元件時(shí)，芯片外電感器可能造成更復(fù)雜的制造過(guò)程、電路板布局，并且使諸如CMOS RF通信系統(tǒng)的整個(gè)系統(tǒng)成本增加。此外，對(duì)芯片外元件的所需連接降低了性能特性。
相關(guān)技術(shù)的CMOS壓控振蕩器(VCO)和混頻器結(jié)構(gòu)如上所述，寬頻范圍和低相位噪聲對(duì)各種應(yīng)用都是理想的。然而，對(duì)于穩(wěn)定相位噪聲和頻率范圍，CMOS VCO混合器結(jié)構(gòu)僅能夠支持到1GHz頻率。隨著來(lái)自VCO的時(shí)鐘信號(hào)LO+和LO-增加，VCO混頻器結(jié)構(gòu)的性能在相位噪聲和頻率范圍方面變差，并且是不可接受的。因此，當(dāng)時(shí)鐘信號(hào)LO+和LO-的頻率f0超過(guò)1GHz時(shí)，VCO和混頻器就不能被容易地實(shí)施。
相關(guān)技術(shù)的CMOS自動(dòng)增益控制環(huán)相關(guān)技術(shù)的直接變換接收機(jī)需要DC偏移消除。相關(guān)技術(shù)的DC偏移消除的方案使用了增益級(jí)內(nèi)加入的DC偏移電壓的高通濾波。高通濾波的集成依賴轉(zhuǎn)角頻率和DC偏移抑制的量。由于DC偏移的頻譜被限制到零頻率，以及高通濾波器不能削弱預(yù)期信號(hào)，因此預(yù)期的轉(zhuǎn)角頻率應(yīng)當(dāng)盡可能低。DC偏移消除環(huán)的電容C隨著轉(zhuǎn)角頻率f0降低和開(kāi)環(huán)正向增益Av增加而增加。電容C的值通常達(dá)到幾百nF，將該電容值的電容器集成到單芯片上是困難的。因而，電容器通常位于芯片的外面。遺憾的是，當(dāng)芯片外電容器接線到芯片上時(shí)，經(jīng)焊接線耦合加入了某些噪聲量(SNR)。
相關(guān)技術(shù)的CMOS鎖相環(huán)(PLL)在速度和噪聲方面，當(dāng)前的VCO CMOS技術(shù)可以支持的可靠操作僅達(dá)到接近1.0GHz。隨著本地振蕩器時(shí)鐘信號(hào)LO+和LO-的頻率f增加超過(guò)一個(gè)GHz，CMOS VCO不可能實(shí)施。然而，為了得到足以商業(yè)應(yīng)用(比如PCS)的低噪聲，使用了LC諧振振蕩器，因?yàn)樗南辔辉肼曅阅軆?yōu)于CMOS環(huán)形振蕩器類型的VCO。相關(guān)技術(shù)的VCO具有各種不離因素。對(duì)于RF接收機(jī)或通信系統(tǒng)的CMOS單片集成，螺旋電感器的芯片內(nèi)實(shí)施不能實(shí)現(xiàn)具有足以批量生產(chǎn)制造的產(chǎn)量，因?yàn)榧傻穆菪姼衅鞯钠焚|(zhì)因數(shù)對(duì)VCO振蕩應(yīng)當(dāng)足夠高。
相關(guān)技術(shù)的CMOS調(diào)諧電路在相關(guān)技術(shù)方案中，高品質(zhì)因數(shù)可能導(dǎo)致主從之間的不良匹配，或者gm-C集成電路的輸入可以來(lái)自外部振蕩器以及輸出來(lái)自O(shè)TA單元，這可能產(chǎn)生不精確的定時(shí)結(jié)果。
上述的參考說(shuō)明作為參考引用，適用于附加的或可選擇的細(xì)節(jié)、特征和/或背景技術(shù)的適當(dāng)教導(dǎo)。
發(fā)明概述本發(fā)明的一個(gè)目的是至少解決上述的問(wèn)題和/或缺點(diǎn)和至少提供下面說(shuō)明的優(yōu)點(diǎn)。
本發(fā)明的一個(gè)目的是提供一種充分消除了相關(guān)技術(shù)的一個(gè)或多個(gè)問(wèn)題和缺點(diǎn)的單芯片發(fā)射機(jī)/接收機(jī)和方法。
本發(fā)明的另一個(gè)目的是制造CMOS RF前端和使用允許RF通信系統(tǒng)的單片集成的所述前端的方法。
本發(fā)明的另一個(gè)目的是提供一種具有減少成本和功率需求的RF通信系統(tǒng)和方法。
本發(fā)明的另一個(gè)目的是提供一種可靠的高速、低噪聲CMOS RF通信系統(tǒng)，以及使用該系統(tǒng)的方法。
本發(fā)明的另一個(gè)目的是增加RF通信系統(tǒng)的RF前端的頻率范圍。
本發(fā)明的另一個(gè)目的是提供一種直接變換RF通信系統(tǒng)和方法，該系統(tǒng)和方法提供了與相鄰信道功率電平無(wú)關(guān)的一個(gè)規(guī)定的SNR。
本發(fā)明的另一個(gè)目的是提供一種使用選擇的兩步放大的單芯片的CMOS RF接收機(jī)的基帶結(jié)構(gòu)，以滿足所選擇RF信道的預(yù)期增益并且消除較大的相鄰信道。
為了至少實(shí)現(xiàn)全部或部分上述目的和優(yōu)點(diǎn)，并且根據(jù)本發(fā)明的目的，按照具體和概括性說(shuō)明，提供了一種直接變換通信系統(tǒng)，包括一個(gè)接收信號(hào)的接收機(jī)單元，所述信號(hào)包括具有載頻的選擇信號(hào)；一個(gè)解調(diào)混頻器，混頻接收的載頻選擇信號(hào)并且輸出基帶選擇信號(hào)；和一個(gè)基帶放大電路，包括第一和第二級(jí)AGC放大器，用于接收基帶選擇信號(hào)并選擇性地將帶內(nèi)信號(hào)放大到規(guī)定的振幅。
為了進(jìn)一步實(shí)現(xiàn)全部或部分上述目的，并且根據(jù)本發(fā)明的目的，這里提供了一種單芯片RF通信系統(tǒng)，包括接收和發(fā)射RF信號(hào)的收發(fā)信機(jī)；一個(gè)生成多個(gè)2N相時(shí)鐘信號(hào)的PLL，所述時(shí)鐘信號(hào)具有一個(gè)實(shí)際上相同的頻率2*f0/N，其中f0是載頻，N是正整數(shù)；一個(gè)解調(diào)混頻器，用于將來(lái)自收發(fā)信機(jī)的RF信號(hào)與來(lái)自PLL的多個(gè)2N相時(shí)鐘信號(hào)混頻，以輸出具有相對(duì)于載頻f0下降的一個(gè)頻率的RF信號(hào)，其中解調(diào)混頻器包括多個(gè)二輸入混頻器；一個(gè)連接解調(diào)混頻器的AGC環(huán)路；一個(gè)連接AGC環(huán)路的增益合并濾波器，和一個(gè)連接增益合并濾波器的A/D變換單元，將來(lái)自解調(diào)混頻器的RF信號(hào)變換成數(shù)字信號(hào)。
為了進(jìn)一步實(shí)現(xiàn)全部和部分上述目的，并且根據(jù)本發(fā)明的目的，這里提供了一種操作RF通信系統(tǒng)的方法，包括接收包括具有一個(gè)載頻的被選擇信號(hào)的信號(hào)；生成兩個(gè)以上的具有不同于載頻的一個(gè)實(shí)際上相同頻率的多相時(shí)鐘信號(hào)；將接收的被選擇信號(hào)與兩個(gè)以上的多相時(shí)鐘信號(hào)混頻，以輸出解調(diào)的選擇信號(hào)，該解調(diào)的信號(hào)具有自載頻下降的一個(gè)頻率，其中兩個(gè)以上多相時(shí)鐘信號(hào)的幾個(gè)被混頻，以解調(diào)第一載頻信號(hào)和第二載頻信號(hào)的一個(gè)；放大解調(diào)的選擇信號(hào)，直至選擇信道和相鄰信道之一達(dá)到一個(gè)線性極限；以及放大和濾波相鄰信道，和把選擇信道放大到預(yù)期的動(dòng)態(tài)范圍。
本發(fā)明的另一個(gè)目的是提供一種形成沒(méi)有電感器的LNA。
本發(fā)明的另一個(gè)目的是提供一種形成沒(méi)有螺旋形芯片內(nèi)電感器的CMOS LNA。
本發(fā)明的另一個(gè)目的是提供一種降低成本的CMOS LNA。
本發(fā)明的另一個(gè)目的是提供一種使用沒(méi)有電感器的LNA的CMOSRF通信系統(tǒng)。
本發(fā)明的另一個(gè)目的是提供一種具有第一和第二增益控制級(jí)的CMOS LNA。
本發(fā)明的另一個(gè)目的是提供一種具有增加的動(dòng)態(tài)范圍的CMOSLNA。
本發(fā)明的另一個(gè)目的是提供一種CMOS LNA，其大批量生產(chǎn)過(guò)程簡(jiǎn)單，產(chǎn)量增加。
本發(fā)明的另一個(gè)目的是提供一種具有第一和第二增益受控級(jí)的CMOS LNA，每個(gè)受控級(jí)包括第一和第二對(duì)成網(wǎng)絡(luò)。
本發(fā)明的另一個(gè)目的是提供一種具有第一和第二增益受控級(jí)的CMOS LNA，每個(gè)受控級(jí)包括第一和第二對(duì)成網(wǎng)絡(luò)，以允許對(duì)稱的全上(full-up)和全下(full down)操作。
為了至少實(shí)現(xiàn)全部和部分的上述目的和優(yōu)點(diǎn)，并且根據(jù)本發(fā)明的目的，按照具體和概括說(shuō)明，提供了一種CMOS低噪聲放大器(LNA)，包括多個(gè)連接在輸入端與輸出端之間的放大級(jí)；以及連接多個(gè)放大級(jí)每一個(gè)的增益控制器，其中CMOS LNA不包括螺旋電感器。
本發(fā)明的再一個(gè)目的是提供一種VCO混頻器和在單個(gè)基片上使用該混頻器的方法。
本發(fā)明的另一個(gè)目的是增加一個(gè)設(shè)備的混頻器的頻率范圍以及方法。
本發(fā)明的另一個(gè)目的是提供一種混頻器和使用具有減少的噪聲的所述混頻器的方法。
本發(fā)明的另一個(gè)目的是增加混頻器結(jié)構(gòu)的性能。
本發(fā)明的另一個(gè)目的是提供一個(gè)具有對(duì)稱開(kāi)關(guān)結(jié)構(gòu)的單/雙平衡混頻器以及方法。
本發(fā)明的另一個(gè)目的是在單個(gè)基片上制造一個(gè)RF通信接收機(jī)。
本發(fā)明的另一個(gè)目的是提供一種包括單個(gè)基片上的多相混頻器的RF通信接收機(jī)以及方法。
為了實(shí)現(xiàn)上述目的和優(yōu)點(diǎn)，并根據(jù)本發(fā)明目的，按照具體和概括性說(shuō)明，提供了一種電路包括一個(gè)接收具有不同相位的多個(gè)第一時(shí)鐘的混頻器，，每個(gè)第一時(shí)鐘具有小于參考頻率的第一頻率，其中混頻器混合多個(gè)第一時(shí)鐘信號(hào)，以生成具有較高的第二頻率的多個(gè)本地振蕩器信號(hào)，其中混頻器將多個(gè)本地振蕩器信號(hào)與輸入信號(hào)相乘，以便在輸出端上提供輸出信號(hào)。
本發(fā)明的再一個(gè)目的是提供一個(gè)DC偏移消除設(shè)備。
本發(fā)明的另一個(gè)目的是同時(shí)提供一種較低轉(zhuǎn)角頻率和高DC偏移電壓抑制。
本發(fā)明的再一個(gè)目的是提供一個(gè)單芯片旁路濾波器。
本發(fā)明在一個(gè)目的是隨著增益級(jí)數(shù)目的增加降低AGC環(huán)路的總電容。
為了實(shí)現(xiàn)上述優(yōu)點(diǎn)，并且根據(jù)本發(fā)明的目的，按照具體和概括性說(shuō)明，本發(fā)明的結(jié)構(gòu)包括多個(gè)串聯(lián)的接收和放大輸入RF信號(hào)的增益級(jí)；和多個(gè)反饋環(huán)路，其中每個(gè)反饋環(huán)路與增益級(jí)的相應(yīng)的一個(gè)相對(duì)應(yīng)，并且連接相應(yīng)的增益級(jí)的輸入端和輸出端，以濾波偏移電壓。
本發(fā)明的再一個(gè)目的是在單個(gè)CMOS芯片上制造包括PLL的RF通信系統(tǒng)。
本發(fā)明的另一個(gè)目的是增加PLL的頻率范圍。
本發(fā)明的另一個(gè)目的是減少PLL的噪聲。
本發(fā)明的另一個(gè)目的是增加PLL的性能。
本發(fā)明的另一個(gè)目的是提供一種CMOS VCO，用于可以使CMOS環(huán)形振蕩器的相位噪聲最小化的PLL。
本發(fā)明的另一個(gè)目的是提供一種VCO，它可以輸出具有升降時(shí)間被減小或者最小化的大振幅信號(hào)。
本發(fā)明的另一個(gè)目的是減少或最小化供應(yīng)VCO的噪聲影響。
本發(fā)明的另一個(gè)目的是提供一種預(yù)定標(biāo)器，用于增加了帶寬和頻譜性能的PLL。
本發(fā)明的另一個(gè)目的是提供一種分?jǐn)?shù)-N的預(yù)定標(biāo)器，用于消除分?jǐn)?shù)刺點(diǎn)(fractional-spur)問(wèn)題。
為了實(shí)現(xiàn)全部或部分上述優(yōu)點(diǎn)，并且根據(jù)本發(fā)明的目的，按照具體和概括性說(shuō)明，這里提供了一種電路，包括一個(gè)生成具有不同相位的多個(gè)第一時(shí)鐘的時(shí)鐘生成器，每個(gè)第一時(shí)鐘生成器具有小于參考頻率的第一頻率；和一個(gè)連接所述時(shí)鐘生成器的預(yù)定標(biāo)器，用于接收多個(gè)第一時(shí)鐘信號(hào)，以生成一個(gè)劃分時(shí)鐘的第二時(shí)鐘信號(hào)。
本發(fā)明的另一個(gè)目的是提供一種不受頻率或品質(zhì)因數(shù)需求限制的主從電路。
本發(fā)明的另一個(gè)目的是提供一種使用多相濾波器的主從調(diào)諧電路。
本發(fā)明的另一個(gè)目的是主從gm-C多相濾波器，與上述的主從濾波器相比，具有用于第一濾波器和第二濾波器的相同的電特性。
本發(fā)明的另一個(gè)目的是提供一種gm-C多相濾波器，具有來(lái)自高通和低通濾波器的輸出信號(hào)，該高通和低通濾波器由相同電路提供。
本發(fā)明的另一個(gè)目的是提供一種更強(qiáng)的主從調(diào)諧電路，具有增加的精度。
本發(fā)明的另一個(gè)目的是提供一種更強(qiáng)的主從調(diào)諧電路，具有增加的精度和簡(jiǎn)化的配置。
為了實(shí)現(xiàn)全部或部分上述目的，并且根據(jù)本發(fā)明，這里提供了一種調(diào)諧電路，包括一個(gè)從濾波器塊和一個(gè)將控制信號(hào)輸出到從濾波器塊的主濾波器塊，其中主濾波器塊包括一個(gè)包含高通和低通濾波器的第一濾波器，其中高通和低通濾波器的每個(gè)接收控制信號(hào)；一個(gè)連接高通濾波器的第一整流器；一個(gè)連接低通濾波器的第二整流器；和一個(gè)連接第一和第二整流器輸出控制信號(hào)的變換器。
下面將描述本發(fā)明的附加優(yōu)點(diǎn)、目的和特點(diǎn)，其一部分記載在下文的說(shuō)明中，其一部分將由本領(lǐng)域的熟練技術(shù)人員根據(jù)對(duì)下文的分析而變得清楚，或者根據(jù)本發(fā)明的實(shí)踐而得知。本發(fā)明的目的和優(yōu)點(diǎn)可以按照附帶的權(quán)利要求特別指出的那樣實(shí)現(xiàn)和達(dá)到。
附圖的簡(jiǎn)要說(shuō)明將參照下列附圖詳細(xì)說(shuō)明本發(fā)明，其中相同的參考標(biāo)記涉及相同的元件。
圖1是顯示相關(guān)技術(shù)的RF通信系統(tǒng)的電路圖2A-2E是顯示在圖1的系統(tǒng)中信號(hào)傳播的示意圖；圖3A和圖3B是顯示在圖1的系統(tǒng)中時(shí)鐘信號(hào)泄漏的示意圖；圖4是顯示另一個(gè)相關(guān)技術(shù)的RF通信系統(tǒng)的電路圖；圖5A-圖5G是顯示在圖4的系統(tǒng)中信號(hào)傳播的示意圖；圖6是顯示本發(fā)明的多相、降低頻率(MPRF)的通信系統(tǒng)的一個(gè)優(yōu)選實(shí)施例的示意圖；圖7是顯示本發(fā)明優(yōu)選實(shí)施例的RF通信系統(tǒng)的接收機(jī)的方框圖；圖8是顯示圖7的RF通信系統(tǒng)的信號(hào)流的方框圖；圖9是顯示本發(fā)明另一個(gè)優(yōu)選實(shí)施例的RF通信系統(tǒng)的接收機(jī)的方框圖；圖10是圖示本發(fā)明的CMOS LNA的一個(gè)優(yōu)選實(shí)施例的方框圖；圖11是圖示本發(fā)明的CMOS LNA的一個(gè)優(yōu)選實(shí)施例的電路圖；圖12A是顯示本發(fā)明的一個(gè)優(yōu)選實(shí)施例的VCO混頻器結(jié)構(gòu)的方框圖；圖12B是顯示圖2A的VCO混頻器結(jié)構(gòu)的電路圖；圖13是顯示本發(fā)明的另一個(gè)優(yōu)選實(shí)施例的VCO混頻器的電路圖；圖14A-14H是顯示圖3的混頻器的操作定時(shí)圖；圖15是顯示本發(fā)明的混頻器的另一個(gè)優(yōu)選實(shí)施例的電路圖；圖16是顯示第三優(yōu)選實(shí)施例示范性正交下變換器的電路圖；圖17是顯示本發(fā)明的混頻器的另一個(gè)優(yōu)選實(shí)施例的電路圖；圖18A是本發(fā)明優(yōu)選實(shí)施例的具有單個(gè)反饋環(huán)的DC偏移消除電路的方框圖；圖18B是圖18A的DC偏移消除電路的示意圖；圖19是圖示相關(guān)技術(shù)的CMOS環(huán)形振蕩器的脈沖靈敏度函數(shù)的示意圖；圖20是圖示相關(guān)技術(shù)的整數(shù)N結(jié)構(gòu)的示意圖；圖21是圖示相關(guān)技術(shù)的分?jǐn)?shù)-N預(yù)定標(biāo)器的示意圖；圖22是圖示優(yōu)選實(shí)施例的CMOS VCO的示意圖；圖23是圖示本發(fā)明的分?jǐn)?shù)-N的優(yōu)選實(shí)施例的示意圖；圖24是圖示分?jǐn)?shù)-N預(yù)定標(biāo)器的優(yōu)選實(shí)施例的操作和定時(shí)波形的示意圖25是圖示分?jǐn)?shù)-N預(yù)定標(biāo)器的優(yōu)選實(shí)施例的操作和定時(shí)波形的示意圖；圖26是圖示本發(fā)明的主從調(diào)諧電路的優(yōu)選實(shí)施例的示意圖；圖27是圖示整流器的優(yōu)選實(shí)施例的示意圖；圖28是圖示電壓電流變換器的優(yōu)選實(shí)施例的示意圖；圖29是圖示一個(gè)示范性的跨導(dǎo)放大器的電路圖。
優(yōu)選實(shí)施例的具體說(shuō)明使用CMOS技術(shù)構(gòu)成的單芯片射頻(RF)通信系統(tǒng)應(yīng)當(dāng)滿足以下工作要求。CMOS壓控振蕩器(VCO)具有不良的噪聲特性。所以，需要CMOS鎖相環(huán)(PLL)集成。然而，PLL的數(shù)量應(yīng)當(dāng)少，PLL的轉(zhuǎn)角頻率最好與發(fā)射的RF頻率完全不同(例如，最好足夠低)，以使用CMOS VCO控制相位噪聲結(jié)果。由于CMOS結(jié)構(gòu)中的關(guān)聯(lián)的不利區(qū)域和功率規(guī)范，最好取消高質(zhì)量濾波器。此外，在性能不降低的條件下，應(yīng)當(dāng)減少CMOS RF系統(tǒng)中部件的數(shù)量。
“多相降低頻率”(MPRF)變換RF通信系統(tǒng)600被顯示在圖6中，并且最好再一個(gè)單個(gè)CMOS芯片上形成。第一優(yōu)選實(shí)施例工作于高于1GHz的頻率，比如工作于1.8-2.4GHz頻率。使用技術(shù)術(shù)語(yǔ)“多相降低頻率變換”是因?yàn)?，最好通過(guò)把多相低頻周期信號(hào)組合在一起或者相乘獲得具有高頻的單相位周期信號(hào)。MPRF變換RF通信系統(tǒng)600的優(yōu)選實(shí)施例包括前端MPRF RF塊602和最好是基帶的數(shù)字信號(hào)處理(DSP)塊604。如上所述，相關(guān)技術(shù)DSP塊可以使用CMOS技術(shù)形成。所以，將省略對(duì)包括數(shù)字信號(hào)處理器650的DSP塊604的具體解釋。
MPRF變換RF塊602包括一個(gè)天線605；一個(gè)RF接收及部分640；模擬/數(shù)字(A/D)變換器690，D/A變換器695；一個(gè)連接在混頻器660與天線605之間的功率放大器670。接收部分640生成調(diào)制和解調(diào)時(shí)鐘，即，本地振蕩器(LO)，其頻率f0由參考時(shí)鐘確定。
圖7示出了接收機(jī)700的第一優(yōu)選實(shí)施例，它可以作為接收機(jī)部分640進(jìn)行工作。如圖7所示，接收機(jī)700包括一個(gè)全CMOS低噪聲放大器710，一個(gè)N相混頻器720A、720B；一個(gè)生成多相(例如，800MHz)LO信號(hào)(例如，LO
)的PLL730；具有第一自動(dòng)增益控制(AGC)環(huán)的可變?cè)鲆娣糯笃?VGA)740A、740B；具有第二AGC環(huán)的增益合并(四個(gè)三階Gm-C橢圓濾波器)濾波器750A、750B；具有多相濾波器結(jié)構(gòu)的Gm-C調(diào)諧電路760。I信道和Q信道信號(hào)的每一個(gè)被分別耦合到模-數(shù)變換器770A、770B。
PLL730最好包括一個(gè)N相壓控振蕩器(VCO)732；一個(gè)相位頻率檢測(cè)器(PFD)和電荷泵736；一個(gè)環(huán)路濾波器738和一個(gè)預(yù)定標(biāo)器734。VCO732最好是多反饋環(huán)VCO，其中VCO732的每個(gè)VCO單元最好包括短上升/下降時(shí)間和大擺幅，以獲得用于寬帶2.4GHzCDMA應(yīng)用的足夠減小的相位噪聲。預(yù)定標(biāo)器734最好是多相位抽樣分?jǐn)?shù)-N預(yù)定標(biāo)器，以執(zhí)行分?jǐn)?shù)-N操作，同時(shí)避免信道寬度內(nèi)的分?jǐn)?shù)刺點(diǎn)。因而，PLL730組成足以用于低相位噪聲的2.4GHz WCDMA的帶寬，而且在信道帶寬內(nèi)沒(méi)有分?jǐn)?shù)刺點(diǎn)。
如圖7所示，PLL730生成用于七個(gè)不同信道頻率的12相LO信號(hào)(LO
)。N相混頻器最好是正交下變換器，并且如圖7所示，包括兩個(gè)六相單平衡混頻器720A、720B，其中，一個(gè)用于I信道，另一個(gè)用于Q信道。例如，如圖7所示，六相混頻器720A接收用于I信道的800MHz六相LO信號(hào)(LO
)，六相混頻器720B接收用于Q信道的800MHz六相LO信號(hào)(LO[1，3，5，7，9，11])。因此，12相正交下變換器720提供接收單相2.4GHzLO信號(hào)的單平衡混頻器的功能。在該實(shí)例中，混頻器720A、720B允許CMOS VCO以載波頻率f0的頻率2f0/N(例如，三分之一)提供多項(xiàng)時(shí)鐘信號(hào)。因此，LO的主要功率和其關(guān)聯(lián)的泄漏不在2.4GNz(載頻)上，因?yàn)閂CO732工作于800MHz。因而在接收機(jī)700的第一優(yōu)選實(shí)施例中，由于VCO732的2*f0/N頻率，可以急劇地減少DC偏移量。
如圖7所示，混頻器720A、720B輸出基帶RF信號(hào)。接收機(jī)700的基帶結(jié)構(gòu)包括第一AGC環(huán)740A和第二AGC環(huán)750A。AGC環(huán)740A包括n個(gè)VGA級(jí)(例如，n＝7)742a、742b、…742n；具有n個(gè)DC偏移消除環(huán)744a、744b、…744n(例如，n＝7)的級(jí)聯(lián)DC偏移消除環(huán)744；和第一反饋環(huán)746。自動(dòng)增益環(huán)控制設(shè)備的附加說(shuō)明由2000年11月6日遞交的共同待審的美國(guó)專利申請(qǐng)(代理人記事表第GCT-11)提供，其內(nèi)容作為參考引用。第二AGC環(huán)750A包括一個(gè)增益合并的四個(gè)三階Gm-C橢圓濾波器752；一個(gè)DC偏移消除環(huán)754；和第二反饋環(huán)756。在存在大相鄰信道條件的情況下，第一AGC環(huán)最好在信道選擇濾波之前使預(yù)期信道能夠?qū)崿F(xiàn)最大增益。由于大相鄰信道阻斷圖形(blocker)的原因，第二AGC環(huán)最好補(bǔ)償預(yù)期信道的增益損失。用于Q信道的接收機(jī)700的基帶結(jié)構(gòu)的第一AGC環(huán)740B和第二AGC環(huán)(具有濾波器)750B具有與I信道相同的結(jié)構(gòu)。每個(gè)反饋環(huán)包括峰值檢測(cè)器746a、756a；電荷泵746b、756b；和一個(gè)環(huán)路濾波器746c、756c。
圖8是圖示接收機(jī)700的基帶結(jié)構(gòu)的信號(hào)流的示意圖。如圖8所示，圖示了二種不同的條件。在第一種條件下，從混頻器720中接收輸入RF信號(hào)805，其中相鄰信號(hào)功率820小于或等于預(yù)期信道810的功率。最好是，根據(jù)接收機(jī)700的第一優(yōu)選實(shí)施例，預(yù)期信道主要從第一AGC環(huán)740中獲得所需增益。在第二條件下，從混頻器720接收輸入RF信號(hào)825，其中相鄰信道功率840大于(充分大于)預(yù)期信道830的功率。當(dāng)收到RF信號(hào)825時(shí)，第一AGC環(huán)740放大預(yù)期信道，直至相鄰信道功率840達(dá)到允許的線性極限。在第二AGC環(huán)750中，AGC環(huán)被合并在Gm-C信道選擇濾波器中，將預(yù)期信道放大到由允許的線性極限所限制的預(yù)期電平上。通過(guò)選擇性控制第一和第二(例如，級(jí)聯(lián)的)AGC環(huán)740、750的條件和操作，甚至當(dāng)接收RF信號(hào)825時(shí)，預(yù)期信道中的RF信號(hào)也可以接受對(duì)RF信號(hào)805有效的最大增益。因而，接收機(jī)700的基帶結(jié)構(gòu)的第一優(yōu)選實(shí)施例獲得了由雙變換接收機(jī)提供的一個(gè)增益。
此外，從AGC環(huán)中的VGA環(huán)的最后VGA輸出的輸出信號(hào)被返回輸入到VGA3，如圖8所示。然而，本發(fā)明不局限于此。例如，輸出信號(hào)也可以環(huán)路返回連接到VGA環(huán)中在前的VGA的不同的一個(gè)，比如，VGA1或者所有的VGA級(jí)。
圖9是圖是接收機(jī)700的增益分布的示意圖。如圖9所示，情形I圖示了相鄰信道阻斷圖形的振幅等于(例如，或小于)帶內(nèi)信號(hào)的狀況。如圖9所示，接收的帶內(nèi)信號(hào)910具有一個(gè)是最大可檢測(cè)信號(hào)(MDS)的值。同樣，相鄰信道阻斷圖形920具有一個(gè)是MDS的初始值。如圖9的情形I所示，RF級(jí)930使帶內(nèi)信號(hào)910和帶外信號(hào)920接受GRFdB(分貝)的增益。在優(yōu)選實(shí)施例中，RF級(jí)930包括LNA710和N相混頻器720。因而，如圖9的情形I的點(diǎn)B所示，在混頻器720的輸出端，帶內(nèi)和帶外信號(hào)910、920是具有(MDS+GRF)dB的信號(hào)。GRF被定義為由RF部分930提供的RF增益。
AGC940是放大帶內(nèi)信號(hào)910和帶外信號(hào)920直至指定線性極限932的第一級(jí)AGC。在情形I，相鄰信道阻斷圖形(例如，帶外信號(hào)920)不能阻止帶內(nèi)信號(hào)910接受足夠的放大。因而，在第一AGC環(huán)路級(jí)940的輸出端，帶內(nèi)和帶外信號(hào)910、920被放大到(MDS+GRF+GAGC)dBm。G是第一AGC環(huán)路940的AGC增益。所以，在圖9所示的情形I的第二AGC環(huán)路950中，最好不放大帶內(nèi)信號(hào)，因?yàn)闉榱藵M足接收機(jī)700的指定信號(hào)電平已經(jīng)預(yù)先實(shí)現(xiàn)了足夠的放大。最好是，第一AGC環(huán)路950完成放大。然而，在第二AGC環(huán)路950中，相鄰信道阻斷圖形920被部分濾除，以減小振幅。如圖9所示，在第二AGC環(huán)路950中，相鄰信道阻斷圖形920在濾波級(jí)內(nèi)按照一個(gè)濾波器抑制比(例如，4×RF)被抑制，而不放大，因?yàn)榈诙嗀GC環(huán)路950已經(jīng)將GF設(shè)置為0。GF是第二AGC環(huán)路950的三階橢圓濾波器的抑制比，RF是三階橢圓濾波器的抑制比?？傊?，在如圖9所示的I情形下，最好被包含在第一AGC環(huán)路中的VGA的增益足以覆蓋所需的動(dòng)態(tài)范圍GAGC＝DALL。在單芯片CMOS RF接收機(jī)中，DALL是傳遞帶內(nèi)信號(hào)的一個(gè)所需動(dòng)態(tài)范圍。因而，在圖9的情形I情形中，GAGC＝DALL。
如圖9的情形II所示，相鄰信道圖形980的振幅大于帶內(nèi)信號(hào)BdB，該BdB是所需的相鄰信道阻斷比。如圖9的情形II所示，帶內(nèi)信號(hào)970的MDS dBm和帶外信號(hào)980的(MDS+B)dBm被施加到RF級(jí)930。所以，在RF級(jí)930的輸出端(例如，混頻器輸出)，帶內(nèi)信號(hào)970具有(MDS+GRF)的增益，帶外信號(hào)980具有(MDS+B+GRF)的增益。在情形II中，第一AGC環(huán)路940的VGA最好放大信號(hào)970、980，直至相鄰信道阻斷圖形980的振幅達(dá)到線性極限932。結(jié)果，在第一AGC環(huán)路940的輸出端(例如，VGA輸出端)，帶內(nèi)信號(hào)970具有具有(MDS+GRF+GAGC)dBm的增益，帶外信號(hào)980具有(MDS+GRF+GAGC+B)dBm的增益。相對(duì)于圖9的情形I，VGA增益VAGC(情形II)小于VGA增益VAGC(情形I)BdB。在圖9的情形II的第二AGC環(huán)路950中，增益合并濾波器級(jí)954最好將帶內(nèi)信號(hào)970放大(4×GF)，最好等于所需的阻斷比，B dB。帶外信號(hào)980被放大(4xGF)，同時(shí)被第二AGC環(huán)路950的合并濾波器抑制(4xRF)，得到一個(gè)總的或凈(4x(RF-GF))抑制。所以，在圖9所示的接收機(jī)基帶結(jié)構(gòu)的第二優(yōu)選實(shí)施例中，所需的動(dòng)態(tài)范圍由第一AGC環(huán)路940(VGA)和第二AGC環(huán)路950(增益合并濾波器)共享，以提供所需的動(dòng)態(tài)范圍DALL＝GAGC+4XgF＝GAGC+B。
盡管圖9所示的基帶結(jié)構(gòu)的第二優(yōu)選實(shí)施例顯示第二AGC環(huán)路950接在第一AGC環(huán)路之后，但本發(fā)明不限于此。因而，第二AGC環(huán)路950可以被順序地設(shè)置在RF部分的930之后和第一AGC環(huán)路940之前。在此情況下，帶內(nèi)RF信號(hào)將最好由Gm-C濾波器首先進(jìn)行處理，以便在使用VGA放大器從AGC環(huán)路940得到增益之前阻斷相鄰信道。
如上所述，CMOS接收機(jī)結(jié)構(gòu)的優(yōu)選實(shí)施例及其使用方法具有各種優(yōu)點(diǎn)。在優(yōu)選實(shí)施例中，提供了一種具有可與超外差接收機(jī)相比擬的SNR的直接變換接收機(jī)。此外，在本發(fā)明的基帶結(jié)構(gòu)的優(yōu)選實(shí)施例及其使用方法中，為輸入信號(hào)提供了與相鄰信道功率電平無(wú)關(guān)的足夠大的SNR。
圖10是圖示本發(fā)明的CMOS LNA的第一優(yōu)選實(shí)施例的方框圖，它最好提供較好的線性和增益控制性并且其構(gòu)成沒(méi)有電感器。CMOSLNA1300包括一個(gè)輸入端，最好耦合接收一個(gè)RF信號(hào)輸入；一個(gè)連接輸入端13 10的第一放大級(jí)1320；一個(gè)連接第一放大級(jí)1320的輸出節(jié)點(diǎn)1326的第二放大級(jí)1340，和一個(gè)輸出端1360，最好發(fā)射一個(gè)RF輸出信號(hào)OUT。此外，CMOS LNA1300包括一個(gè)連接第一和第二放大級(jí)1320、1340的增益控制器1350。
CMOS LNA的第一優(yōu)選實(shí)施例由兩個(gè)放大級(jí)組成，這兩個(gè)放大級(jí)可以為適于CMOS RF通信系統(tǒng)的CMOS LNA1300實(shí)現(xiàn)預(yù)期增益。第一和第二放大級(jí)1320、1340的每一個(gè)最好具有相同的結(jié)構(gòu)。然而，本發(fā)明不限于此。圖10所示的第一放大級(jí)1320包括一個(gè)連接在輸出節(jié)點(diǎn)1326與第一放大級(jí)1320的第一放大電路1324之間的反饋環(huán)路1322。反饋環(huán)路1322最好建立第一放大級(jí)1320的輸出節(jié)點(diǎn)1326的一個(gè)DC偏置點(diǎn)。
第一放大級(jí)1320最好包括一個(gè)對(duì)稱CMOS網(wǎng)絡(luò)，以增加CMOSLNA1300的動(dòng)態(tài)范圍，具體說(shuō)，該動(dòng)態(tài)范圍在大RF信號(hào)輸入之內(nèi)。此外，CMOS LNA1300的增益可以通過(guò)使用增益控制器1350控制。最好是，增益控制器1350包括一個(gè)電流源I。最好在第一和第二放大級(jí)1320、1340上復(fù)制由增益控制器1350的電流源I提供的電流電平。例如，可以使用電流反射鏡或類似物復(fù)制該電流電平。
圖11是更詳細(xì)地圖示說(shuō)明圖10的CMOS LAN 1300的第一優(yōu)選實(shí)施例的電路圖。CMOS LNA 1300可以是一個(gè)缺乏反相器類型的LNA。如圖11所示，第一放大器電路1324包括串接在電源電壓VDD與地電壓之間的四個(gè)晶體管1400P1、1400P2、1400N2和1400N1。輸入端1310連接晶體管1400P2和1400N2的柵極。晶體管1400P2和1400N2的漏極連接在一起，以形成第一放大級(jí)1320的的輸出端1326。此外，電容器1400C2連接在地電壓與連接晶體管1400P1和1400P2的結(jié)點(diǎn)之間；電容器1400C1連接在地電壓與連接晶體管1400N2和晶體管1400N1的結(jié)點(diǎn)之間。
第二放大級(jí)1340包括串接在電源電壓VDD與地電壓之間的四個(gè)晶體管1400P3、1400P4、1400N4和1400N3。此外，晶體管1400P4和1400N4柵極連接第一放大級(jí)1320的輸出節(jié)點(diǎn)1326。晶體管1400P4和1400N4的漏極連接在一起，以形成第二放大級(jí)1340的輸出節(jié)點(diǎn)。如圖14所示，第二放大級(jí)1340的輸出節(jié)點(diǎn)也是輸出端1360。此外，電容器1400C4連接在地電壓與連接晶體管1400P3和1400P4的結(jié)點(diǎn)之間；電容器1400C1連接在地電壓與連接晶體管1400N4和晶體管1400N3的結(jié)點(diǎn)之間。
第一放大級(jí)1320的反饋環(huán)路1322包括一個(gè)電阻器1400R2，一個(gè)電容器1400C6，一個(gè)運(yùn)算放大器OPAMP1和晶體管1400N1。電阻器1400R2連接在第一放大級(jí)1324的輸出節(jié)點(diǎn)1326與OPAMP1的非反相輸入端之間。電容器1400C6連接在地電壓與OPAMP1的非反相輸入端之間。OPAMP1的輸出端連接晶體管1400N1的柵極，OPAMP1的反相輸入連接電壓節(jié)點(diǎn)1。
如圖11所示，電阻器1400R1和電容器1400C8連接在輸入端1310與地之間。電壓節(jié)點(diǎn)1連接電阻器1400R1與電容器1400C8之間的結(jié)點(diǎn)。包括電阻器1400R2、電容器1400C6、OPAMP1和晶體管1400N1的反饋環(huán)路1322建立第一放大級(jí)1320輸出和第二放大級(jí)1340輸入的節(jié)點(diǎn)1326的DC偏置點(diǎn)，該偏置最好被調(diào)整到耦合到電壓節(jié)點(diǎn)1的0.5VDD。
在一個(gè)相似的方式中，第二放大級(jí)1340的反饋環(huán)路包括一個(gè)電阻器1400R3、電容器1400C7、運(yùn)算放大器OPAMP2和晶體管1400N3，晶體管1400N3的柵極接收OPAMP2的輸出。與反饋環(huán)路1322相似，電阻器1400R3連接在第二放大級(jí)1340的輸出節(jié)點(diǎn)與OPAMP2的非反相端之間。電容器1400C7連接在地電壓與OPAMP2的非反相端之間。OPAMP2的反相端連接電壓節(jié)點(diǎn)1。
最好是，晶體管1400P1-1400P4是PMOS型晶體管，晶體管1400N1-1400N4是NMOS型晶體管。應(yīng)當(dāng)理解，優(yōu)選實(shí)施例不局限于這樣的晶體管類型。
增益控制器1350包括串接在電源電壓VDD與地電壓之間的晶體管1400P5和電流源1400Is。此外，晶體管1400P5的柵極與連接電流源1400P5DE漏極相連接。此外，晶體管P5的柵極連接晶體管1400P1的柵極、晶體管1400P3的柵極和電容器1400C5，電容器1400C5還連接地電壓。
第一和第二放大級(jí)1320、1340的0.5V偏置和對(duì)稱PMOS和NMOS網(wǎng)絡(luò)能夠提供對(duì)稱操作點(diǎn)，使PMOS和NMOS網(wǎng)絡(luò)具有增加的或最大的頂部空間，以及具有增加的最大的動(dòng)態(tài)范圍，尤其是該動(dòng)態(tài)范圍在輸入端13 10接收的大RF信號(hào)輸入之內(nèi)。0.5V偏置還能夠使晶體管1400N2、1400P2、1400N4和1400P4工作于飽和區(qū)域，即便接收到大RF輸入信號(hào)。
第一放大級(jí)的合成增益可以依據(jù)晶體管1400P2和晶體管1400N2的跨導(dǎo)(例如，gm400P2+gm400N2)和晶體管1400P2和1400N2的并行組合的合成輸出阻抗(例如，ro400P2‖ro400N2)確定第一放大級(jí)的合成增益，其中，GAINlst＝(gm400P2+gm400N2)×(ro400P2‖ro400N2).。按同樣方式，第二放大級(jí)的增益被確定為GAIN2nd＝(gm400P4+gm400N4)×(ro400P4‖ro400N4)。如果CMOS LNA1300的第一優(yōu)選實(shí)施例沒(méi)有對(duì)稱結(jié)構(gòu)，則全下和全上狀態(tài)將具有不同的頂部空間和不同的特性，導(dǎo)致依賴于全下和全上狀態(tài)的信號(hào)失真，并降低了這種CMOS LNA的線性。
此外，CMOS LNA1300的第一優(yōu)選實(shí)施例的增益可以通過(guò)改變電流源1400Is的值來(lái)控制。來(lái)自電流源1400Is的電流電平最好通過(guò)由晶體管1400P5、1400P3和1400P1組成的電流反射鏡復(fù)制在第一和第二放大級(jí)1320、1340的每一個(gè)上。通過(guò)增加電流源1400Is的值，使晶體管1400P2、1400N2的跨導(dǎo)增加，從而導(dǎo)致增益增加。。電容器1400C6he1400C7最好用來(lái)分別穩(wěn)定第一放大級(jí)1320和第二放大級(jí)1340的兩個(gè)反饋環(huán)路。電容器1400C1-1400C5和1400C8最好用來(lái)制作AC-ground(去耦電路)。
如上所述，CMOS LNA的優(yōu)選實(shí)施例及其使用方法提供了用于寬頻率范圍(不是恰好在選擇的頻率上)的預(yù)期增益。此外，如果需要較高的增益，則可以增加CMOS LNA的級(jí)數(shù)。此外，根據(jù)本發(fā)明可以使用增益控制器的可替代的實(shí)施例。例如，增益可以通過(guò)輸入和控制每級(jí)的負(fù)載電容來(lái)控制。這樣的負(fù)載電容控制的電路可以由一個(gè)通過(guò)晶體管和一個(gè)電容器的串聯(lián)連接來(lái)實(shí)現(xiàn)；可以控制通過(guò)晶體管柵極的電壓，控制一個(gè)有效的負(fù)載電容器。
如上所述，本發(fā)明的CMOS LNA的優(yōu)選實(shí)施例及其使用方法具有各種優(yōu)點(diǎn)。本發(fā)明的優(yōu)選實(shí)施例提供了不使用電感器的CMOS LNA。LNA的優(yōu)選實(shí)施例可以使用簡(jiǎn)化的制造工藝。此外，CMOS LNA的優(yōu)選實(shí)施例具有對(duì)稱的放大級(jí)，它允許對(duì)稱的全上和全下操作，同時(shí)實(shí)現(xiàn)一個(gè)預(yù)期增益。此外，該優(yōu)選實(shí)施例提供了一個(gè)增加的線性性能。
圖12A是圖示本發(fā)明第一優(yōu)選實(shí)施例的VCO混頻器結(jié)構(gòu)的方框圖。該結(jié)構(gòu)可以用于RF通信系統(tǒng)。該結(jié)構(gòu)包括一個(gè)多相電壓控制振蕩器VCO2100和一個(gè)多相混頻器2200。多相混頻器2200包括一個(gè)差分放大電路2200A和一個(gè)組合電路2200B。
當(dāng)具有fREF＝f0的一個(gè)基準(zhǔn)頻率的基準(zhǔn)時(shí)鐘信號(hào)被使用時(shí)，多相VCO2100生成多個(gè)具有2*f0N的頻率的N相時(shí)鐘信號(hào)LO(i＝0至N-1)，其中N＝ND*2以及ND等于多相VCO2100的延遲單元的數(shù)量。換言之，VCO2100將頻率降低到2*fN。頻率2*f0/N降低了多相VCO的噪聲并增加了頻率范圍。
具有頻率2*f0/N的多個(gè)N相中間時(shí)鐘信號(hào)LO(0)、LO(1)、…LO(N-1)被輸入到多相混頻器2200的組合電路2200B；輸入信號(hào)，例如RF信號(hào)RF+和RF-被輸入到差分放大電路2200A。差分放大電路2200B差分地放大射頻信號(hào)RF+和RF-。組合電路2200B對(duì)偏置電壓VBias敏感，并且最好組合N相中間時(shí)鐘信號(hào)LO(0)-LO(N-1)，以生成具有原始頻率f0的輸出時(shí)鐘信號(hào)LOT+和LOT-。然后，混頻器2200完成輸出時(shí)鐘信號(hào)LOT+和LOT-與RF信號(hào)RF+和RF-的乘法。
圖12B圖示了本發(fā)明優(yōu)選實(shí)施例的VGC混頻器2100、2200的電路圖。多相VCO2100包括串聯(lián)連接的ND個(gè)延遲單元21001-2100ND?；谶@種結(jié)構(gòu)，多相VCO生成具有2*f0/N的頻率的多個(gè)N相中間時(shí)鐘信號(hào)LO(0)-LO(N-1)。生成頻率控制信號(hào)的VCO2100的控制電路包括一個(gè)相位頻率檢測(cè)器2054，一個(gè)電荷泵2056和一個(gè)把頻率控制信號(hào)輸入到延遲單元21001-2100ND的環(huán)路濾波器2058。相位頻率檢測(cè)器2054接收分別來(lái)自基準(zhǔn)時(shí)鐘分頻器電路2052和VCO時(shí)鐘分頻器2053的一個(gè)基準(zhǔn)時(shí)鐘信號(hào)fref和VCO時(shí)鐘信號(hào)fVCO。時(shí)鐘信號(hào)LO(φ)-LO(N-1)的頻率2f0/N由M`/K`(fref)＝2f0/N代表。因而，頻率f0以基準(zhǔn)時(shí)鐘信號(hào)fref和分頻電路2052以及2053為基礎(chǔ)。
多相混頻器2200的差分放大電路2200A包括分別連接兩個(gè)差分放大電路2200A1和2200A2的兩個(gè)負(fù)載電阻R0`和R2`。差分放大器2200A1包括兩個(gè)NMOS晶體管2210和2212，差分放大器2200A2包括兩個(gè)NMOS晶體管2214和2216。NMOS晶體管2210和2216的漏極分別連接負(fù)載電阻R1`和R2`，NMOS晶體管2210和2216的柵極相連接，用于接收RF信號(hào)RF+。此外，NMOS晶體管2212和2214的漏極分別連接負(fù)載電阻R2`和R1`，其柵極相互連接，以接收RF信號(hào)RF`。NMOS晶體管2210和2212的源極以及NMOS晶體管2214和2216的源極分別相互連接，并連接多相混頻器的組合電路2200B。
差分放大器2200A1和2200A2分別差分地放大RF信號(hào)RF+和RF-，以便可以獲得更精確的輸出信號(hào)OUT-和OUT+。此外，差分放大器消除可能加到RF信號(hào)RF+和RF-上的噪聲。如圖12B所示，混頻器2200是一種多相雙平衡混頻器。在該優(yōu)選實(shí)施例中，包括兩個(gè)差分放大器2200A1和2200A2，然而，也可以在可替代的實(shí)施例中僅使用一個(gè)差分放大器實(shí)現(xiàn)本發(fā)明。
組合電路2200B和包括偏置NMOS晶體管2232和2234，分別連接偏置NMOS晶體管2232和2234的第一組合單元2200B1和第二組合單元2200B2，連接第一和第二組合單元2200B1和2200B2的電流源Is。第一組合單元2200B1包括多個(gè)晶體管22200、22202…2220N-2；第二組合單元包括第二的多個(gè)晶體管單元22201、22203、…2220N-1。
最好是，多個(gè)晶體管單元的每一個(gè)包括多個(gè)串聯(lián)連接的晶體管，其中串聯(lián)連接的晶體管與多個(gè)晶體管單元的串聯(lián)連接的晶體管相并聯(lián)。最好是，每個(gè)晶體管單元包括兩個(gè)(2)串聯(lián)連接的晶體管。因此，在優(yōu)選實(shí)施例中，每個(gè)組合單元2200A或2200B具有總共N/2個(gè)晶體管單元，使NMOS晶體管的總數(shù)為2*N。
偏置NMOS晶體管2232和2234的柵極相連接，以接收偏置電壓VBias；第一和第二多個(gè)晶體管單元中的晶體管的柵極相連接，以接收具有2*f0/N頻率的相應(yīng)的N相中間時(shí)鐘信號(hào)LO(i)和/LO(i)，其中/LO(i)＝LO(N/2+i)，i＝0，1…，N/2-1。在該優(yōu)選實(shí)施例中，包括防止差錯(cuò)的偏置NMOS晶體管2232和2234，然而在可替換實(shí)施例中可以省略這些晶體管。此外，組合電路2200B的2*N個(gè)NMOS基體管的連續(xù)ON-OFF操作相當(dāng)于NAND邏輯電路，它可以與可替換實(shí)施例中的其它等效的邏輯電路和結(jié)構(gòu)互換。
普通的圖12B結(jié)構(gòu)允許多相VCO2100和多相混頻器2200集成在單芯片上，例如使用CMOS技術(shù)集成在單個(gè)半導(dǎo)體基片上。這種結(jié)構(gòu)和布局減少了噪聲，包括由寄生電容造成的噪聲。如上所述，使用差分放大電路2200A中的RF信號(hào)RF+和RF-的差分放大減少了噪聲。
對(duì)于具有2*f0/N頻率的N相中間時(shí)鐘信號(hào)LO(i)降低基準(zhǔn)頻率f0也降低了噪聲。當(dāng)在相同基片(例如，CMOS技術(shù)的半導(dǎo)體基片)上形成多個(gè)晶體管時(shí)，在基片中形成多個(gè)P-N結(jié)。寄生電容主要存在于P-N結(jié)上。如果施加到晶體管柵極上的信號(hào)的頻率非常高，則與降低的2*f0/N頻率相比，f0的較高頻率造成更多噪聲。
此外，差分放大器2200A和組合電路2200B的操作依賴于具有f0頻率的輸出時(shí)鐘信號(hào)LOT+和LOT-。通過(guò)組合具有2*f0/N頻率的N相中間時(shí)鐘信號(hào)LO(i)，第一組合電路2200B1和第二組合電路22002分別提供輸出時(shí)鐘信號(hào)LOT+和LOT-。當(dāng)施加偏置電壓VBias時(shí)，NMOS晶體管2231和2234根據(jù)輸出時(shí)鐘信號(hào)LOT+和LOT-導(dǎo)通和截止。盡管NMOS晶體管2210、2212、2214和2216靠施加到柵極上的RF信號(hào)RF+和RF-導(dǎo)通，但是當(dāng)偏置NMOS晶體管2232和2234通過(guò)時(shí)鐘信號(hào)LOT+和LOT-導(dǎo)通時(shí)，則執(zhí)行RF信號(hào)RF+和RF-和輸出時(shí)鐘信號(hào)LOT+和LOT-的放大，以生成輸出信號(hào)OUT+和OUT-。
圖13圖示了ND＝3和N＝6時(shí)的多相VCO和多相混頻器的第二優(yōu)選實(shí)施例，圖14A-14H圖示了圖1 3優(yōu)選實(shí)施例的工作時(shí)序圖。如圖所示，多相VCO2110包括生成6相中間時(shí)鐘信號(hào)LO(0)-LO(5)的三個(gè)延遲單元21101-21103。圖中示出了包括用于延遲單元21101-21103的五個(gè)晶體管的一個(gè)示范性電路(例如，延遲單元21101)。為了圖示說(shuō)明目的，如果輸入時(shí)鐘信號(hào)具有f0＝1.5GHz的頻率，則6相中間時(shí)鐘信號(hào)LO(0)-LO(5)將有0.5GHz的頻率。
6相混頻器2250包括差分放大電路2250A和組合電路2250B。差分放大電路2250A包括具有NMOS晶體管2260和2262的第一差分放大器2250A1；和具有NMOS晶體管2264和2266的第二差分放大器2250A2，這兩個(gè)差分放大器分別連接負(fù)載電阻器R3和R4。組合電路2250B包括共同連接電流源Is2的第一組合單元22501和第二組合單元2250B2。第一和第二組合單元2250B1和2250B2分別經(jīng)過(guò)由偏置電壓VBias偏置NMOS晶體管2282和2284連接第一和第二差分放大器2250A1和2250A2。累加起來(lái)，第一和第二組合單元2250B1和2250B2包括具有總共12個(gè)晶體管的6個(gè)晶體管單元22700-22705。
如圖14A-14F所示，6相VCO2110生成具有減低的頻率f0/3的6相中間時(shí)鐘信號(hào)LO(1)-LO(5)。6相混頻器2250接收6相中間時(shí)鐘頻率LO(1)-LO(5)和RF信號(hào)RF+和RF-。每個(gè)中間時(shí)鐘信號(hào)LO(1)-LO(5)和/LO(0)-/LO(2) (其中，/LO(0)＝LO(3)，/LO(1)＝LO(4)以及/LO(2)＝LO(5))被施加給第一和第二組合單元2250B1和2250B2的相應(yīng)晶體管。第一和第二組合單元2250B1和22502組合具有頻率f0/3的6相中間時(shí)鐘信號(hào)LO(0)、LO(1)…LO(4)、LO(5)，以生成具有頻率f0的時(shí)鐘信號(hào)LOT+和LOT-。
如圖14A-14h所示，當(dāng)LO(0)為高電平和LO(1)為低電平(LO(4)＝高電平)時(shí)，兩個(gè)輸出信號(hào)LOT+和LOT-分別為高電平和低電平。當(dāng)LO(1)為高電平以及LO(2)為低電平(LO(5)＝高電平)時(shí)，輸出信號(hào)LOT+和LOT-分別為高電平和低電平。當(dāng)LO(2)為高電平和LO(3)為低電平(LO(0)＝高電平)時(shí)，輸出信號(hào)LOT+和LOT-分別為低電平和高電平。當(dāng)LO(3)為高電平和LO(4)為低電平(LO(1)＝高電平)時(shí)，輸出信號(hào)LOT+和LOT-分別為高電平和低電平。當(dāng)LO(4)為高電平和LO(5)為低電平(LO(2)＝高電平)時(shí)，混頻器2503的輸出信號(hào)LOT+和LOT-分別為低電平和高電平。當(dāng)LO(5)為高電平和LO(0)為低電平(LO(3)＝高電平)時(shí)，輸出信號(hào)LOT+和LOT-分別為低電平和高電平。
組合電路中的每對(duì)NMOS晶體管依次導(dǎo)通，從而生成輸出信號(hào)LOT+和LOT-，如圖14G和14H所示。
圖15圖示了本發(fā)明的多相信號(hào)平衡混頻器的第三優(yōu)選實(shí)施例。多相混頻器2500的第三優(yōu)選實(shí)施例是一種單平衡混頻器。多相混頻器2500最好接收N相2*f0/N MHz LO時(shí)鐘(LO(0N-1))h和RF信號(hào)，并執(zhí)行單個(gè)平衡混頻器的乘法等效，即，接收單相f0MHz LO時(shí)鐘和RF信號(hào)。
多相單平衡混頻器2500最好包括四個(gè)功能塊，它們是一個(gè)負(fù)載塊2510，一個(gè)開(kāi)關(guān)陣列塊2520，一個(gè)減噪(噪聲減少)塊2530，和一個(gè)輸入塊2540。如圖15所示，負(fù)載塊2510最好包括兩個(gè)PMOS晶體管2511、2512和負(fù)載電阻2513、2514。兩個(gè)PMOS晶體管2513、2514具有連接源極電壓VDD的源極和連接在一起的柵極。負(fù)載電阻2513、2514分別連接在PMOS晶體管2511、2512的柵極和漏極之間。
PMOS晶體管2511、2512最好工作于飽和區(qū)，以提供高阻抗，電阻器2513和2514充當(dāng)負(fù)載電阻。電阻器2513和PMOS晶體管2511的輸出阻抗的并聯(lián)組合正好接近電阻器2513的電阻，因?yàn)榫w管2511的輸出阻抗比電阻2513的電阻大。同樣，電阻器2514和晶體管2512的輸出阻抗的并聯(lián)組合正好接近電阻器2514。晶體管2511和2512的漏極分別連接執(zhí)行多相時(shí)鐘的乘法的開(kāi)關(guān)陣列塊2520的第一和第二開(kāi)關(guān)網(wǎng)絡(luò)2520A和2520B。第一開(kāi)關(guān)網(wǎng)絡(luò)2520A包括多個(gè)晶體管單元25220、25222、…2522N-2，第二開(kāi)關(guān)網(wǎng)絡(luò)2520A包括第二多個(gè)晶體管單元25221、25223、…2522N-1。
最好是，N相單平衡混頻器2500接收N相時(shí)鐘信號(hào)LO
和RF信號(hào)。在6相混頻器中，LO信號(hào)將是LO
。如圖14G-14H所示，開(kāi)關(guān)矩陣塊2520提供一個(gè)機(jī)構(gòu)，它通過(guò)使用其頻率為2*f0/N的N相LO信號(hào)獲得相當(dāng)于施加一個(gè)其頻率為F0的單相信號(hào)的合成效果。第三優(yōu)選實(shí)施例的N相單平衡混頻器2500包括由N相LO信號(hào)控制的N個(gè)開(kāi)關(guān)。第一開(kāi)關(guān)網(wǎng)絡(luò)2520A的 開(kāi)關(guān)2522i的一個(gè)和第二開(kāi)關(guān)網(wǎng)絡(luò)2520B的 開(kāi)關(guān)2522j的一個(gè)按照如圖14A-14F所示的每個(gè)相位間隔交替導(dǎo)通。結(jié)果，通過(guò)多相操作在輸出端IOUT-和IOUT+上分別得到如圖14G-14H所示的實(shí)際波形LOT+和LOT-。
最好是，開(kāi)關(guān)25220-2522N-1的每一個(gè)至少包括第一和第二多個(gè)串聯(lián)連接的晶體管。因而，如圖15所示，開(kāi)關(guān)25220-2522N的每個(gè)包括與晶體管2524C串聯(lián)的晶體管2524A以及與晶體管2524D串聯(lián)的晶體管2524B。此外，晶體管2524A和2524D的柵極連接在一起，以接收相應(yīng)的多相時(shí)鐘信號(hào)LO(例如，LO(0))；晶體管2524B和2524C的柵極連接在一起，以接收相應(yīng)的多相時(shí)鐘信號(hào)LO(例如，LO(1)B)。晶體管2524A和2524B還具有連接輸出端IOUT-上的負(fù)載塊2510的源極；晶體管2524C和2524D還具有連接結(jié)點(diǎn)2526的源極。
最好是，開(kāi)關(guān)25220-2522N-1的每個(gè)包括四個(gè)NMOS晶體管。因而，在第三優(yōu)選實(shí)施例中，在一和第二開(kāi)關(guān)網(wǎng)絡(luò)2520A或2520B的每一個(gè)中有N/2個(gè)開(kāi)關(guān)，因而NMOS晶體管的總數(shù)量為4*N。此外，開(kāi)關(guān)25220-2522N-1的每個(gè)包括對(duì)稱的MOS晶體管，以向開(kāi)關(guān)25220-2522N-1每一個(gè)的兩個(gè)輸入端2525A、2525B提供等同的或?qū)ΨQ的電條件。
減噪塊2530最好包括柵地-陰地放大器NMOS晶體管2531，其柵極連接偏置電壓VBias。該減噪塊操作，將輸入塊隔離與開(kāi)關(guān)網(wǎng)絡(luò)2520相隔離，禁止噪聲耦合到輸入RF信號(hào)2550。在第三優(yōu)選實(shí)施例中，包括一個(gè)避免差錯(cuò)的偏置NMOS晶體管2531，然而，在可替換實(shí)施例中，可以省略由偏置電壓VBias使能的這種晶體管.
輸入塊2540包括NMOS晶體管2541，其柵極耦合接收最好來(lái)自低噪放大器的RF輸入信號(hào)2550。晶體管2541連接在晶體管253 1與地電壓之間。晶體管2540的輸入電壓通過(guò)晶體管2541的跨導(dǎo)變換成一個(gè)電流電平。具有2*f0/N頻率的多個(gè)N相時(shí)鐘信號(hào)LO(0)、LO(1)…、LO(N-1)被輸入到多相混頻器2500的開(kāi)關(guān)矩陣塊2520中，并且RF輸入信號(hào)被輸入到晶體管2541中。
當(dāng)開(kāi)關(guān)陣列塊2510組合N相時(shí)鐘信號(hào)LO(0)-LO(N-1)，以便響應(yīng)接收偏置電壓Bias的晶體管2531的操作在輸出端IOUT-、IOUT+生成具有原始頻率f0的輸出時(shí)鐘信號(hào)LOT+和LOT-時(shí)，負(fù)載塊2510可以放大RF輸入信號(hào)2500。然后，混頻器2500完成輸出時(shí)鐘信號(hào)LOT+和LOT-與RF輸入信號(hào)2550的乘法運(yùn)算，結(jié)果，多相單平衡混頻器2500通過(guò)使用降低頻率的多相LO時(shí)鐘信號(hào)執(zhí)行相當(dāng)于施加高頻f0信號(hào)的操作。
作為一個(gè)實(shí)例，在RF通信系統(tǒng)中，根據(jù)本發(fā)明的第三優(yōu)選實(shí)施例，如圖16所示的12相正交下變換器可以由兩個(gè)六相單平衡混頻器2600A、2600B組成。如圖16所示，六相LO信號(hào)(LO
)用于I信道下變換，剩下的六相LO信號(hào)(LO[1，3，5，7，9，11])用于Q信道下變換。使用具有頻率f0/3MHz的六相LO信號(hào)的圖6的每個(gè)六相混頻器執(zhí)行與具有f0MHz單相LO信號(hào)的單平衡混頻器相同的功能?；祛l器結(jié)構(gòu)的第三優(yōu)選實(shí)施例允許使用具有減少上升/下降時(shí)間的大增幅LO
信號(hào)，從而增加了混頻器變換增益華人降低了噪聲。為了在I和Q輸出端IOUT-、IOUT+，QOUT-、QOUT+提供更準(zhǔn)確的輸出信號(hào)，可以將電阻器和電容器對(duì)2670加入到RF信號(hào)2650的輸入路徑上。此外，負(fù)載塊2610可以在可替換實(shí)施例中由混頻器2600A和2600B共享。
可替換地，在本發(fā)明的混頻器的第四優(yōu)選實(shí)施例中，兩個(gè)雙平衡混頻器可以用來(lái)構(gòu)成正交下變換器，如圖17所示。與單平衡混頻器2500、2600接收當(dāng)端RF輸入不同，雙平衡變換器2700接收差分RF輸入RF+、RF-，如圖17所示，多相雙平衡混頻器2700加入了共同連接第一和第二開(kāi)關(guān)陣列2720的單負(fù)載塊2710。每個(gè)開(kāi)關(guān)2722i使用與第二實(shí)施例相似的結(jié)構(gòu)。此外，可以加入連接在差分RF輸入與地電壓之間的電流源2780，以改善性能特性。
如上所述，混頻器的優(yōu)選實(shí)施例及其使用方法具有各種優(yōu)點(diǎn)。優(yōu)選實(shí)施例允許在單基片上，最好是使用CMOS技術(shù)在半導(dǎo)體基片上制造功能強(qiáng)、噪聲低的VCO和混頻器。優(yōu)選實(shí)施例減少了由輸入信號(hào)和輸入時(shí)鐘信號(hào)造成的干擾，因?yàn)槎嘞嘀虚g時(shí)鐘信號(hào)的頻率偏離了載波信號(hào)頻率和調(diào)制頻率。可以增加鎖相環(huán)(PLL)頻率范圍，因?yàn)镻LL頻率范圍是以降低頻率的多相時(shí)鐘信號(hào)頻率條件為基礎(chǔ)的。此外，這樣的結(jié)果可以增強(qiáng)RF通信系統(tǒng)的RF前端的信道選擇能力。
圖18a是本發(fā)明優(yōu)選實(shí)施例的DC偏移消除電路3200的阻塞電平示意圖。圖18b是圖18a的DC偏移消除電路3200示意圖。如圖18a和18b所示，DC偏移消除電路3200包括多個(gè)串聯(lián)連接的增益級(jí)3210。然而，每個(gè)增益級(jí)3210具有它自己的伺服反饋環(huán)，而不是單個(gè)伺服反饋環(huán)，并具有DC偏移消除電路3220，以抑制相應(yīng)的增益級(jí)3210的DC偏移。在另一個(gè)優(yōu)選實(shí)施例中，每個(gè)增益級(jí)3210包括一個(gè)可變?cè)鲆娣糯笃?VGA)，每個(gè)DC偏移消除電路3220包括一個(gè)高通濾波器。
在每個(gè)增益級(jí)3210放大具有電壓Vin的輸入信號(hào)。每個(gè)增益級(jí)3210(i)具有Avi的增益。等式1示出了整個(gè)AGC環(huán)路增益Av=ΠiAvi----(1)]]>每個(gè)增益級(jí)3210的傳遞函數(shù)是sAvis+gmiAviAvi,DCCi]]>由于增益級(jí)3210是級(jí)聯(lián)的，因此AGC環(huán)路3200的整個(gè)傳遞函數(shù)如圖2所示，具有多個(gè)增益級(jí)3210(N)V0Vin=[sAvis+gmiAviAvi,DCCi]N----(2)]]>等式3示出了每個(gè)增益級(jí)的截止頻率fcifci=gmiAviAvi,DC2πCi----(3)]]>該截止頻率fci最好實(shí)際上等于最好的總性能。該優(yōu)選實(shí)施例的AGC的總電容值是多個(gè)增益級(jí)N的每一個(gè)的電容Ci之和?？傠娙葜档谋戎抵甘緝?yōu)選實(shí)施例的DC偏移消除電路所需的電容值。該比值在等式4中示出CrΣiCmi=Av,rNAv,m=Av,mN-1N----(4)]]>其中Cr代表相關(guān)技術(shù)的DC偏移消除電路的電容值，Cm代表具有多個(gè)DC偏移消除環(huán)路3220的本發(fā)明優(yōu)選實(shí)施例的的電容值。根據(jù)上式(4)，分子按指數(shù)規(guī)律增長(zhǎng)，而分母則隨增益級(jí)3210的數(shù)目N的增加而線性增長(zhǎng)。因而，總電容值隨著增益級(jí)3210的數(shù)目N的增加按指數(shù)規(guī)律降低。因此，對(duì)中等數(shù)量的增益級(jí)，本發(fā)明優(yōu)選實(shí)施例的電容值小于相關(guān)技術(shù)電路的電容值幾個(gè)數(shù)量級(jí)。
本發(fā)明優(yōu)選實(shí)施例的另一個(gè)優(yōu)點(diǎn)是，在優(yōu)選實(shí)施例中，DC偏移抑制大于相關(guān)技術(shù)的單個(gè)伺服反饋方案。根據(jù)等式(4)，對(duì)于每個(gè)增益級(jí)，DC偏移降低20dB/十進(jìn)制，與之相對(duì)照，對(duì)于整個(gè)相關(guān)技術(shù)的反饋環(huán)的所有增益級(jí)，DC偏移則降低20dB/十進(jìn)制。換句話說(shuō)，DC偏移量在本發(fā)明的該優(yōu)選實(shí)施例中比相關(guān)技術(shù)大十倍。從而提供了實(shí)質(zhì)上消除截止頻率與DC偏移抑制量之間交換的好處。本發(fā)明的優(yōu)選實(shí)施例的大衰落率甚至能夠在第截止頻率的情況下充分抑制DC偏移。
分析CMOS環(huán)形振蕩器的相位噪聲的方法可以使用下面的等式5(理論公式)PhaseNoise(Δw)=10·{2FkTPsig[1+(w02QΔw)2]·(1+Δw1/f3|Δw|)}----(5)]]>根據(jù)等式5，對(duì)照頻率偏移(logΔω)繪制的相位噪聲(Δω)曲線由三個(gè)不同的斜率部分組成。在載頻(f0)的十分小的頻偏上，存在與(1/Δω)3成比例的第一部分。該第一部分由裝置的1/f0生成。在第一部分(1/Δω)3之后，存在具有與(1/Δω)2成比例的曲線的第二部分。此外，相位噪聲頻譜最終在第三部分拉平大頻率偏移，而不是如相位噪聲Δω的平方那樣連續(xù)下降。這樣的噪聲層也許是與設(shè)置在VCO和測(cè)量裝置之間的任何有源器件(例如，緩沖器)有關(guān)的噪聲造成的，或者，甚至可能反映測(cè)量元件本身的限制。因數(shù)F是試驗(yàn)性的，并且因振蕩器而異。因此，因數(shù)必須依據(jù)測(cè)量而確定。根據(jù)等式1，增加品質(zhì)因數(shù)、增加信號(hào)振幅或者降低中心頻率是降低相位噪聲的途徑。
VCO相位噪聲分析的另一個(gè)模型(Hajimiri)主張振蕩器的相位移取決于何時(shí)施加脈沖噪聲。因而，相位噪聲分析是時(shí)變的，并且諸如等式5(lesson’s equation)的線性時(shí)變?cè)肼暦治龅娜秉c(diǎn)變得很明顯。為了使線性保持一個(gè)良好假定的范圍，位移量與噪聲脈沖的振幅成比例，并且與總信號(hào)負(fù)荷相反地變化。因此，位移的脈沖響應(yīng)可以顯示在等式6中hφ(t,τ)=Γ(ω0)qmaxu(t-τ)----(6)]]>其中，qmax是信號(hào)的最大電荷位移，u(t)是單步，函數(shù)Γ(x)是脈沖敏感度函數(shù)(ISF)，該脈沖敏感度函數(shù)是無(wú)維數(shù)的2π為周期的頻率和振幅不依賴函數(shù)。ISF將關(guān)于系統(tǒng)敏感度的信息編碼為一個(gè)在相位ω0τ上注入的脈沖。ISF從振蕩器到振蕩器各不相同。一旦ISF已經(jīng)被確定(通過(guò)標(biāo)準(zhǔn)方法)，就可以在等式(7)所示的線性的假定下，通過(guò)使用重疊積分確定過(guò)量相位Φ(t)=∫-∞∞hφ(t,τ)i(τ)dτ=1qmax∫-∞Γ(ϖoτ)i(τ)dτ----(7)]]>圖19是顯示相關(guān)技術(shù)的CMOS環(huán)形振蕩器的ISF的形狀的示意圖。如圖19所示，等式(3)的ISF函數(shù)的絕對(duì)值在變換期間具有最大值。換句話說(shuō)，器件噪聲電流所造成的噪聲脈沖影響漸變區(qū)域上的位移。因而，為了減小或者使CMOS環(huán)形振蕩器的相位噪聲最小化，上升/下降時(shí)間(Trise，Tfall)應(yīng)當(dāng)被減小或者最小化。
此外，供應(yīng)噪聲引起CMOS VCO的相位噪聲。供應(yīng)波動(dòng)可以引起CMOS環(huán)形振蕩器上的陡峭的位移，從而導(dǎo)致相位噪聲的增加。為了減少供應(yīng)的噪聲對(duì)CMOS VCO的影響，在VCO電路的頂部上增加一個(gè)源極跟隨器通常被接受為供應(yīng)噪聲抑制的方案。通過(guò)使用源極跟隨器，VCO的頻率可以借助減少或者最小化電源噪聲影響來(lái)控制。電源連接源極跟隨器的漏極，使電源節(jié)點(diǎn)具有高阻抗。源極跟隨器的源極變成VCO的實(shí)際電源節(jié)點(diǎn)，因而，難以受到真實(shí)電源波動(dòng)的影響。
為了支持商業(yè)RF標(biāo)準(zhǔn)，比如，PCS、WLL和IMT200，應(yīng)當(dāng)將預(yù)定標(biāo)器加到PLL上，以提供(a)克服CMOS環(huán)形振蕩器的大相位噪聲的大帶寬，和(b)提供比較小的滿足標(biāo)準(zhǔn)的信道間隔。然而，支持大帶寬和支持小信道間隔要相互折衷(即，沖突的需求)，因?yàn)镻LL帶寬和信道間隔與施加到相位檢測(cè)器上基準(zhǔn)頻率成比例，也就是，對(duì)于大信道間隔，可以實(shí)現(xiàn)比較低的VCO相位噪聲。
整數(shù)N預(yù)定標(biāo)器和分?jǐn)?shù)-N預(yù)定標(biāo)器分別是兩種如圖20和圖21所示的通常在相關(guān)技術(shù)中使用的預(yù)定標(biāo)器結(jié)構(gòu)。如圖20所示，包括相關(guān)技術(shù)的整數(shù)N預(yù)定標(biāo)器的PLL結(jié)構(gòu)包括一個(gè)相位頻率檢測(cè)器4210，向VCO4230輸出頻率控制信號(hào)的電荷泵和環(huán)路濾波器4220。相位頻率檢測(cè)器4210分別從VCO時(shí)鐘分頻器電路4240接收基準(zhǔn)時(shí)鐘信號(hào)Fref和VCO時(shí)鐘信號(hào)。來(lái)自VCO的本地振蕩器時(shí)鐘信號(hào)的頻率f0由(Fref)＝f0代表。因而，頻率Fvco基于基準(zhǔn)時(shí)鐘信號(hào)Fref和圖20中的電路4240，F(xiàn)vco的頻率由一個(gè)基準(zhǔn)時(shí)鐘頻率Fref確定。
例如，如圖20所示的用于PCS系統(tǒng)的相關(guān)技術(shù)的整數(shù)N結(jié)構(gòu)，施加到相位檢測(cè)器的基準(zhǔn)頻率(Fref)應(yīng)當(dāng)與信道間隔(BW信道)相同，約為600KHz。因而，將使用整數(shù)N結(jié)構(gòu)的PLL的帶寬確定為信道間隔，而且很難通過(guò)使用整數(shù)N結(jié)構(gòu)得到足以克服CMOS環(huán)形振蕩器的大相位噪聲的帶寬。整數(shù)N結(jié)構(gòu)的另一個(gè)問(wèn)題是基準(zhǔn)刺點(diǎn)(reference spur)問(wèn)題。只要相位檢測(cè)器比較基準(zhǔn)頻率Fref和VCO4230頻率Fvco，電荷泵就提供用于環(huán)路濾波器的電荷，該電荷相當(dāng)于基準(zhǔn)與VCO時(shí)鐘之間的相位誤差。其頻率等于信道間隔的電荷泵機(jī)構(gòu)包括稱作基準(zhǔn)刺點(diǎn)的寄生頻譜刺點(diǎn)，該寄生頻譜刺點(diǎn)具有等于信道間隔的頻率?；鶞?zhǔn)刺點(diǎn)可以對(duì)RF發(fā)射機(jī)TX和RF接收機(jī)RX的頻率變換流造成嚴(yán)重的問(wèn)題，因?yàn)榇厅c(diǎn)頻率位于帶內(nèi)區(qū)域內(nèi)。
在如圖21所示的相關(guān)技術(shù)的分?jǐn)?shù)-N結(jié)構(gòu)4340中，可以增加基準(zhǔn)頻率(Fref)，而不考慮信道間隔(BWchannel)，所以可以獲得足夠的帶寬克服COMS環(huán)形振蕩器的大相位噪聲。如圖21所示，F(xiàn)ref等于NxBWchannel。通過(guò)增加N，使基準(zhǔn)頻率Fref增加，從而導(dǎo)致大帶寬。然而，相關(guān)技術(shù)的分?jǐn)?shù)-N結(jié)構(gòu)4340中存在分?jǐn)?shù)刺點(diǎn)問(wèn)題，因?yàn)槠漕l率等于信道間隔的分?jǐn)?shù)刺點(diǎn)可以造成與整數(shù)N結(jié)構(gòu)中的基準(zhǔn)刺點(diǎn)相似的問(wèn)題。此外，分?jǐn)?shù)刺點(diǎn)的量比圖20所示的相關(guān)技術(shù)的整數(shù)N結(jié)構(gòu)的基準(zhǔn)刺點(diǎn)的量大得多。因此，適于CMOS RF通信系統(tǒng)的相關(guān)技術(shù)PLL結(jié)構(gòu)不可能克服帶寬和刺點(diǎn)問(wèn)題。
適于RF通信系統(tǒng)的CMOS PLL的優(yōu)選實(shí)施例包括一個(gè)多相抽取分?jǐn)?shù)-N預(yù)定標(biāo)器和VCO的優(yōu)選實(shí)施例及其使用方法，下面將進(jìn)行說(shuō)明。
圖22是圖示本發(fā)明的CMOS VCO的一個(gè)優(yōu)選實(shí)施例的示意圖。根據(jù)CMOS VCO的優(yōu)選實(shí)施例，多反饋CMOS VCO4400包括用于低相位噪聲的多個(gè)反饋環(huán)路4420i。如圖22所示，CMOS VCO包括輸出多個(gè)N相時(shí)鐘信號(hào)LO
的多個(gè)串聯(lián)連接的延遲單元4410A，4410B，…，4410N。VCO4410具有多個(gè)反饋環(huán)路，以增加VCO頻率和減少本地振蕩器LO波形的上升-下降時(shí)間。如圖22所示，VOC單元4410i(i＝1-N)具有四個(gè)輸入端(INP，INN，INNB，INPB)和兩個(gè)輸出端(OUT，OUTB)。輸出端OUT(單元4410i)連接輸入端INNB(單元4410i+1)和輸入端INPB(單元4410i+2)。輸出端OUT(單元4410i)連接輸入端INN(單元4410i+1)和輸入端INP(單元4410i+2)。然而，來(lái)自單元4410(N-1)的輸出信號(hào)OUT、OUTB被分別反饋到單元4410(0)的輸入端INPB、INP，來(lái)自單元4400(N)的輸出信號(hào)OUT、OUTB被分別反饋到單元4400(0)的輸入端INNB、INN。
下面將說(shuō)明VCO4400的延遲單元4410i的優(yōu)選實(shí)施例。如圖22所示，每個(gè)延遲單元4410i包括四個(gè)輸入端INP、INN、INNB、INPB和兩個(gè)輸出端OUT、OUTB；每個(gè)延遲單元4410i連接在電源電壓VDD與地電壓之間，并且接收一個(gè)控制電壓Vctrl。如圖22所示，單元4410i包括連接在電源電壓VDD與第一節(jié)點(diǎn)N1之間的第一CMOS晶體管MN0。NMOS晶體管MN0的柵極接收最好來(lái)自芯片內(nèi)調(diào)整器的偏置電壓VBIAS。每個(gè)單元4410i還包括諸多晶體管對(duì)，包括連接在第一節(jié)點(diǎn)N1與地電壓之間的MP3-MN3、MP1-MN1、MP5-MN5、MP6-MN6、MP2-MN2、MP4-MN4。此外，輸入端INP連接晶體管MP4和MP2的柵極，輸入端INN連接晶體管MN4和MN2的柵極，輸入端INPB連接晶體管MP3和MP1的柵極，輸入端INPB連接晶體管MN3和MN1的柵極，單元4410i的輸出端OUT連接在晶體管對(duì)MP3-MN3的漏極與晶體管對(duì)MP5-MN5的漏極之間的結(jié)點(diǎn)上。輸出端OUTB與晶體管對(duì)MP4-MN4的漏極與晶體管對(duì)MP6-MN6的漏極互連。晶體管MN7接收柵極上的控制電壓Vctrl，并且分別連接在節(jié)點(diǎn)FEED和節(jié)點(diǎn)FEEDB之間。相連接的晶體管對(duì)MP1-MN1的漏極與晶體管對(duì)MP6-MN6的柵極還連接節(jié)點(diǎn)FEED。相連接的晶體管對(duì)MP2-MN2的漏極與晶體管對(duì)MP5-MN5的柵極還連接節(jié)點(diǎn)FEEB。此外，晶體管MP7具有一個(gè)連接第一節(jié)點(diǎn)N1的源極，一個(gè)連接輸出端OUT的漏極一個(gè)連接輸出端OUTB的柵極。晶體管MP8具有一個(gè)連接第一節(jié)點(diǎn)N1的源極，一個(gè)連接輸出端OUTB的漏極一個(gè)連接輸出端OUT的柵極。
下面將說(shuō)明多反饋CMOS VCO4400的優(yōu)選實(shí)施例的單元4410i的操作。在單元4410i中，晶體管MN0避免由于電源波動(dòng)造成的噪聲注入。最好是，晶體管MN0在電源電壓VDD側(cè)具有高阻抗，在節(jié)點(diǎn)N1具有低阻抗。因此，在VCO工作時(shí)可以減少電源波動(dòng)的影響。由晶體管對(duì)MP3-MN3和晶體管對(duì)MP4-MN4組成的反相器結(jié)構(gòu)分別從在前單元4410(i-1)接收信號(hào)INPB、INNB、INP和INN，并且在公共連接的漏極上生成輸出信號(hào)OUT、OUTB。晶體管MP7和MP8構(gòu)成正反饋網(wǎng)絡(luò)或環(huán)路，以補(bǔ)充或改善VCO4400振蕩并減少上升/下降時(shí)間。第一正反饋網(wǎng)絡(luò)最好由四個(gè)反相器組成，即，反相器1(晶體管對(duì)MP1-MN1)，反相器2(晶體管對(duì)MP5-MN5)，反相器3(晶體管對(duì)MP2-MN2)，反相器4(晶體管對(duì)MP6-MN6)，通過(guò)改變晶體管MN7的柵極電壓Vctrl控制VCO4400的頻率。當(dāng)控制電壓Vctrl降低時(shí)，反相器1的輸出節(jié)點(diǎn)FEED和反相器3的輸出節(jié)點(diǎn)FEEDB變得相隔離。結(jié)果，輸出節(jié)點(diǎn)FEED和FEEDB上的信號(hào)按相反方式操作，導(dǎo)致反相器1和反相器3對(duì)輸出端OUTB的信號(hào)操作提供正反饋，反相器2和反相器4對(duì)輸出端OUT的信號(hào)操作提供正反饋。在該情況下，輸出端OUT、OUTB上的波形的上升/下降時(shí)間被最小化，但VCO頻率則降低，因?yàn)閺?qiáng)正反饋禁止VCO4400信號(hào)快速改變VCO4400信號(hào)的狀態(tài)。換言之，對(duì)VCO4400信號(hào)生成一個(gè)時(shí)間延遲，以改變信號(hào)狀態(tài)和傳播。當(dāng)控制電壓Vctrl增加時(shí)，晶體管MN7的傳導(dǎo)率增加，以避免輸出節(jié)點(diǎn)FEED和FEEDB的信號(hào)按反向方式操作，換言之，輸出節(jié)點(diǎn)FEED和FEEB的信號(hào)增幅通過(guò)增加晶體管MN7傳導(dǎo)率而降低。結(jié)果，反相器1和反相器2的輸出端OUTB上的正反饋強(qiáng)度降低或減弱，從而導(dǎo)致VCO4400信號(hào)的快速狀態(tài)變化以及VCO4400頻率的增加。換言之，弱正反饋幫助VCO4400信號(hào)快速地改變其狀態(tài)并具有降低的阻抗，從而導(dǎo)致頻率增加。
所以，PLL中的CMOS VCO4400的優(yōu)選實(shí)施例通過(guò)增加VCO信號(hào)的增幅、最小化或者減少VCO信號(hào)的上升/下降時(shí)間以及減小或最小化對(duì)VCO的電源波動(dòng)影響，使CMOS環(huán)形振蕩器的相位噪聲最小。如圖22所示，晶體管MN0-MN7最好是NMOS型晶體管，晶體管MP1-MP8最好是PMOS型晶體管。然而，本發(fā)明不限于此。
如上所述，CMOS VCO的優(yōu)選實(shí)施例和操作該CMOS VCO的方法具有各種優(yōu)點(diǎn)。CMOS VCO的優(yōu)選實(shí)施例具有匹配本地振蕩器LO波形的上升/下降時(shí)間對(duì)稱PMOS/NMOS結(jié)構(gòu)，可以減少由于上升/下降時(shí)間失配造成的相位噪聲。此外，優(yōu)選實(shí)施例的VCO的頻率可以通過(guò)調(diào)整反饋環(huán)路的強(qiáng)度來(lái)控制。優(yōu)選實(shí)施例使用了一個(gè)反饋環(huán)路的簡(jiǎn)單控制結(jié)構(gòu)。具體地說(shuō)，當(dāng)控制信號(hào)值(例如，Vctrl)降低時(shí)，反饋網(wǎng)絡(luò)的反饋量增加。在VCO4400的優(yōu)選實(shí)施例中，當(dāng)Vctrl降低時(shí)，輸出節(jié)點(diǎn)FEED和FEEDB的電壓電平增加，并且反饋網(wǎng)絡(luò)的反饋量增加。因而，優(yōu)選實(shí)施例甚至可以以降低的頻率維持VCO的快速或陡峭的上升/下降時(shí)間。由此，CMOS VCO的優(yōu)選實(shí)施例和使用該CMOSVCO的方法提供了具有快速上升/下降時(shí)間和高電源抑制率(PSRR)的全擺幅LO信號(hào)。
圖23是圖示本發(fā)明第二優(yōu)選實(shí)施例的的鎖相環(huán)的示意圖。如圖23所示，PLL的第二優(yōu)選實(shí)施例的說(shuō)明包括一個(gè)CMOS VCO4400和一個(gè)多相抽樣分?jǐn)?shù)-N預(yù)定標(biāo)器4500，該預(yù)定標(biāo)器4500包括一個(gè)脈沖抑制分頻器4510，一個(gè)多級(jí)(例如，12級(jí))多相抽樣器4520，一個(gè)多路復(fù)用器4520(例如，12至1復(fù)用器)和模塊化計(jì)數(shù)器4540。
脈沖抑制分頻器4510最好執(zhí)行[4xP+S]分頻操作。脈沖抑制分頻器4510包括一個(gè)分頻器4512和一個(gè)計(jì)數(shù)器4514。在相關(guān)技術(shù)中，LO頻率對(duì)于諸如使用例如多路復(fù)用器操作的選擇操作從多相信號(hào)中選擇一個(gè)相位信號(hào)的強(qiáng)邏輯操作過(guò)高。因而，在從多相時(shí)鐘中選擇一個(gè)相位信號(hào)之前，執(zhí)行降低頻率的脈沖抑制分頻器4510的分頻，以提供更強(qiáng)的邏輯操作。
脈沖抑制分頻器4510的輸出由多相抽樣器4520抽樣，該多相抽樣器4520最好包括串聯(lián)的多個(gè)N觸發(fā)器4522。如圖23所示，多相抽樣器4520使用12相800MHz LO時(shí)鐘(LO
)進(jìn)行抽樣。12級(jí)抽樣器4520(TCK
)具有由12相LO時(shí)鐘確定的12個(gè)不同的定時(shí)。相鄰TCK時(shí)鐘信號(hào)之間的定時(shí)差是(1+1/12)×TVCO，其中TVCO是來(lái)自VCO4400的LO時(shí)鐘的周期。例如，如圖23所示，多相時(shí)鐘信號(hào)LO的數(shù)量是12，LO時(shí)鐘的頻率是800MHz，TVCO是1.25ns以及相鄰TCK時(shí)鐘之間的定時(shí)差是(1+1/12)×1.25ns。定時(shí)差不是1/12×TVCO而是(1+1/12)×1.25ns的原因是12級(jí)抽樣器4520的建立和保持時(shí)間窗口大于1/12×TVCO并且小于(1+1/12)×TVCO。模塊化計(jì)數(shù)器4520根據(jù)其范圍從0到11的輸入控制信號(hào)M周期地選擇TCK
的一個(gè)。12至1多路復(fù)用器4530輸出DIVCK的合成周期是[4×P+S+M+M/12]×TVCO。因而，預(yù)定標(biāo)器4500的優(yōu)選實(shí)施例的合成分頻比是[4×P+S+M+M/12]。
如上所述，相關(guān)的分?jǐn)?shù)-N預(yù)定標(biāo)器的分?jǐn)?shù)刺點(diǎn)由等于信道間隔的預(yù)定標(biāo)器的時(shí)鐘頻率造成。預(yù)定標(biāo)器4500的優(yōu)選實(shí)施例不使用其頻率等于信道間隔的定時(shí)源。結(jié)果，用分?jǐn)?shù)-12操作的(例如，N＝12)預(yù)定標(biāo)器4500增加了PLL帶寬并降低了相位噪聲，并且沒(méi)有分?jǐn)?shù)刺點(diǎn)。具體地說(shuō)，預(yù)定標(biāo)器4500的分?jǐn)?shù)刺點(diǎn)頻率等于基準(zhǔn)時(shí)鐘頻率(例如，800MHz)，并且離信道間隔甚遠(yuǎn)。通過(guò)改變P，S和M值，包括VCO4400和預(yù)定標(biāo)器4500的PLL可以支持不同的信道頻率。
下面將說(shuō)明多相抽樣分?jǐn)?shù)-N預(yù)定標(biāo)器4500的優(yōu)選實(shí)施例的操作。圖24是顯示當(dāng)M＝3時(shí)的預(yù)定標(biāo)器4500的操作和定時(shí)波形的示意圖。TCK
的周期是(4×P+S)×TVCO。如圖24所示，TCK[7]最初被選作DIVCK。此時(shí)，POINT
是000000010000。第一周期之后，模塊化計(jì)數(shù)器4530將POINT
值移位3，從而導(dǎo)致POINT
為00000000010。因而將TCK[10]選作第二周期的DIVCK。在第二周期之后，POINT
變成01000000000。在第三周期，選用TCK[1]。然而，在圖24所示的第三周期，意味著指針值小于在前周期(例如，1＜10)的控制信號(hào)OVERFLOW由模塊化計(jì)數(shù)器4530檢測(cè)。模塊化計(jì)數(shù)器4530維護(hù)OVERFLOW信號(hào)并控制PS-計(jì)數(shù)器4514將它的分頻因數(shù)增加13×TVCO，以維持如圖24所示的精確定時(shí)。結(jié)果，作為一個(gè)相位檢測(cè)器PFD輸入施加的DIVCK的周期變成如圖24所示的[4×P+S+3×(1+1/12)]×TVCO。其它相位檢測(cè)器PFD輸入是一個(gè)基準(zhǔn)頻率，例如，20MHz REFK。因而，如圖24所示的預(yù)定標(biāo)器4500的有效分頻因子是[4×P+S+3×(1+1/12)]。
圖25是顯示當(dāng)M＝7時(shí)的預(yù)定標(biāo)器4500的操作和定時(shí)波形的示意圖。TCK[O11]的周期是(4×P+S)×TVCO。最初，將TCK[4]選作DIVCK，如圖25所示。此時(shí)，POINT
是000010000000。在第一周期之后，模塊化計(jì)數(shù)器4530將POINT
值移位7，從而導(dǎo)致POINT
為00000000001。因而將TCK[11]選作第二周期的DIVCK。在第二周期之后，POINT
變成000000100000。在第三周期，選用TCK[6]。但是，在第三周期，意味著指針值小于在前周期(例如，6＜11)的控制信號(hào)OVERFLOW由模塊化計(jì)數(shù)器4530檢測(cè)。模塊化計(jì)數(shù)器4530施加OVERFLOW信號(hào)并使PS-計(jì)數(shù)器4514將它的分頻因數(shù)增加13×TVCO，以維持如圖25所示的精確定時(shí)。結(jié)果，作為一個(gè)相位檢測(cè)器PFD輸入施加的DIVCK的周期變成[4×P+S+7×(1+1/12)]×TVCO。因而，如圖25所示的預(yù)定標(biāo)器4500的有效分頻因子是[4×P+S+7×(1+1/12)]。
如上所述，預(yù)定標(biāo)器的優(yōu)選實(shí)施例具有各種優(yōu)點(diǎn)。包括多相分?jǐn)?shù)-N預(yù)定標(biāo)器的PLL的優(yōu)選實(shí)施例和及其使用方法提供了大帶寬和頻譜純度。此外，根據(jù)優(yōu)選實(shí)施例，預(yù)定標(biāo)器減少或消除了分?jǐn)?shù)-刺點(diǎn)問(wèn)題。因此，加入了VCO和預(yù)定標(biāo)器結(jié)構(gòu)的優(yōu)選實(shí)施例的PLL及其使用方法增加了RF COMS單芯片通信系統(tǒng)的性能特性。
圖26是圖示本發(fā)明的主從gm-C調(diào)諧電路的優(yōu)選實(shí)施例的示意圖。如圖26所示，主塊5410將控制電壓5430復(fù)制到從濾波器5440主塊包括一個(gè)第一整流器5413，一個(gè)第二整流器5414，一個(gè)電壓-電流(V-I)變換器5416和一個(gè)gm-C多相濾波器5420。如圖26所示，整流器5413接收來(lái)自濾波器4520的高通濾波器輸出信號(hào)5425A、5425B，整流器5414接收來(lái)自濾波器5420的低通濾波器輸出信號(hào)5429A、5429B。V-I變換器5416接收整流器5413、5414的輸出，并且把控制電壓5430輸出到從濾波器5440。gm-C多相濾波器5420包括跨導(dǎo)放大器5422、5424、5426、5428。跨導(dǎo)放大器5422的正和府輸入端接收共?；鶞?zhǔn)信號(hào)?？鐚?dǎo)放大器5422的正輸出端連接跨導(dǎo)放大器5422的負(fù)輸出端和跨導(dǎo)放大器5424的負(fù)輸出端。跨導(dǎo)放大器5424的負(fù)輸出端連接跨導(dǎo)放大器5422的正輸出端和跨導(dǎo)放大器5424的正輸出端。此外，跨導(dǎo)放大器5424正和負(fù)輸出端分別是高通濾波器(HPF)輸出信號(hào)5425B、5425A的輸出節(jié)點(diǎn)。此外，跨導(dǎo)放大器5426的正和負(fù)輸入端相連接以接收基準(zhǔn)輸入信號(hào)5450?？鐚?dǎo)放大器5428的正輸出端連接跨導(dǎo)放大器5426的負(fù)輸出端和跨導(dǎo)放大器5428的負(fù)輸入端?？鐚?dǎo)放大器5428的負(fù)輸出端連接跨導(dǎo)放大器5426的正輸出端和跨導(dǎo)放大器5428的正輸入端?？鐚?dǎo)放大器5428的正和負(fù)輸出端分別是低通濾波(LPF)輸出信號(hào)5429B、5429A的輸出節(jié)點(diǎn)。因而，濾波器5420包括一個(gè)高通濾波器電路5420A和低通濾波器電路5420B?；鶞?zhǔn)信號(hào)5450分別經(jīng)電容器5423B和5423A連接跨導(dǎo)放大器5424的正和負(fù)輸出端。電容器5427A和5427B連接在地電壓與跨導(dǎo)放大器5428的負(fù)和正輸出端之間。圖26顯示了圖示說(shuō)明gm-C多相濾波器5420的等效電路5460的示意圖。
在gm-C調(diào)諧電路的優(yōu)選實(shí)施例中，跨導(dǎo)放大器5426、5428接收作為控制信號(hào)的反饋環(huán)路控制信號(hào)Vctrl，并分別向跨導(dǎo)放大器5422和5424輸出控制信號(hào)Vctrl。基準(zhǔn)信號(hào)最好使用正弦波。如圖26所示，4MHz正弦波被用作設(shè)置濾波器5420截止頻率的基準(zhǔn)信號(hào)。
在主塊5410的操作期間，隨著Vctrl5430增加，跨導(dǎo)值(gm)增加，LPF輸出信號(hào)5429A、5429B的振幅增加，以及HPF輸出信號(hào)5425A、5425B的振幅減小。整流器5413、5414最好分別檢測(cè)用于比較的HPF和LPF輸出信號(hào)的峰值電平。V-I變換器5416接收來(lái)自整流器5413、5414的整流輸出，并且生成與整流輸出的振幅差值成正比的脈動(dòng)電流。結(jié)果，HPF輸出信號(hào)和LPF輸出信號(hào)的振幅由負(fù)反饋環(huán)路均衡，并且得到如下列等式8所示的穩(wěn)定狀態(tài)的跨導(dǎo)值gm|11+jωCgm|=|jωCgm1+jωCgm|⇔gm=ωC=2πfc----(8)]]>如上所述，優(yōu)選實(shí)施例的諸如主塊5410的主塊可以適合于用作各種類型的跨導(dǎo)放大器的調(diào)諧電路。圖29示出了一個(gè)示范性跨導(dǎo)放大器。主塊5410的高通濾波部分和低通濾波部分中的跨導(dǎo)放大器最好提供其值為1/gm ohm的等效電阻那樣的操作功能。此外，共模基準(zhǔn)信號(hào)最好是一個(gè)DC電壓，其電壓值約為半VDD(LIRU，1/2電源電壓)。此外，在主塊5410中，正弦波是優(yōu)選的基準(zhǔn)信號(hào)，然而，也可以使用可替換的信號(hào)類型，比如，可以應(yīng)用三角波。最好根據(jù)相應(yīng)的從塊的所需截止頻率應(yīng)用基準(zhǔn)信號(hào)5450的頻率。例如，如果從濾波器的截止頻率是6MHz，則應(yīng)當(dāng)用6MHz正弦波替代4MHz正弦波。
圖27是圖示本發(fā)明的整流器的優(yōu)選實(shí)施例的示意圖。如圖27所示，整流器5500包括并聯(lián)連接在節(jié)點(diǎn)A與地電壓之間的PMOS型晶體管5501、5502。PMOS晶體管5501和5502的柵極最好接收輸入信號(hào)IN和輸入信號(hào)分量INB。PMOS型晶體管5503連接在電源電壓VDD與節(jié)點(diǎn)A之間。PMOS型晶體管5504連接在電源電壓VDD與節(jié)點(diǎn)B之間。PMOS型晶體管5503和5504的柵極接收偏置電壓VBias。第五PMOS型晶體管5505連接在節(jié)點(diǎn)B與地電壓之間。運(yùn)算放大器具有一個(gè)連接節(jié)點(diǎn)B的反相端，一個(gè)連接節(jié)點(diǎn)A的非反相端，和一個(gè)連接PMOS型晶體管5505柵極的輸出端，以提供整流器5500的輸出信號(hào)。整流器5500可以用作圖26中的整流器5413、5414。
圖28是圖示本發(fā)明的V-I變換器5600的優(yōu)選實(shí)施例的示意圖。如圖28所示，晶體管5601和5602串聯(lián)連接在電源電壓VDD與地電壓之間。此外，晶體管5603和5604通過(guò)公共連接的提供V-I變換器5600的輸出信號(hào)的漏極，串聯(lián)連接在電源電壓VDD與地電壓之間。晶體管5605和6506串聯(lián)連接在電源電壓VDD與電流源Is之間，電流源Is連接地電壓。晶體管5607和6508通過(guò)公共連接的漏極，串聯(lián)連接在電源電壓VDD與電流源Is之間，此外，晶體管5605的柵極和漏極連接在一起，并連接晶體管5601的柵極。同樣，晶體管5607的柵極和漏極連接在一起，并連接晶體管5603的柵極。晶體管5606和5608的柵極分別接收輸出信號(hào)5602和5622。變換器5600可以被用作圖26中的V-I變換器。
如上所述，本發(fā)明的主從調(diào)諧電路的優(yōu)選實(shí)施例及其使用的方法具有各種優(yōu)點(diǎn)。反饋環(huán)的控制電壓(例如，Vctrl)被復(fù)制到從電路上，并且主和從電路使用gm-C濾波器。對(duì)于精確的振幅比較，應(yīng)當(dāng)匹配包括例如公共負(fù)載電平、負(fù)載能力的電特征。優(yōu)選實(shí)施例的多相濾波器中的多相濾波器的高通和低通濾波部分使用具有不同結(jié)構(gòu)的相同濾波器。此外，高和低通濾波的輸出信號(hào)來(lái)自相同電路，使這兩個(gè)信號(hào)具有相同的電特征，從而得到相對(duì)于相關(guān)技術(shù)調(diào)諧電路的更精確的調(diào)諧電路。此外，調(diào)諧電路的優(yōu)選實(shí)施例提供了相對(duì)于VCO型相關(guān)技術(shù)調(diào)諧電路的增強(qiáng)的操作，因?yàn)橄薞CO型調(diào)諧電路的振蕩困難和高品質(zhì)因數(shù)需求造成的缺點(diǎn)。
上述的實(shí)施例和優(yōu)點(diǎn)僅是示范性的，而不是用作限制本發(fā)明。本發(fā)明的教導(dǎo)可以容易地應(yīng)用于其它類型的設(shè)備中。本發(fā)明的說(shuō)明書(shū)是說(shuō)明性的，而不是限制要求保護(hù)的反為。許多替代、修改和變化對(duì)于本領(lǐng)域的熟練技術(shù)人員是顯而易見(jiàn)的。在權(quán)利要求中，裝置加功能權(quán)項(xiàng)用來(lái)覆蓋這里所述的執(zhí)行所述的功能的結(jié)構(gòu)，所覆蓋的結(jié)構(gòu)不僅是結(jié)構(gòu)等同的而且還是等同結(jié)構(gòu)的。
權(quán)利要求
1.一種直接變換通信系統(tǒng)，包括一個(gè)接收信號(hào)的接收機(jī)單元，所述信號(hào)包括具有載頻的選擇信號(hào)；一個(gè)解調(diào)混頻器，混頻接收的載頻選擇信號(hào)并且輸出基帶選擇信號(hào)；和一個(gè)基帶放大電路，包括第一和第二級(jí)AGC放大器，用于接收基帶選擇信號(hào)并選擇性地將信道內(nèi)信號(hào)放大到規(guī)定的振幅。
2.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，其中規(guī)定的幅度大于通信系統(tǒng)的一個(gè)所需的動(dòng)態(tài)范圍。
3.根據(jù)權(quán)利要求2所述的通信系統(tǒng)，其中基帶選擇信號(hào)中的一個(gè)相鄰信道具有一個(gè)大于信道內(nèi)信號(hào)的功率電平，并且第二級(jí)AGC放大器是一個(gè)增益合并濾波器。
4.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，還包括一個(gè)連接接收機(jī)單元的RF濾波器，用于濾波接收的選擇信號(hào)；一個(gè)連接RF濾波器的低噪聲放大器，將濾波的選擇信號(hào)增強(qiáng)一個(gè)增益；一個(gè)A/D變換單元，將來(lái)自解調(diào)混頻器的選擇信號(hào)變換成數(shù)字信號(hào)；和一個(gè)接收數(shù)字信號(hào)的離散時(shí)間信號(hào)處理單元。
5.一種單芯片RF通信系統(tǒng)，包括一個(gè)接收和發(fā)射RF信號(hào)的收發(fā)信機(jī)；一個(gè)生成多個(gè)2N相時(shí)鐘信號(hào)的PLL，所述時(shí)鐘信號(hào)具有一個(gè)實(shí)際上相同的頻率2*f0/N，其中f0是載頻，N是正整數(shù)；一個(gè)解調(diào)混頻器，用于將來(lái)自收發(fā)信機(jī)的RF信號(hào)與來(lái)自PLL的多個(gè)2N相時(shí)鐘信號(hào)混頻，以輸出具有相對(duì)于載頻f0下降的一個(gè)頻率的RF信號(hào)，其中解調(diào)混頻器包括多個(gè)二輸入混頻器；一個(gè)連接解調(diào)混頻器的AGC環(huán)路；一個(gè)連接AGC環(huán)路的增益合并濾波器，和一個(gè)連接增益合并濾波器的A/D變換單元，將來(lái)自解調(diào)混頻器的RF信號(hào)變換成數(shù)字信號(hào)。
6.根據(jù)權(quán)利要求5所述的通信系統(tǒng)，其中，組合多個(gè)2N相時(shí)鐘信號(hào)的幾個(gè)，以解調(diào)I載頻信號(hào)和Q載頻信號(hào)的至少一個(gè)。
7.一種操作RF通信系統(tǒng)的方法，包括接收包括具有一個(gè)載頻的被選擇信號(hào)的信號(hào)；生成兩個(gè)以上的具有不同于載頻的一個(gè)實(shí)際上相同頻率的多相時(shí)鐘信號(hào)；將接收的被選擇信號(hào)與兩個(gè)以上的多相時(shí)鐘信號(hào)混頻，以輸出解調(diào)的選擇信號(hào)，該解調(diào)的信號(hào)具有自載頻下降的一個(gè)頻率，其中兩個(gè)以上的多相時(shí)鐘信號(hào)的幾個(gè)信號(hào)被混頻，以解調(diào)第一載頻信號(hào)和第二載頻信號(hào)的一個(gè)；放大已解調(diào)的選擇信號(hào)，直至選擇信道和相鄰信道之一達(dá)到一個(gè)線性極限；以及放大和濾波相鄰信道，和把已選擇信道放大到預(yù)期的動(dòng)態(tài)范圍。
8.根據(jù)權(quán)利要求7所述的方法，其中在解調(diào)的已選擇信號(hào)中，相鄰信道具有大于已選擇信道的功率電平。
9.根據(jù)權(quán)利要求7所示的方法，還包括對(duì)接收的被選擇信號(hào)進(jìn)行RF濾波；將濾波的被選擇信號(hào)增強(qiáng)一個(gè)增益；低通濾波具有降至基帶的頻率的被解調(diào)選擇信號(hào)；將低通濾波的降低頻率的選擇信號(hào)A/D變換成數(shù)字信號(hào)；和對(duì)數(shù)字信號(hào)進(jìn)行離散時(shí)間信號(hào)處理。
10.一種CMOS低噪聲放大器(LNA)，包括多個(gè)連接在輸入端與輸出端之間的放大級(jí)；和一個(gè)連接多個(gè)放大級(jí)的每一級(jí)的增益控制器，其中CMOS LNA不包含螺旋電感器。
11.根據(jù)權(quán)利要求10所述的CMOS LNA，其中每級(jí)放大級(jí)包括第一和第二對(duì)稱電路；和一個(gè)連接在所述每個(gè)放大級(jí)的輸出節(jié)點(diǎn)與第二對(duì)稱電路之間的反饋環(huán)路。
12.根據(jù)權(quán)利要求11所述的CMOS LNA，其中第一電路包括第一和第二PMOS型晶體管，串聯(lián)連接在第一規(guī)定電壓與放大級(jí)相應(yīng)的輸出節(jié)點(diǎn)之間；一個(gè)第一電容器，串聯(lián)連接在第二規(guī)定電壓與連接第一和第二PMOS型晶體管的結(jié)點(diǎn)之間，其中第二電路包括串聯(lián)連接在放大級(jí)的輸出節(jié)點(diǎn)與第二規(guī)定電壓之間的第一和第二NMOS型晶體管，和一個(gè)第二電容器，連接在第二規(guī)定電壓與連接第一和第二NMOS型晶體管的結(jié)點(diǎn)之間。
13.根據(jù)權(quán)利要求12所述的CMOS LNA，其中反饋環(huán)路包括第一運(yùn)算放大器，具有一個(gè)連接第二NMOS型晶體管的控制極的一個(gè)輸出；一個(gè)第一電阻器，與放大級(jí)的輸出節(jié)點(diǎn)和第一運(yùn)算放大器的第一輸入相連接；和一個(gè)第三電容器，連接在第二規(guī)定電壓與運(yùn)算放大器的第一輸入之間，其中第一運(yùn)算放大器的第二輸入端連接第三規(guī)定電壓，其中第三規(guī)定電壓的電平處于第一和第二規(guī)定電壓的電平之間。
14.根據(jù)權(quán)利要求13所述的CMOS LNA，還包括一個(gè)連接輸入端的第二電阻器；和一個(gè)第四電容器，串聯(lián)連接在第二電阻器與第二規(guī)定電壓之間，其中連接第二電阻器和第四電容器的一個(gè)結(jié)點(diǎn)提供第三規(guī)定電壓。
15.根據(jù)權(quán)利要求14所述的CMOS LNA，其中增益控制器包括串聯(lián)連接在第一規(guī)定電壓與第二規(guī)定電壓之間的一個(gè)增益晶體管和一個(gè)增益電流源；和一個(gè)增益電容器，連接在第二規(guī)定電壓與增益晶體管的控制極之間，其中增益晶體管的控制極和第二電極被連接在一起。
16.根據(jù)權(quán)利要求15所述的CMOS LNA，其中增益控制器和放大級(jí)的第一PMOS型晶體管包括一個(gè)電流反射鏡，其中第三規(guī)定電壓是第一規(guī)定電壓的一半。
17.一種電路，包括一個(gè)接收多個(gè)具有不同相位的第一時(shí)鐘信號(hào)的混頻器，每個(gè)第一時(shí)鐘信號(hào)具有低于載頻的第一頻率，其中混頻器混合多個(gè)第一時(shí)鐘信號(hào)，以生成多個(gè)具有較高的第二頻率的本地振蕩器信號(hào)，其中混頻器將多個(gè)本地振蕩器信號(hào)與輸入信號(hào)相乘，以在輸出端提供輸出信號(hào)。
18.根據(jù)權(quán)利要求17所述的電路，其中第一本地振蕩器信號(hào)和第二本地振蕩器信號(hào)分別用于I信道和Q信道變換。
19.根據(jù)權(quán)利要求17所述的電路，還包括一個(gè)時(shí)鐘生成器，該時(shí)鐘生成器接收具有基準(zhǔn)頻率的基準(zhǔn)信號(hào)，并生成多個(gè)第一時(shí)鐘信號(hào)，其中時(shí)鐘生成器包括多個(gè)串聯(lián)連接的延遲單元，以提供多個(gè)具有不同相位的第一時(shí)鐘信號(hào)。
20.一種調(diào)制輸入信號(hào)的方法，包括生成多個(gè)具有不同相位的第一時(shí)鐘信號(hào)，每個(gè)第一時(shí)鐘信號(hào)具有小于輸入信號(hào)的基準(zhǔn)頻率的第一頻率；組合多個(gè)第一時(shí)鐘信號(hào)，以生成多個(gè)具有高于第一頻率的第二頻率的本地振蕩器信號(hào)；和將多個(gè)本地振蕩器信號(hào)與輸入信號(hào)混頻，以提供輸出信號(hào)。
21.根據(jù)權(quán)利要求20所述的電路，其中輸出信號(hào)是基帶信號(hào)。
22.一種環(huán)路設(shè)備，包括多個(gè)串聯(lián)連接以放大具有一個(gè)電壓的一個(gè)信號(hào)的增益級(jí)，其中每個(gè)增益級(jí)增高信號(hào)的電壓，并且包括一個(gè)接收信號(hào)的輸入端和一個(gè)發(fā)送合成放大的信號(hào)的輸出端；和多個(gè)消除合成放大的信號(hào)的非預(yù)期偏移的反饋環(huán)路，其中每個(gè)反饋環(huán)路連接相應(yīng)的一個(gè)增益級(jí)的輸出端和輸入端，從而使每個(gè)增益級(jí)連接一個(gè)相應(yīng)的消除該相應(yīng)的增益級(jí)的非預(yù)期偏移的反饋環(huán)路。
23.根據(jù)權(quán)利要求22所述的環(huán)路設(shè)備，其中非預(yù)期偏移是直流偏移電壓，并且每個(gè)反饋環(huán)路包括直流偏移消除單元，用于抑制由它的相應(yīng)增益級(jí)累積的直流偏移電壓。
24.根據(jù)權(quán)利要求23所述的環(huán)路設(shè)備，其中每個(gè)直流消除單元包括濾波直流偏移電壓的高通濾波器。
25.根據(jù)權(quán)利要求22所述的環(huán)路設(shè)備，其中每個(gè)增益級(jí)包括一個(gè)可變?cè)鲆娣糯笃鳌?br> 26.根據(jù)權(quán)利要求22所述的環(huán)路設(shè)備，其中多個(gè)增益級(jí)和反饋環(huán)路被安裝在一個(gè)芯片上，并且每個(gè)反饋環(huán)路包括一個(gè)安裝在該芯片上的電容器。
27.一種控制信號(hào)增益的方法，包括通過(guò)經(jīng)由多個(gè)串聯(lián)連接的增益級(jí)傳播信號(hào)，來(lái)放大該信號(hào)的電壓，其中每個(gè)增益級(jí)增加該信號(hào)的電壓，并且包括一個(gè)接收該信號(hào)的輸入端和一個(gè)發(fā)送合成放大的信號(hào)的輸出端；和用多個(gè)反饋環(huán)路消除合成放大信號(hào)的一個(gè)非預(yù)期偏移，其中每個(gè)反饋環(huán)路連接相應(yīng)的一個(gè)增益級(jí)的輸出端和輸入端，從而使每個(gè)增益級(jí)連接一個(gè)消除該相應(yīng)增益級(jí)的非預(yù)期偏移的相應(yīng)反饋環(huán)路。
28.一種電路，包括一個(gè)生成多個(gè)具有不同相位的第一時(shí)鐘信號(hào)的時(shí)鐘生成器，每個(gè)第一時(shí)鐘信號(hào)具有低于基準(zhǔn)頻率的第一頻率；和一個(gè)連接時(shí)鐘生成器的預(yù)定標(biāo)器，用于接收多個(gè)第一時(shí)鐘信號(hào)，以根據(jù)高于第一頻率的基準(zhǔn)頻率生成第二時(shí)鐘信號(hào)。
29.根據(jù)權(quán)利要求28所述的電路，其中時(shí)鐘生成器包括多個(gè)串聯(lián)連接的提供多個(gè)具有不同相位的第一時(shí)鐘信號(hào)的延遲單元，其中多個(gè)延遲單元的第一單元接收來(lái)自延遲單元的后續(xù)單元的反饋信號(hào)。
30.根據(jù)權(quán)利要求29所述的電路，其中每個(gè)延遲單元包括第一和第二輸出端和第一至第四輸入端。
31.根據(jù)權(quán)利要求30所述的電路，其中所述的每個(gè)延遲單元包括一個(gè)通過(guò)第二電極串聯(lián)連接在第一節(jié)點(diǎn)與第一規(guī)定電壓之間的第一晶體管對(duì)，其中第一晶體管對(duì)的控制極分別連接第四和第三輸出端；一個(gè)通過(guò)第二電極串聯(lián)連接在第一節(jié)點(diǎn)與第一規(guī)定電壓之間的第二晶體管對(duì)，其中第二晶體管對(duì)的控制電極分別連接第一和第二輸入端；一個(gè)通過(guò)第二電極串聯(lián)連接在第一節(jié)點(diǎn)與第一規(guī)定電壓之間的第三晶體管對(duì)，其中第三晶體管對(duì)的控制電極分別連接第四和第三輸入端，其中公共連接的第二電極與第一輸出端相連接；一個(gè)通過(guò)第二電極串聯(lián)連接在第一節(jié)點(diǎn)與第一規(guī)定電壓之間的第四晶體管對(duì)，其中第四晶體管對(duì)的控制電極分別連接第一輸入端和第二輸入端，其中第四晶體管對(duì)的第二電極與第二輸出端相連接；一個(gè)連接在第二節(jié)點(diǎn)與第三節(jié)點(diǎn)之間的反饋電路；一個(gè)通過(guò)第二電極串聯(lián)連接在第一節(jié)點(diǎn)與第一規(guī)定電壓之間的第五晶體管對(duì)，其中第五晶體管對(duì)的第二電極連接第一輸出端，其中第五晶體管對(duì)的控制電極與第三節(jié)點(diǎn)相連接；一個(gè)通過(guò)第二電極串聯(lián)連接在第一節(jié)點(diǎn)與第一規(guī)定電壓之間的第六晶體管對(duì)，其中第六晶體管對(duì)的第二電極連接第二輸出端，其中第六晶體管對(duì)的控制電極與第二節(jié)點(diǎn)相連接；一個(gè)連接在第一節(jié)點(diǎn)與第一輸出端之間的第七晶體管，具有一個(gè)連接第二輸出端的控制電極；一個(gè)連接在第一節(jié)點(diǎn)與第二輸出端之間的第八晶體管，其中第八晶體對(duì)具有一個(gè)連接第一輸出端的控制電極；一個(gè)連接在第二規(guī)定電壓與第一節(jié)點(diǎn)之間的第九晶體管。
32.根據(jù)權(quán)利要求31所述的電路，其中反饋電路包括一個(gè)耦合接收反饋控制信號(hào)的反饋晶體管。
33.根據(jù)權(quán)利要求28所述的電路，其中預(yù)定標(biāo)器包括一個(gè)耦合接收多個(gè)反饋信號(hào)之一的分頻器電路；一個(gè)抽樣器電路，包括多個(gè)串聯(lián)連接的接收分頻器電路輸出信號(hào)的觸發(fā)器，其中抽樣器電路輸出多個(gè)第三時(shí)鐘信號(hào)；一個(gè)多路復(fù)用器，耦合接收第三多個(gè)時(shí)鐘信號(hào)和一個(gè)選擇信號(hào)，其中多路復(fù)用器輸出第二時(shí)鐘信號(hào)；和一個(gè)連接在分頻器電路和多路復(fù)用器之間的計(jì)數(shù)器電路。
34.根據(jù)權(quán)利要求33所述的電路，其中分頻器電路包括一個(gè)脈沖抑制分頻器電路，其中抽樣器電路包括多個(gè)串聯(lián)連接的觸發(fā)器，其中多個(gè)觸發(fā)器的每一個(gè)接收第一多個(gè)時(shí)鐘信號(hào)的相應(yīng)的一個(gè)并且輸出第三多個(gè)時(shí)鐘信號(hào)之一，并且其中第一觸發(fā)器接收分頻器電路的輸出信號(hào)。
35.根據(jù)權(quán)利要求33所述的電路，還包括一個(gè)接收第二時(shí)鐘信號(hào)和基準(zhǔn)時(shí)鐘信號(hào)的相位檢測(cè)器；一個(gè)連接相位檢測(cè)器的電荷泵；和一個(gè)連接電荷泵的向時(shí)鐘生成器輸出反饋控制信號(hào)的環(huán)路濾波器。
36.根據(jù)權(quán)利要求35所述的電路，其中時(shí)鐘生成器是一個(gè)壓控振蕩器(VCO)，第二時(shí)鐘信號(hào)是分頻時(shí)鐘信號(hào)，其中預(yù)定標(biāo)器由VCO生成的相位噪聲中的分?jǐn)?shù)刺點(diǎn)。
37.根據(jù)權(quán)利要求36所述的電路，其中所述電路是一個(gè)在單芯片上形成的CMOS電路。
38.一種調(diào)諧電路，包括一個(gè)從濾波器塊；和一個(gè)主濾波器塊，主濾波器塊向從濾波器塊輸出一個(gè)控制信號(hào)，其中主濾波器塊包括一個(gè)包含一個(gè)高通濾波器和一個(gè)低通濾波器的第一濾波器，其中高通和低通濾波器的每一個(gè)接收控制信號(hào)，一個(gè)連接高通濾波器的第一整流器，一個(gè)連接低通濾波器的第二整流器，和一個(gè)連接第一和第二整流器的輸出控制信號(hào)的變換器。
39.根據(jù)權(quán)利要求38所述的調(diào)諧電路，其中當(dāng)控制信號(hào)的值增加時(shí)，高通濾波器輸出信號(hào)的第一振幅降低，低通濾波器輸出信號(hào)的第二振幅增加。
40.根據(jù)權(quán)利要求39所述的調(diào)諧電路，其中調(diào)整控制信號(hào)的值，直至第一振幅和第二振幅相等。
41.根據(jù)權(quán)利要求38所述的調(diào)諧電路，其中第一濾波器包括串聯(lián)連接的，在第一和第二輸出端輸出第一輸出信號(hào)對(duì)的第一和第二跨導(dǎo)放大器(TA)；和串聯(lián)連接的在第三和第四輸出端輸出第二輸出信號(hào)對(duì)的第三和第四跨導(dǎo)放大器(TA)。
42.根據(jù)權(quán)利要求41所述的調(diào)諧電路，其中第一TA的第一和第二輸入端接收第一規(guī)定的基準(zhǔn)信號(hào)，其中第二TA的第一輸出連接第二輸出端、第一TA的第二輸出和第二TA的第二輸入，其中第二TA的第二輸出連接第一輸出端、第一TA的第一輸出和第二TA的第一輸入。
43.根據(jù)權(quán)利要求42所述的調(diào)諧電路，其中第三TA的第一和第二輸入接收第二規(guī)定的基準(zhǔn)信號(hào)，其中第四TA的第一輸出連接第四輸出端、第三TA的第二輸出和第四TA的第二輸入，其中第四TA的第二輸出連接第三輸出端、第三TA的第一輸出和第四TA的第一輸入。
44.根據(jù)權(quán)利要求43所述的調(diào)諧電路，其中第一至第四TA的控制端接收控制信號(hào)。
45.根據(jù)權(quán)利要求44所述的調(diào)諧電路，還包括連接在第一和第二輸出端與第二基準(zhǔn)信號(hào)之間的第一和第二電容器；和分別連接在第三和第四輸出端與第一規(guī)定的基準(zhǔn)電壓之間的第三和第四電容器。
46.根據(jù)權(quán)利要求45所述的調(diào)諧電路，其中第一整流器包括連接在第一節(jié)點(diǎn)與第一規(guī)定電壓電平之間的第一和第二晶體管；連接在第二規(guī)定電壓電平與第一節(jié)點(diǎn)之間的第三晶體管；第四和第五晶體管，串接在第二規(guī)定電壓電平與第一規(guī)定電壓電平之間的第二節(jié)點(diǎn)上；和一個(gè)遠(yuǎn)算放大器，具有分別連接第一和第二節(jié)點(diǎn)的第一和第二輸入和一個(gè)連接第五晶體管控制電極的輸出，其中第三和第四晶體管的控制極接收第三規(guī)定電壓，其中第一和第二晶體管的控制極分別接收第一和第二輸入信號(hào)。
47.根據(jù)權(quán)利要求45所述的調(diào)諧電路，其中變換器是一個(gè)電壓-電流變換器，包括串聯(lián)連接在第二規(guī)定電壓與第一規(guī)定電壓之間的第一和第二晶體管；第三和第四晶體管，串接在第二規(guī)定電壓與第一規(guī)定電壓之間的變換器的一個(gè)輸出端上；串聯(lián)連接在第二規(guī)定電壓與第一節(jié)點(diǎn)之間的第五和第六晶體管；串聯(lián)連接在第二規(guī)定電壓與第一節(jié)點(diǎn)之間的第七和第八晶體管；和一個(gè)連接在第一節(jié)點(diǎn)與第一規(guī)定電壓之間的電流源。
全文摘要
本發(fā)明提供了一種包括發(fā)射機(jī)和接收機(jī)的單芯片RF通信系統(tǒng)。本發(fā)明的RF通信系統(tǒng)可以包含一個(gè)接收/發(fā)射RF信號(hào)的天線；一個(gè)PLL，生成具有不同于載頻的頻率的多相時(shí)鐘信號(hào)和一個(gè)具有載頻的基準(zhǔn)信號(hào)；一個(gè)解調(diào)混頻器，將接收的RF信號(hào)與具有不同于載頻的頻率的多相時(shí)鐘信號(hào)混頻，以輸出具有相對(duì)于載頻降低頻率的輸出信號(hào)；兩級(jí)放大器，將選擇的信道信號(hào)放大到一個(gè)所需的動(dòng)態(tài)電平；和一個(gè)A/D變換單元，將來(lái)自混頻單元RF信號(hào)變換成數(shù)字信號(hào)。即使解調(diào)混頻器輸出具有較大振幅或功率的相鄰信道信號(hào)，該兩級(jí)放大也可以提供具有足夠增益的選擇信道的信號(hào)。
文檔編號(hào)H04L27/06GK1411651SQ00817438
公開(kāi)日2003年4月16日 申請(qǐng)日期2000年11月13日 優(yōu)先權(quán)日1999年11月12日
發(fā)明者K·李, D·鄭, 樸 J, W·金 申請(qǐng)人:Gct半導(dǎo)體公司