專利名稱：減少接收機(jī)中dc偏移的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線接收機(jī)，尤其涉及在直接變換接收機(jī)或需要相對(duì)短的DC調(diào)整周期的數(shù)字甚低IF接收機(jī)中的DC偏移校正。


圖1以方框的形式示出根據(jù)現(xiàn)有技術(shù)的接收機(jī)10。接收機(jī)10包括低頻IF前端12和基帶接收機(jī)14。前端12包括低噪聲放大器16，耦合器18，混頻器20，除法器22和頻率合成器24?；鶐Ы邮諜C(jī)14包括放大器30，有源低通濾波器32，基帶∑-δ調(diào)制器34，抽取濾波器36，數(shù)字四倍混頻器38，數(shù)字濾波器40，數(shù)字積分器42和數(shù)模轉(zhuǎn)換(DAC)器44。
前端12的每個(gè)元件都可能產(chǎn)生DC偏移電壓。例如，來自頻率合成器24的泄漏成分可能通過天線泄漏回前端12，也可能經(jīng)混頻器20被混頻回到信號(hào)通路。同樣，改變低噪聲放大器16的增益可能會(huì)改變泄漏和DC偏移的電平。
現(xiàn)有技術(shù)的接收機(jī)10使用反饋通路來減少DC偏移。反饋通路開始于數(shù)字濾波器40的輸出、并通過DAC44從放大器30的輸入端反饋回信號(hào)通路。這類反饋通路被稱為混合模式，在這里，數(shù)字信號(hào)被轉(zhuǎn)換成模擬信號(hào)、并提供給基帶接收機(jī)14的輸入端。這種方法所帶來的問題是由于反饋通路中導(dǎo)致延遲的元件數(shù)目的原因，去除DC偏移需要相對(duì)長的時(shí)間。
典型地，在蜂窩電話系統(tǒng)中，去除DC偏移的時(shí)間優(yōu)先于處理輸入信號(hào)所用的時(shí)間。在一些應(yīng)用中，舉例來說，全球數(shù)字移動(dòng)電話系統(tǒng)(GSM)中，接收機(jī)可能需要在處理收到的信號(hào)之前的400毫秒從備用狀態(tài)加電，以便有足夠的時(shí)間減小DC偏移。這樣會(huì)顯著地減少備用時(shí)間并增加功耗。
歐洲專利申請EP-A-0709970(通用電器公司)描述了用于模擬信號(hào)轉(zhuǎn)換器(ADC)的DC偏移校正方案。該方案使用單比特?cái)?shù)字轉(zhuǎn)換器、并且在反饋校正通路中有累加器。
英聯(lián)邦專利申請GB-A-2328353(NEC)描述了用于具有兩個(gè)通道的基帶接收機(jī)的校正系統(tǒng)。在第二濾波器處提供用于DC偏移估算的反饋信號(hào)。
因此，存在對(duì)要求較短的DC調(diào)整時(shí)間的DCR或DVLIF接收機(jī)中進(jìn)行DC偏移校正的需要。
具體實(shí)施例方式
總的來說，本發(fā)明提供了一種DCR50，它在快速粗調(diào)反饋通路中使用多比特∑-δ調(diào)制器以減少DC偏移電壓。數(shù)字快速DC調(diào)整電路62將DC偏移減小到可接受值而又不減少模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)范圍。反饋起始于多比特帶通∑-δ調(diào)制器60的第一個(gè)比特，其中第一比特包含用于反饋通路的輸入信息。數(shù)字快速DC調(diào)整電路62包括一比特累加器80和第一級(jí)數(shù)字低通濾波器82。通過減少反饋通路中元件個(gè)數(shù)而減少延遲數(shù)量，從而可以比圖1中現(xiàn)有技術(shù)的接收機(jī)10更少的時(shí)間來減少DC偏移。
圖2以方框圖的形式示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的射頻接收機(jī)50。接收機(jī)50包括前端52和基帶接收機(jī)54。前端52的功能類似于圖1中的前端12，將不在此詳述?；鶐Ы邮諜C(jī)54包括具有自動(dòng)增益控制56的放大器，有源低通濾波器58，帶通多比特∑-δ調(diào)制器60，數(shù)字四倍混頻器70，數(shù)字濾波器72，數(shù)字快速DC調(diào)整電路62，多路復(fù)用器63，DAC64，快速DC調(diào)整控制電路66，和串行外圍接口(SPI)68。在示出的實(shí)施例中，前端52用單個(gè)集成電路來實(shí)現(xiàn)。耦合器是以與前端52相同的集成電路形成的變換器。同樣，接收機(jī)54集成在單個(gè)集成電路上。在其它實(shí)施例中，前端52和接收機(jī)54可以在單個(gè)集成電路上實(shí)現(xiàn)或以多個(gè)集成電路的組合來實(shí)現(xiàn)。
放大器56具有一對(duì)輸入端，用于從前端52接收差分模擬輸入信號(hào)。在被放大器56接收之前，來自前端52的信號(hào)先通過后端混頻放大器53和濾波器55。放大器56的差分輸出與有源低通濾波器58的輸入端相連，而低通濾波器58的輸出與帶通∑-δ調(diào)制器60的輸入相連。在示例實(shí)施例中，帶通∑-δ調(diào)制器60有兩個(gè)輸出端。然而，在其它實(shí)施例中∑-δ調(diào)制器60可以有兩個(gè)或更多輸出端。當(dāng)包含有DC偏移內(nèi)容時(shí)，來自∑-δ調(diào)制器60的一比特?cái)?shù)字轉(zhuǎn)換器信號(hào)提供給快速DC調(diào)整電路62的輸入端。
快速DC調(diào)整電路62的操作由快速DC調(diào)整控制器66控制?？焖貲C調(diào)整控制器66具有用于接收標(biāo)記為CE的芯片使能信號(hào)的輸入端，和用于接收標(biāo)記為RXACQ的控制信號(hào)的第二輸入端。響應(yīng)于這些信號(hào)，DC調(diào)整控制器66向數(shù)字快速DC調(diào)整電路62的第二輸入端提供標(biāo)記為ADAPT_DIGITAL的輸出信號(hào)。這個(gè)被稱為ADAPT_DIGITAL的信號(hào)用于開始和結(jié)束反饋通路的操作以去除DC偏移電壓。同樣，為響應(yīng)從∑-δ調(diào)制器60收到的一比特?cái)?shù)字轉(zhuǎn)換器信號(hào)，調(diào)整電路62進(jìn)行累加并對(duì)一比特?cái)?shù)字轉(zhuǎn)換信號(hào)進(jìn)行低通濾波來產(chǎn)生標(biāo)記為DACINP的六比特輸出信號(hào)。這些六比特信號(hào)又提供給DAC64的輸入端，DAC64將數(shù)字信號(hào)轉(zhuǎn)換成連接到放大器56的輸入端的差分模擬信號(hào)。
操作時(shí)，在放大器56的輸入端接收具有DC偏移的輸入信號(hào)。然后輸入信號(hào)經(jīng)過放大，低通濾波，又提供給∑-δ調(diào)制器60。這些組件或元件中的每一個(gè)都會(huì)增加或提供DC偏移量。為了消除DC偏移，只有來自帶通∑-δ調(diào)制器60的一個(gè)比特通過快速DC調(diào)整電路62和DAC64被反饋回來以減少DC偏移量而又不顯著降低動(dòng)態(tài)范圍。例如，如果提供給放大器56的輸入信號(hào)具有峰峰值為1伏和偏移為300毫伏的信號(hào)，數(shù)字快速DC調(diào)整電路62將使DC偏移減小到約30毫伏，為有用的信號(hào)提供約970毫伏的動(dòng)態(tài)范圍。然后由用于DCR的數(shù)字高通濾波器，或DVLIF接收機(jī)中的復(fù)數(shù)陷波濾波器對(duì)30毫伏的DC偏移進(jìn)行完全的數(shù)字濾波。這個(gè)過程被稱為精確DC偏移校正。因?yàn)樵诜答佂分械脑?、且延遲更小，根據(jù)圖1中所示出的實(shí)施例中的調(diào)整周期將僅為40毫秒。這40毫秒的時(shí)間不需要犧牲反饋環(huán)路的穩(wěn)定性就可完成。
DAC64所引起的任何偏移將被反饋環(huán)路所校正。當(dāng)接收機(jī)50處于接收模式時(shí)，選擇帶通∑-δ調(diào)制器60的一比特?cái)?shù)字轉(zhuǎn)換信號(hào)作為反饋點(diǎn)，以減少引入反饋通路的噪聲。因?yàn)槭沁x擇減小而非消除DC偏移，DAC 64僅提供粗偏移校正而不需要非常精確。如在本發(fā)明實(shí)施例中所示，DAC64以六比特來實(shí)現(xiàn)。除了DAC64需為單調(diào)的以外，用于DAC64的DAC類型并不重要。
接收機(jī)50的大多數(shù)開環(huán)增益和相位響應(yīng)歸因于有源低通濾波器(LPF)58。當(dāng)使用DC偏移反饋通路時(shí)，∑-δ調(diào)制器60對(duì)用于穩(wěn)定性分析的反饋通路開環(huán)增益的響應(yīng)影響非常有限。
數(shù)字快速DC調(diào)整器62的輸出還提供給SPI68的輸入端。SPI68的輸出端連接到微處理器(未示出)的輸入/輸出(I/O)端。來自數(shù)字快速DC調(diào)整電路62的輸出信號(hào)DACINP的值可以通過SPI68寫入(例如)微處理器的寄存器中，并且當(dāng)增益已在現(xiàn)有調(diào)整模式中設(shè)置時(shí)，重新作為到DAC64的輸入。這免除了在接收到用于已知增益設(shè)置的輸入信號(hào)之前運(yùn)行反饋通路的需要。標(biāo)記為ADAPT_EN的控制信號(hào)提供給多路復(fù)用器63和快速DC調(diào)整控制器66，并用于選擇是由SPI68還是由反饋通路62提供DC偏移校正。當(dāng)信號(hào)ADAPT_EN被確認(rèn)使用現(xiàn)有的DACINP信號(hào)時(shí)，選擇來自SPI68的READ通路，并且快速DC調(diào)整控制器66通過維持控制信號(hào)ADAPT_DIGITAL來禁用反饋環(huán)路。
圖3以方框圖的形式更詳細(xì)地示出快速DC調(diào)整電路62?？焖貲C調(diào)整電路62包括加法器90、94、和100，延遲單元92和96，數(shù)字乘法器98和104，寄存器102和86，和二進(jìn)制補(bǔ)碼到二進(jìn)制反碼轉(zhuǎn)換邏輯84。累加器80包括加法器90和延遲單元92。低通濾波器82包括加法器94和100，延遲單元96，數(shù)字乘法器98和104，及寄存器102。
累加器80的輸入從∑-δ調(diào)制器60的輸出接收一比特?cái)?shù)字轉(zhuǎn)換信號(hào)。累加器80的輸出包含9個(gè)比特、并提供給低通濾波器82的輸入。低通濾波器82的輸出提供給轉(zhuǎn)換邏輯84的輸入。轉(zhuǎn)換邏輯84將低通濾波器82的輸出轉(zhuǎn)換成可由DAC64使用的二進(jìn)制反碼形式。寄存器86是用戶可寫的，以提供測試DAC64的能力。
累加器80執(zhí)行兩種功能。累加器的第一種功能是對(duì)從∑-δ調(diào)制器60接收到的噪聲進(jìn)行濾波。第二種功能是執(zhí)行積分。例如，如果DC偏移為負(fù)，則累加器80的輸出增加。如果DC偏移為正，則累加器80的輸出降低。使用低通濾波器82來對(duì)來自累加器80的數(shù)字噪聲進(jìn)行濾波。低通濾波器82提供了附加的濾波功能，根據(jù)要去除多少DC偏移，在一些實(shí)施例中可能不需要該功能。低通濾波器82有一個(gè)接收標(biāo)記為HIGH CLOCK的時(shí)鐘信號(hào)的輸入端和接收標(biāo)記為LOWCLOCK的時(shí)鐘信號(hào)的第二輸入端。時(shí)鐘信號(hào)HIGH CLOCK以∑-δ調(diào)制器60的重復(fù)采樣頻率來工作，時(shí)鐘信號(hào)LOW CLOCK以與DAC64相同的頻率來工作。模塊106都接收HIGH CLOCK和LOW CLOCK，并且根據(jù)來自快速DC調(diào)整控制器66的控制信號(hào)ADAPT_DIGITAL的狀態(tài)來啟動(dòng)時(shí)鐘或者禁止時(shí)鐘。根據(jù)特定應(yīng)用來預(yù)確定反饋通路工作來減少DC偏移的時(shí)間量。
通過改變數(shù)字乘法器98的系數(shù)來調(diào)整低通濾波器82的拐點(diǎn)以適應(yīng)諸如GSM和NADC的不同模式。
圖4說明了圖2的接收機(jī)50的不同信號(hào)的時(shí)序圖。注意，圖4的各種波形沒有按照比例來畫，并且不是說明相對(duì)于其它信號(hào)的任何電壓電平。圖4只是說明各種信號(hào)之間的時(shí)序關(guān)系。在時(shí)間t0和t1之間，圖4頂部的波形說明在具有大約60毫伏的差分偏移的∑-δ調(diào)制器60的輸入端處的輸入信號(hào)。注意，60毫伏偏移僅僅是被選擇來作為說明?？刂菩盘?hào)CE為邏輯高電平，控制信號(hào)RXACQ為邏輯低電平。在時(shí)間t1處，控制信號(hào)維持為邏輯低電平，以開始t1和t2之間的快速調(diào)整時(shí)間周期來啟動(dòng)反饋通路DC偏移校正。在時(shí)間t1之后，可以看到已經(jīng)啟動(dòng)粗DC偏移校正，并且DC偏移被減小為大約0伏。t1和t2之間的時(shí)間是預(yù)確定的時(shí)間周期，在此周期之后控制信號(hào)RXACQ被維持為邏輯高電平。當(dāng)維持RXACQ為邏輯高電平時(shí)，將信號(hào)ADAPT_DIGITAL加到圖3的模塊106上，停止HIGH CLOCK和LOW CLOCK，這導(dǎo)致數(shù)字快速調(diào)整電路62停止工作，并且進(jìn)入保持模式。注意，在給出的實(shí)施例中，在t1和t2之間的時(shí)間大約為40毫秒。相反，使用在圖1中示出的現(xiàn)有技術(shù)，要求清除DC偏移的時(shí)間大約為400毫秒，這明顯要長得多。在時(shí)間t2之后，輸入的∑-δ差分輸入信號(hào)具有0毫伏DC偏移。在時(shí)間周期t2之后的預(yù)定時(shí)間，控制信號(hào)CE被復(fù)位為低電平。
圖2和圖3中的示出的電路包含控制信號(hào)(未示出)，其用來進(jìn)行偏置，并且用來提供快速啟動(dòng)系統(tǒng)。伴隨啟動(dòng)控制和偏置信號(hào)的一個(gè)顯著問題是正好在圖4的時(shí)間t1之前出現(xiàn)稍微增加的DC偏移(未示出)。觀察到DC偏移開始減小到0毫伏之前發(fā)生瞬時(shí)的增加。
利用上面介紹的系統(tǒng)，與現(xiàn)有技術(shù)電路相比，DC偏移可以相對(duì)地減少得更快。同樣，由于DC偏移被減小而不是被消除，利用減少的位數(shù)和分辨率，DAC64可更加簡單。同樣，使用簡單的集成結(jié)構(gòu)來僅從多比特∑-δ調(diào)制器接收一位數(shù)字轉(zhuǎn)換信號(hào)。因此，即使∑-δ調(diào)制器過載，反饋環(huán)路可以繼續(xù)工作。此外，通過對(duì)數(shù)字乘法器104的開環(huán)增益進(jìn)行編程和控制對(duì)信號(hào)CE和RXACQ的維持和解維持，可以容易地為各種模式和各種調(diào)整時(shí)間周期對(duì)反饋環(huán)路進(jìn)行編程。通過降低帶寬和改變數(shù)字乘法器98的系數(shù)，可以進(jìn)一步提高要校正的DC偏移量。這對(duì)于提高DC偏移帶來影響，降低了頻率、降低了速度、和增加了DAC分辨率。同樣，本實(shí)施例有一個(gè)保持模式，其具有0赫茲高通拐點(diǎn)，這意味著沒有漂移，并且可以長期地保持偏移值DACINP。
權(quán)利要求
1.一種用于在轉(zhuǎn)換系統(tǒng)的信號(hào)通路中減少DC偏移的裝置(50)，其包括前端電路(50)，其提供輸入信號(hào)；連接到所述前端電路的放大器系統(tǒng)(56)，其接收和放大所述輸入信號(hào)；多比特∑-δ調(diào)制器(60)，其從所述放大器系統(tǒng)接收所述輸入信號(hào)，并且提供第一比特?cái)?shù)字轉(zhuǎn)換；連接到所述∑-δ調(diào)制器的DC調(diào)整電路(62)，其從所述∑-δ調(diào)制器接收第一比特?cái)?shù)字轉(zhuǎn)換，并且提供一操作以減少所述信號(hào)通路中的DC偏移；連接到所述數(shù)字DC調(diào)整電路的數(shù)字-模擬轉(zhuǎn)換器(64)，其將代表DC偏移校正的模擬信號(hào)提供給所述放大器系統(tǒng)的輸入端，其中所述數(shù)字DC偏移調(diào)整電路和所述數(shù)字-模擬轉(zhuǎn)換器形成反饋通路，其起始于所述多比特∑-δ調(diào)制器的第一比特到所述放大器系統(tǒng)的輸入端。
2.如權(quán)利要求1的裝置(50)，進(jìn)一步包括連接到所述數(shù)字DC調(diào)整電路(62)的DC調(diào)整控制(66)，用于控制所述DC調(diào)整電路的工作的開始和停止，以減少所述信號(hào)通路中的DC偏移。
3.如權(quán)利要求2的裝置(50)，其中所述DC調(diào)整控制(66)接收調(diào)整使能信號(hào)，并且具有接收芯片使能信號(hào)的第一輸入端、具有接收DC控制信號(hào)的第二輸入端，且具有將啟動(dòng)和停止信號(hào)提供給所述DC調(diào)整電路(62)的輸入端、以啟動(dòng)和停止所述反饋通路的工作。
4.如權(quán)利要求3的裝置(50)，進(jìn)一步包括連接到所述DC調(diào)整電路(62)的串行外圍接口，以將用于已知增益設(shè)置的輸入信號(hào)提供給數(shù)字-模擬轉(zhuǎn)換器(64)。
5.如權(quán)利要求4的裝置(50)，進(jìn)一步包括多路復(fù)用器(63)，其接收所述調(diào)整使能信號(hào)，并且被連接到串行外圍接口(62)和DC調(diào)整電路(62)以選擇地將來自所述串行外圍接口和所述DC調(diào)整電路的信號(hào)提供給數(shù)字-模擬轉(zhuǎn)換器(64)。
6.如前述權(quán)利要求任意之一的裝置(50)，DC調(diào)整電路(62)包括累加器(80)，其對(duì)從∑-δ調(diào)制器(60)產(chǎn)生的噪聲進(jìn)行濾波，并且進(jìn)行積分。
7.如權(quán)利要求6的裝置(50)，其中DC調(diào)整電路(62)進(jìn)一步包括連接到累加器(80)的低通濾波器(82)，用于對(duì)源于所述累加器的噪聲進(jìn)行濾波。
8.如前述權(quán)利要求任意之一的裝置(50)，其中所述放大器系統(tǒng)(56)包括具有自動(dòng)增益控制的放大器(56)和有源低通濾波器。
9.一種用于在轉(zhuǎn)換系統(tǒng)的信號(hào)通路中減少DC偏移的方法，該方法包括步驟從前端電路提供輸入信號(hào)；在放大器系統(tǒng)中放大所述輸入信號(hào)，所述放大器系統(tǒng)連接到所述前端電路以接收和放大所述輸入信號(hào)；通過多比特∑-δ調(diào)制器傳遞所述輸入信號(hào)，所述多比特∑-δ調(diào)制器從所述放大器系統(tǒng)接收所述輸入信號(hào)，以提供第一位數(shù)字轉(zhuǎn)換；在所述信號(hào)通路中減少DC偏移，其中將DC調(diào)整電路連接到所述∑-δ調(diào)制器，以從所述∑-δ調(diào)制器接收第一比特?cái)?shù)字轉(zhuǎn)換，并且提供一操作以減少所述信號(hào)通路中的DC偏移，其中，連接到所述數(shù)字DC調(diào)整電路的數(shù)字-模擬轉(zhuǎn)換器將代表DC偏移校正的模擬信號(hào)提供給所述放大器系統(tǒng)的輸入端，其中所述數(shù)字DC偏移調(diào)整電路和所述數(shù)字-模擬轉(zhuǎn)換器形成反饋通路，該反饋通路起始于所述多比特∑-δ調(diào)制器的第一比特到所述放大器的輸入端。
10.如權(quán)利要求9的方法，進(jìn)一步包括步驟用連接到所述數(shù)字DC調(diào)整電路的DC調(diào)整控制來控制所述DC調(diào)整電路的工作，以控制所述DC調(diào)整電路的工作的啟動(dòng)和停止來減少所述信號(hào)通路內(nèi)的DC偏移。
全文摘要
本發(fā)明公開了在轉(zhuǎn)換系統(tǒng)的信號(hào)通路中減少DC偏移的裝置，其包括前端電路，提供具有DC偏移的輸入信號(hào)；連接到所述前端電路的放大器系統(tǒng)，其接收和放大所述輸入信號(hào)；多比特∑－δ調(diào)制器，其從放大器系統(tǒng)接收輸入信號(hào)，并提供第一位數(shù)字轉(zhuǎn)換；連接到所述∑－δ調(diào)制器的DC調(diào)整電路，其從∑－δ調(diào)制器接收第一比特?cái)?shù)字轉(zhuǎn)換，并提供一操作以減少DC偏移；連接到數(shù)字DC調(diào)整電路的數(shù)字－模擬轉(zhuǎn)換器，其將代表DC偏移校正的模擬信號(hào)提供給放大器系統(tǒng)的輸入端，其中數(shù)字DC偏移調(diào)整電路和DAC形成反饋通路，其起始于多比特∑－δ調(diào)制器的第一位到放大器的輸入端。
文檔編號(hào)H04L27/00GK1446421SQ01813787
公開日2003年10月1日 申請日期2001年7月16日 優(yōu)先權(quán)日2000年8月4日
發(fā)明者納迪姆·赫拉特, 弗朗索瓦·多雷爾 申請人:摩托羅拉公司