專利名稱：千兆位計(jì)費(fèi)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
千兆位計(jì)費(fèi)系統(tǒng)屬于報(bào)文統(tǒng)計(jì)計(jì)費(fèi)技術(shù)領(lǐng)域，尤其涉及用于千兆位網(wǎng)絡(luò)環(huán)境下進(jìn)行報(bào)文過(guò)濾、分析、采樣的PCI擴(kuò)展卡。


圖1為該系統(tǒng)的工作原理。首先，NIC1(Network Interface Card，網(wǎng)絡(luò)接口卡)將數(shù)據(jù)幀接收下來(lái)(A)，然后將該數(shù)據(jù)幀通過(guò)PCI(Peripheral Component Interfaces，外部設(shè)備總線)總線以及橋設(shè)備(Bridge)傳輸?shù)絻?nèi)存(Memory)中(B)，計(jì)費(fèi)程序?qū)?shù)據(jù)幀從網(wǎng)卡的緩沖區(qū)讀取到應(yīng)用緩沖區(qū)(C)，CPU分析該數(shù)據(jù)幀決定是否轉(zhuǎn)發(fā)(D)，當(dāng)需要轉(zhuǎn)發(fā)的時(shí)候先進(jìn)行適當(dāng)?shù)慕y(tǒng)計(jì)，再將數(shù)據(jù)幀轉(zhuǎn)到網(wǎng)卡緩沖區(qū)(E)，通過(guò)PCI總線傳輸?shù)絅IC2(F)，最后NIC2將該數(shù)據(jù)幀發(fā)送出去(G)。
這類系統(tǒng)在低端應(yīng)用中能夠很好地工作，但是在高帶寬環(huán)境下就成為制約網(wǎng)絡(luò)效率的瓶頸。這主要表現(xiàn)在如下幾個(gè)方面1)由于網(wǎng)卡等設(shè)備需要進(jìn)行報(bào)文的緩沖，并等待CPU的處理，這將消耗較多時(shí)間，會(huì)導(dǎo)致TCP(Transfer Control Protocol，傳輸控制協(xié)議)連接速度下降，根據(jù)具體實(shí)現(xiàn)，對(duì)連接速度的影響可能高達(dá)30％。在千兆計(jì)費(fèi)系統(tǒng)中這種影響更加顯著。
2)當(dāng)網(wǎng)絡(luò)帶寬增加到1Gbps時(shí)，為了進(jìn)行雙向流量控制，要求總線能夠接收和發(fā)送雙向數(shù)據(jù)，也就是達(dá)到4Gbps。普通的32位PCI總線僅僅能夠提供1Gbps的帶寬，根本不可能滿足這種要求；而66MHz-64位的PCI總線也僅僅能夠進(jìn)行數(shù)據(jù)的傳輸，沒有剩余時(shí)間給CPU進(jìn)行報(bào)文的處理。解決的辦法是采用半雙工操作，也就是僅僅利用50％的網(wǎng)絡(luò)帶寬；或者是采用兩個(gè)監(jiān)控系統(tǒng)分別進(jìn)行內(nèi)、外網(wǎng)的過(guò)濾，但是這將帶來(lái)成本增倍、系統(tǒng)復(fù)雜度增加、可靠性降低等不利因素；而且，即使如此，系統(tǒng)也需要空耗50％的時(shí)間進(jìn)行報(bào)文在網(wǎng)卡和內(nèi)存之間的傳輸。
3)普通百兆、千兆網(wǎng)卡并不是一個(gè)針對(duì)計(jì)費(fèi)系統(tǒng)而定制的設(shè)備，在大量接收和發(fā)送報(bào)文的時(shí)候會(huì)頻繁產(chǎn)生中斷，系統(tǒng)在進(jìn)行進(jìn)程切換的時(shí)候?qū)?huì)消耗很多時(shí)間。如果中斷沒有及時(shí)響應(yīng)，將直接導(dǎo)致報(bào)文的丟失，網(wǎng)絡(luò)性能急劇惡化。
4)由于CPU需要進(jìn)行報(bào)文分析，分析所消耗的時(shí)間并不是一個(gè)固定值，而是依賴于特定的規(guī)則。為了滿足應(yīng)用的要求，一個(gè)實(shí)用的計(jì)費(fèi)系統(tǒng)需要對(duì)同一個(gè)報(bào)文進(jìn)行幾十甚至上百個(gè)不同的分析、判斷，極可能消耗較多時(shí)間，也可能因?yàn)椴荒芗皶r(shí)處理導(dǎo)致后繼報(bào)文的成片丟失。
由于前述原因，在網(wǎng)絡(luò)高帶寬環(huán)境下，傳統(tǒng)計(jì)費(fèi)系統(tǒng)已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足要求了。圖2是一組實(shí)測(cè)的數(shù)據(jù)。為了測(cè)試傳統(tǒng)計(jì)費(fèi)方案的最佳效率，通過(guò)一臺(tái)運(yùn)行于Linux上的微機(jī)服務(wù)器配備雙千兆網(wǎng)卡(66MHz-64位PCI卡)在內(nèi)核級(jí)完成報(bào)文的轉(zhuǎn)發(fā)，其間沒有任何規(guī)則處理。即使如此，其結(jié)果也不能滿足商業(yè)應(yīng)用的要求?？梢钥闯觯瑢?duì)于一般網(wǎng)絡(luò)報(bào)文的平均長(zhǎng)度(200～300字節(jié))，傳統(tǒng)計(jì)費(fèi)系統(tǒng)對(duì)網(wǎng)絡(luò)帶寬的影響達(dá)到60％以上。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種千兆位計(jì)費(fèi)系統(tǒng)，以便利用全硬件的方式進(jìn)行報(bào)文的權(quán)限判斷，克服軟件處理的瓶頸，實(shí)現(xiàn)千兆位以太網(wǎng)環(huán)境下進(jìn)行高性能計(jì)費(fèi)。
本發(fā)明的特征在于它含有內(nèi)網(wǎng)接口單元，包括和內(nèi)網(wǎng)相連的光電轉(zhuǎn)換器(1I)以及與其互連的串并轉(zhuǎn)換器(2I)；外網(wǎng)接口單元，包括和外網(wǎng)相連的光電轉(zhuǎn)換器(1E)以及與其互連的串并轉(zhuǎn)換器(2E)；現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)制成的核心數(shù)據(jù)處理單元，包括分別依次與上述串并轉(zhuǎn)換器(2I)、(2E)的輸出端串接的幀提取單元(3I)、(3E)和權(quán)限搜索單元(4I)(4E)，分別依次與上述串并轉(zhuǎn)換器(2I)、(2E)的輸入端串接的上述權(quán)限搜索單元(4E)(4I)和轉(zhuǎn)發(fā)控制單元(5E)(5I)，分別順次串接于上述幀提取單元(3I)、(3E)與轉(zhuǎn)發(fā)控制單元(5I)(5E)間的報(bào)文緩沖單元(6I)、(6E)，PCI接口單元(7)，分別依次同時(shí)經(jīng)內(nèi)部總線P1、P2與上述PCI單元(7)、權(quán)限搜索單元(4I)(4E)相連的，交互連接有靜態(tài)隨機(jī)存儲(chǔ)器SRAM(10)的SRAM接口單元(8)和交互連接有內(nèi)容尋址存儲(chǔ)器CAM(11)的CAM接口單元(9)；其中的權(quán)限搜索單元(4I)(4E)各含有輸入端與幀提取單元(3I)、(3E)的報(bào)文參數(shù)輸出端相連，但輸出端各自分別與SRAM接口單元(8)和CAM接口單元(9)互連的SRAM查詢單元和CAM查詢單元，以及輸入端都與SRAM查詢單元、CAM查詢單元輸出端相連，但輸出端與轉(zhuǎn)發(fā)控制單元(5I)(5E)的控制字輸入端相連的控制字運(yùn)算單元；SRAM(10)和CAM(11)。所述的幀提取單元(3I)、(3E)含有輸入端與串并轉(zhuǎn)換器(2I)、(2E)的數(shù)據(jù)輸出端相連的幀同步單元；輸入端與上述幀同步單元的輸出端相連，而輸出完整數(shù)據(jù)幀的輸出端與上述報(bào)文緩沖單元(6I)、(6E)的輸入端相連的解碼單元；輸入端與上述解碼單元的輸出端相連向其輸出報(bào)文參數(shù)的輸出端與上述權(quán)限搜索單元(4I)(4E)的輸入端相連的參數(shù)提取單元。所述的報(bào)文緩沖單元(6I)、(6E)是用以暫時(shí)保存接收到的完整數(shù)據(jù)幀的大容量先入先出存儲(chǔ)器FIFO。所述的轉(zhuǎn)發(fā)控制單元(5I)(5E)含有輸入端與報(bào)文緩沖單元(6I)、(6E)的幀數(shù)據(jù)讀出端相連的幀讀取單元；輸入端分別與上述幀讀出單元的輸出端和權(quán)限搜索單元(4I)(4E)的輸出端相連的轉(zhuǎn)發(fā)單元，輸入端與上述轉(zhuǎn)發(fā)單元的輸出端相連的封裝單元以及輸入端與上述封裝單元輸出端相連而輸出端與串并轉(zhuǎn)換器(2I)、(2E)的數(shù)據(jù)輸入端相連的編碼單元。
使用證明，它達(dá)到了預(yù)期目的。
圖2現(xiàn)有計(jì)費(fèi)系統(tǒng)平均網(wǎng)絡(luò)幀長(zhǎng)度與網(wǎng)絡(luò)帶寬的關(guān)系圖。
圖3本發(fā)明提出的千兆位計(jì)費(fèi)系統(tǒng)的原理框圖。
圖4本發(fā)明提出的千兆位計(jì)費(fèi)系統(tǒng)的核心數(shù)據(jù)處理單元中權(quán)限搜索單元(4I)(4E)的框圖。
圖5本發(fā)明提出的千兆位計(jì)費(fèi)系統(tǒng)的核心數(shù)據(jù)處理單元中幀提取單元(3I)、(3E)的框圖。
圖6本發(fā)明提出的千兆位計(jì)費(fèi)系統(tǒng)的核心數(shù)據(jù)處理單元中轉(zhuǎn)發(fā)控制單元(5I)(5E)的框圖。
幀提取單元(3I)、(3E)如圖5所示，包括幀同步單元、解碼單元、參數(shù)提取單元。
根據(jù)IEEE std.802.3(電子工程師協(xié)會(huì)802.3規(guī)范)的要求，幀同步單元需要根據(jù)輸入數(shù)據(jù)中的報(bào)文起始定界符/S/以及報(bào)文結(jié)束定界符/T/來(lái)確定報(bào)文的始末，并將其輸出到解碼單元。解碼單元?jiǎng)t按照IEEE std.802.3的要求進(jìn)行8B/10B的解碼工作，獲得可理解的報(bào)文數(shù)據(jù)。這些數(shù)據(jù)被輸出到報(bào)文緩沖單元(6I)、(6E)，同時(shí)被發(fā)送到參數(shù)提取單元。參數(shù)提取單元需要獲得報(bào)文的源IP地址、目標(biāo)IP地址等基本報(bào)文參數(shù)，這些信息被存放在報(bào)文的固定地址處，通過(guò)對(duì)輸入數(shù)據(jù)進(jìn)行簡(jiǎn)單計(jì)數(shù)即可獲取。
其中，幀同步單元與解碼單元位置可以互換。
報(bào)文緩沖單元(6I)、(6E)由大容量FIFO(First In First Out，先入先出存儲(chǔ)器)組成。用于暫時(shí)保存接收到的完整數(shù)據(jù)幀。
轉(zhuǎn)發(fā)控制單元(5I)(5E)的結(jié)構(gòu)如圖6所示，包括幀讀取單元、轉(zhuǎn)發(fā)單元、封裝單元、編碼單元。幀讀取單元用于將完整的數(shù)據(jù)幀從報(bào)文緩沖單元(6I)、(6E)中讀出?？刂茊卧邮盏綀?bào)文控制字，并決定當(dāng)前報(bào)文是轉(zhuǎn)發(fā)還是丟棄。如果報(bào)文需要轉(zhuǎn)發(fā)，則傳遞到封裝單元，按照IEEE std.802.3的要求進(jìn)行封裝，然后由編碼單元進(jìn)行8B/10B的編碼，最后發(fā)送出去。
SRAM接口單元(8)與CAM接口單元(9)的功能基本一致。核心數(shù)據(jù)處理模塊通過(guò)SRAM接口單元(8)對(duì)SRAM(10)進(jìn)行數(shù)據(jù)讀寫，通過(guò)CAM接口單元(9)對(duì)CAM(11)進(jìn)行數(shù)據(jù)讀、寫、搜索等操作。在核心數(shù)據(jù)處理單元的內(nèi)部，他們接受不同單元的數(shù)據(jù)傳輸請(qǐng)求，按照固定的優(yōu)先級(jí)或者輪轉(zhuǎn)，實(shí)現(xiàn)一個(gè)多路選通器的功能。
PCI接口單元實(shí)現(xiàn)了核心數(shù)據(jù)處理模塊與主機(jī)系統(tǒng)的通訊。它的功能在PCI Local BusSpecification 2.1(PCI本地總線規(guī)范2.1版)中有具體的描述。本PCI接口單元基本實(shí)現(xiàn)了該規(guī)范中所定義的PCI主設(shè)備的要求。
圖3中光電轉(zhuǎn)換器(1I)(1E)的功能是將光信號(hào)轉(zhuǎn)換成為電信號(hào)，或者相反的過(guò)程。光信號(hào)被轉(zhuǎn)換為PECL(Positive Emitter Coupled Logic，正電壓射極耦合邏輯)的電信號(hào)傳送到串并轉(zhuǎn)換器(2I)、(2E)進(jìn)行處理；從串并轉(zhuǎn)換器(2I)、(2E)發(fā)送過(guò)來(lái)的PECL信號(hào)被轉(zhuǎn)換為光信號(hào)發(fā)送出去。
圖3中串并轉(zhuǎn)換器(2I)、(2E)是將從光電轉(zhuǎn)換器(1I)(1E)傳送過(guò)來(lái)的高速串行數(shù)據(jù)轉(zhuǎn)換為并行的數(shù)據(jù)，及其相反的過(guò)程。
圖3中的光電轉(zhuǎn)換器(1I)(1E)以及串并轉(zhuǎn)換器(2I)、(2E)被統(tǒng)稱為網(wǎng)絡(luò)接口單元。
圖3中核心數(shù)據(jù)處理單元的主要功能是進(jìn)行報(bào)文數(shù)據(jù)的識(shí)別、處理和轉(zhuǎn)發(fā)，它包括幀提取單元(3I)(3E)、報(bào)文緩沖單元(6I)(6E)、轉(zhuǎn)發(fā)控制單元(5E)(5I)、權(quán)限搜索單元(4E)(4I)、SRAM接口單元(8)、CAM接口單元(9)、PCI接口單元(7)等。核心數(shù)據(jù)處理單元可以用可編程器件實(shí)現(xiàn)。
圖3中內(nèi)容尋址存儲(chǔ)器CAM用于保存IP地址域。當(dāng)輸入報(bào)文的IP地址時(shí)，可以通過(guò)查詢CAM獲得該IP地址所屬的范圍，即可實(shí)現(xiàn)對(duì)訪問不同地址的控制以及多種費(fèi)率統(tǒng)計(jì)。
圖3中靜態(tài)隨機(jī)存儲(chǔ)器SRAM用于保存內(nèi)網(wǎng)IP地址的權(quán)限等信息。
圖3中PCI總線用于計(jì)費(fèi)系統(tǒng)與主機(jī)進(jìn)行通訊。軟件能夠通過(guò)PCI總線將控制信息發(fā)送到計(jì)費(fèi)系統(tǒng)，同時(shí)計(jì)費(fèi)系統(tǒng)也能將報(bào)文來(lái)源、目標(biāo)、長(zhǎng)度等發(fā)送到主機(jī)進(jìn)行統(tǒng)計(jì)。
以上的用芯片HFBR-53D5制的光電轉(zhuǎn)換器(1I)、(1E)，芯片HDMP-1646A制的串并轉(zhuǎn)換器(2I)、(2E)，核心數(shù)據(jù)處理單元，芯片71016制的SRAM(10)和芯片75T43100制的CAM(11)構(gòu)成了本系統(tǒng)，其工作過(guò)程如下1.網(wǎng)絡(luò)中的物理信號(hào)經(jīng)過(guò)光電轉(zhuǎn)換器(1I)、(1E)、串并轉(zhuǎn)換器(2I)、(2E)變成10位的并行數(shù)據(jù)，并交給幀提取單元(3I)、(3E)；2.幀提取單元(3I)、(3E)對(duì)數(shù)據(jù)流進(jìn)行解碼等操作，獲得數(shù)據(jù)幀，將數(shù)據(jù)幀投遞到報(bào)文緩沖單元(6I)、(6E)，并將其相關(guān)信息發(fā)送到權(quán)限搜索單元(4I)(4E)；3.報(bào)文緩沖單元(6I)、(6E)臨時(shí)保存MAC幀數(shù)據(jù)；4.權(quán)限搜索單元(4I)(4E)獲取報(bào)文信息，通過(guò)CAM接口(9)查詢CAM(11)，通過(guò)SRAM接口(8)查詢SRAM(10)，計(jì)算出相應(yīng)報(bào)文的權(quán)限，即控制碼；5.權(quán)限搜索單元(4I)(4E)將該報(bào)文的控制碼投遞到轉(zhuǎn)發(fā)控制單元(5I)(5E)；6.轉(zhuǎn)發(fā)控制單元(5I)(5E)將數(shù)據(jù)幀從報(bào)文緩沖單元(6I)、(6E)中讀出，根據(jù)控制碼決定將該報(bào)文丟棄，或者按照以太網(wǎng)要求進(jìn)行封裝、編碼后發(fā)送到串并轉(zhuǎn)換器(2I)、(2E)；7.串并轉(zhuǎn)換器(2I)、(2E)將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，然后通過(guò)光電轉(zhuǎn)換器(1I)、(1E)變成光信號(hào)發(fā)送出去。
查詢CAM以及SRAM獲得控制碼可以采用如下方法1.將CAM分成多個(gè)數(shù)據(jù)段，在同一個(gè)數(shù)據(jù)段中保存相同權(quán)限、相同費(fèi)率的IP地址范圍，通過(guò)輸出結(jié)果中的高位地址來(lái)識(shí)別當(dāng)前報(bào)文中的外網(wǎng)IP地址屬于哪個(gè)數(shù)據(jù)段，即當(dāng)前報(bào)文的所屬數(shù)據(jù)段；2.通過(guò)當(dāng)前報(bào)文源IP地址的低位地址查詢SRAM，獲得相應(yīng)內(nèi)網(wǎng)IP地址的訪問權(quán)限字；3.根據(jù)此權(quán)限字判斷是否允許該內(nèi)網(wǎng)IP訪問該數(shù)據(jù)段內(nèi)的網(wǎng)絡(luò)，獲得控制碼。
CAM的主要用途是在不同位置保存不同費(fèi)率的IP地址范圍，并且該IP地址范圍可以通過(guò)主機(jī)來(lái)進(jìn)行動(dòng)態(tài)的修改。如果不采用CAM，則可以僅僅通過(guò)查詢SRAM實(shí)現(xiàn)單一權(quán)限控制，即是否允許內(nèi)網(wǎng)IP訪問外網(wǎng)的控制?；蛘咄ㄟ^(guò)將不同費(fèi)率的網(wǎng)絡(luò)地址直接固化到核心數(shù)據(jù)處理單元的權(quán)限搜索單元邏輯內(nèi)來(lái)實(shí)現(xiàn)多費(fèi)率計(jì)費(fèi)的要求，其缺點(diǎn)是不能動(dòng)態(tài)更新各種費(fèi)率的網(wǎng)絡(luò)地址范圍。
由于主機(jī)需要統(tǒng)計(jì)報(bào)文流量，因此，轉(zhuǎn)發(fā)控制單元(5E)(5I)可以根據(jù)控制字的要求，將報(bào)文的基本信息，包括源IP地址、目標(biāo)IP地址、源端口地址、目標(biāo)端口地址、報(bào)文長(zhǎng)度等，發(fā)送到PCI接口單元，然后通過(guò)PCI總線傳遞到主機(jī)。使用這種方法采樣，而不是將整個(gè)報(bào)文傳遞到主機(jī)，可以極大的降低主機(jī)的負(fù)載，同時(shí)又不影響正常的計(jì)費(fèi)需求。
權(quán)利要求
1.千兆位計(jì)費(fèi)系統(tǒng)，含有網(wǎng)絡(luò)接口單元和數(shù)據(jù)處理單元，其特征在于，它含有內(nèi)網(wǎng)接口單元，包括和內(nèi)網(wǎng)相連的光電轉(zhuǎn)換器(1I)以及與其互連的串并轉(zhuǎn)換器(2I)；外網(wǎng)接口單元，包括和外網(wǎng)相連的光電轉(zhuǎn)換器(1E)以及與其互連的串并轉(zhuǎn)換器(2E)；現(xiàn)場(chǎng)可編程門陣列FPGA制成的核心數(shù)據(jù)處理單元，包括分別依次與上述串并轉(zhuǎn)換器(2I)、(2E)的輸出端串接的幀提取單元(3I)、(3E)和權(quán)限搜索單元(4I)(4E)，分別依次與上述串并轉(zhuǎn)換器(2I)、(2E)的輸入端串接的上述權(quán)限搜索單元(4E)(4I)和轉(zhuǎn)發(fā)控制單元(5E)(5I)，分別順次串接于上述幀提取單元(3I)、(3E)與轉(zhuǎn)發(fā)控制單元(5I)(5E)間的報(bào)文緩沖單元(6I)、(6E)，PCI接口單元(7)，分別依次同時(shí)經(jīng)內(nèi)部總線P1、P2與上述PCI單元(7)、權(quán)限搜索單元(4I)(4E)相連的，交互連接有靜態(tài)隨機(jī)存儲(chǔ)器SRAM(10)的SRAM接口單元(8)和交互連接有內(nèi)容尋址存儲(chǔ)器CAM(11)的CAM接口單元(9)；其中的權(quán)限搜索單元(4I)(4E)各含有輸入端與幀提取單元(3I)、(3E)的報(bào)文參數(shù)輸出端相連，但輸出端各自分別與SRAM接口單元(8)和CAM接口單元(9)互連的SRAM查詢單元和CAM查詢單元，以及輸入端都與SRAM查詢單元、CAM查詢單元輸出端相連，但輸出端與轉(zhuǎn)發(fā)控制單元(5I)(5E)的控制字輸入端相連的控制字運(yùn)算單元；SRAM(10)和CAM(11)。
2.根據(jù)權(quán)利要求1所述的千兆位計(jì)費(fèi)系統(tǒng)，其特征在于所述的幀提取單元(3I)、(3E)含有輸入端與串并轉(zhuǎn)換器(2I)、(2E)的數(shù)據(jù)輸出端相連的幀同步單元；輸入端與上述幀同步單元的輸出端相連，而輸出完整數(shù)據(jù)幀的輸出端與上述報(bào)文緩沖單元(6I)、(6E)的輸入端相連的解碼單元；輸入端與上述解碼單元的輸出端相連向其輸出報(bào)文參數(shù)的輸出端與上述權(quán)限搜索單元(4I)(4E)的輸入端相連的參數(shù)提取單元。
3.根據(jù)權(quán)利要求1所述的千兆位計(jì)費(fèi)系統(tǒng)，其特征在于所述的報(bào)文緩沖單元(6I)、(6E)是用以暫時(shí)保存接收到的完整數(shù)據(jù)幀的大容量先入先出存儲(chǔ)器FIFO。
4.根據(jù)權(quán)利要求1所述的千兆位計(jì)費(fèi)系統(tǒng)，其特征在于所述的轉(zhuǎn)發(fā)控制單元(5I)(5E)含有輸入端與報(bào)文緩沖單元(6I)、(6E)的幀數(shù)據(jù)讀出端相連的幀讀取單元；輸入端分別與上述幀讀出單元的輸出端和權(quán)限搜索單元(4I)(4E)的輸出端相連的轉(zhuǎn)發(fā)單元，輸入端與上述轉(zhuǎn)發(fā)單元的輸出端相連的封裝單元以及輸入端與上述封裝單元輸出端相連而輸出端與串并轉(zhuǎn)換器(2I)、(2E)的數(shù)據(jù)輸入端相連的編碼單元。
全文摘要
千兆位計(jì)費(fèi)系統(tǒng)屬于報(bào)文統(tǒng)計(jì)和計(jì)費(fèi)技術(shù)領(lǐng)域，其特征在于，它含有內(nèi)、外網(wǎng)接口單元，包含依次互連的光電轉(zhuǎn)換器和串并轉(zhuǎn)換器；核心數(shù)據(jù)處理單元，它含有分別與內(nèi)、外網(wǎng)接口單元中串并轉(zhuǎn)換器輸出端依次串接的幀提取單元、權(quán)限搜索單元；分別與內(nèi)、外網(wǎng)接口單元中串并轉(zhuǎn)換器輸入端依次串接的上述權(quán)限搜索單元、轉(zhuǎn)發(fā)控制單元；分別順次串接與上述幀提取單元和轉(zhuǎn)發(fā)控制單元之間的報(bào)文緩沖單元；PCI總線接口單元；分別經(jīng)內(nèi)部總線與PCI接口單元、權(quán)限搜索單元相連的SRAM的和CAM的接口單元以及SRAM和CAM。轉(zhuǎn)發(fā)控制單元可以根據(jù)控制字的要求把報(bào)文的基本信息發(fā)送到PCI單元，再通過(guò)PCI總線傳到主機(jī)。它可以極大的降低主機(jī)負(fù)載，同時(shí)不影響正常的計(jì)費(fèi)需求。
文檔編號(hào)H04L12/14GK1398085SQ0212931
公開日2003年2月19日 申請(qǐng)日期2002年8月30日 優(yōu)先權(quán)日2002年8月30日
發(fā)明者張承, 蔣東興, 劉啟新 申請(qǐng)人:清華大學(xué)