專利名稱：固態(tài)成像裝置及其制造方法
技術領域：
本發(fā)明涉及一種用于數(shù)碼相機等的固態(tài)成像裝置及其制造方法。
背景技術：
在固態(tài)成像裝置當中，MOS(金屬氧化物半導體)型成像裝置包括二維設置在襯底上的像素，其中各像素使輸入光進行由設置在該像素中的光敏二極管執(zhí)行的光電轉(zhuǎn)換，以產(chǎn)生信號負載(signal charge)，并且通過設置在該像素中的放大電路放大產(chǎn)生的信號負載。放大的信號負載要從該像素讀出。這種MOS型成像裝置可以以低電壓和低能耗驅(qū)動。同樣，成像區(qū)域和驅(qū)動該成像區(qū)域的驅(qū)動電路區(qū)域可以在一個芯片中實現(xiàn)。換句話說，其可以在一個襯底上形成。因此，MOS型成像裝置作為便攜式設備的圖像輸入器件正備受關注。
傳統(tǒng)MOS型成像裝置以這樣一種方式構(gòu)成，其中成像區(qū)域和驅(qū)動電路區(qū)域基于CMOS(互補金屬氧化物半導體)處理技術在一個硅襯底(以下稱為“Si襯底”)上形成。在CMOS處理技術中，裝置和工序已經(jīng)按照使驅(qū)動速度加快的主要目的來設計和開發(fā)。
成像區(qū)域包括二維設置在Si襯底上的多個像素(例如，以矩陣形式)。各像素包括用于將接收的光轉(zhuǎn)換為信號負載的光敏二極管單元、用于執(zhí)行轉(zhuǎn)換功能的MOS型晶體管和用于放大信號的MOS型晶體管。
在光敏二極管單元中通過光電轉(zhuǎn)換產(chǎn)生的信號負載基于從垂直移位電阻器和水平移位電阻器接收的指令信號通過轉(zhuǎn)換操作在各像素中放大，其中垂直移位電阻器和水平移位電阻器包含在下述的驅(qū)動電路區(qū)域中。然后，從各像素讀出放大的信號。
包含在成像區(qū)域中的各MOS型晶體管是n溝道MOS型的。
驅(qū)動電路區(qū)域包括四個主要電路，即時序產(chǎn)生電路、垂直移位電阻器、水平移位電阻器和像素選擇電路。包含在驅(qū)動電路區(qū)域中的各MOS型晶體管具有CMOS結(jié)構(gòu)，該CMOS結(jié)構(gòu)是n溝道MOS型和p溝道MOS型的結(jié)合。
成像區(qū)域中的n溝道MOS型晶體管和驅(qū)動電路區(qū)域中的n溝道MOS型晶體管通常具有相同的結(jié)構(gòu)。
下面參照圖10描述水平移位電阻器的電路結(jié)構(gòu)。通常，水平移位電阻器具有多級。該級的數(shù)目根據(jù)像素線的數(shù)目確定。圖10僅示出了水平移位電阻器的第1級。
如圖10所示，水平移位電阻器的第1級50包括4個開關51、54、55和58與4個反相器52、53、56和57。各開關51、54、55和58與各反相器52、53、56和57分別包括一對n溝道MOS型晶體管和p溝道MOS型晶體管。
反相器52和53互相串聯(lián)。一對反相器52和53與開關54并聯(lián)。開關51與上述關系中的反相器52和53以及開關54的組串聯(lián)。
開關55和58與反相器56和57具有如上述同樣的關系。
具有這種結(jié)構(gòu)的水平移位電阻器的第1級50當通過開關51施加一起始脈沖VST時開始驅(qū)動操作，并且當分別施加兩次時鐘脈沖CK1及其倒置脈沖CK2時將第1級的操作脈沖輸出到像素選擇電路。然后，水平移位電阻器順序輸出第2級和第3級的操作脈沖。
下面參照圖11描述水平移位電阻器第1級中的晶體管(CMOS型)的器件結(jié)構(gòu)。圖11所示為上述開關51、54、55和58或反相器52、53、56和57的器件結(jié)構(gòu)的橫截面圖。
如圖11所示，n阱62和p阱63在Si襯底61的表面下以一定間隔形成。
柵絕緣器64形成在Si襯底61的表面上以覆蓋n阱62和p阱63。柵極67和70形成在柵絕緣體64的表面上以使其分別在阱的基本中心部分上。
源區(qū)65和69與漏區(qū)66和68形成在柵絕緣體64與阱62和63之間的邊界部分下面。
按照這種方式，p溝道MOS型晶體管由三個電極，即柵極67、源區(qū)65和漏區(qū)66形成在Si襯底61上。同樣，n溝道MOS型晶體管由三個電極，即柵極70、源區(qū)68和漏區(qū)69形成在Si襯底61上。
具有CMOS結(jié)構(gòu)的MOS型成像裝置通過針對Si襯底61的下面步驟1至15形成。
1、形成用于形成n阱62的抗蝕劑。
2、形成n阱62。
3、去除用于形成n阱62的抗蝕劑。
4、形成用于形成p阱63的抗蝕劑。
5、形成p阱63。
6、去除用于形成p阱63的抗蝕劑。
7、形成柵絕緣體64。
8、形成柵極67和70。
9、形成用于形成n溝道MOS型的源區(qū)65/漏區(qū)66的抗蝕劑。
10、形成n溝道MOS型的源區(qū)65/漏區(qū)66。
11、去除用于形成n溝道MOS型的源區(qū)65/漏區(qū)66的抗蝕劑。
12、形成用于形成p溝道MOS型的源區(qū)68/漏區(qū)69的抗蝕劑。
13、形成p溝道MOS型的源區(qū)68/漏區(qū)69。
14、去除用于形成p溝道MOS型的源區(qū)68/漏區(qū)69的抗蝕劑。
15、形成光敏二極管單元。
然而，基于這種CMOS處理技術制造的傳統(tǒng)MOS型成像裝置在驅(qū)動操作期間，在成像區(qū)域中可能遭受光敏二極管單元中的漏電流和放大電路中的特性惡化而導致噪聲。當在成像區(qū)域中引起噪聲時，其被放大并與信號負載輸出，因而導致圖像質(zhì)量的惡化。

發(fā)明內(nèi)容
考慮到上述問題，本發(fā)明目的是提供一種在驅(qū)動操作期間實現(xiàn)較少漏電流、高圖像質(zhì)量和低噪聲的固態(tài)成像裝置及其制造方法。
可以通過一種固態(tài)成像裝置達到該目的，該裝置包括形成在一半導體襯底上的成像區(qū)域和驅(qū)動電路區(qū)域，其中成像區(qū)域包括在其中光敏二極管單元通過光電轉(zhuǎn)換產(chǎn)生信號負載并且放大單元放大該信號負載的有源型單元像素，驅(qū)動電路區(qū)域用于驅(qū)動光敏二極管單元和放大單元，成像區(qū)域和驅(qū)動電路區(qū)域分別包括一個或多個晶體管，其中成像區(qū)域和驅(qū)動電路區(qū)域中的晶體管具有相同的溝道極性。
在所述固態(tài)成像裝置中，包含在成像區(qū)域和驅(qū)動電路區(qū)域中的所有晶體管具有相同的溝道極性。因此，對于所述裝置，用于形成兩個區(qū)域中所有晶體管所需的工藝數(shù)目大約僅是用于通過使用CMOS處理技術制造傳統(tǒng)固態(tài)成像裝置所需的工藝數(shù)目的一半。這意味著成像區(qū)域在形成晶體管的過程期間遭受較少的損害。
換句話說，所述固態(tài)成像裝置的優(yōu)點在于其遭受較少的放大單元中的噪聲和較少的光敏二極管單元中的漏電流，并因此遭受較少的由噪聲和漏電流引起的圖像質(zhì)量惡化。
注意到，“有源型單元像素”是指通過用于使輸入到對應于單位像素的區(qū)域的輸入光進行光電轉(zhuǎn)換的光敏二極管單元以及用于放大轉(zhuǎn)換信號的放大單元形成的像素。
為了實現(xiàn)裝置的高速驅(qū)動，優(yōu)選地，這些晶體管是n溝道MOS型。
為了減少能耗，優(yōu)選地，驅(qū)動電路區(qū)域包括包含用于積累電荷的電容和用于執(zhí)行轉(zhuǎn)換功能的晶體管的動態(tài)電路。
通常，多個有源型單位像素形成在固態(tài)成像裝置中的成像區(qū)域中。例如掃描方法、隨機存取方法和邊緣檢測方法等方法用于從多個有源型單位像素讀出信號負載。具體地說，為了執(zhí)行掃描方法以實現(xiàn)高速驅(qū)動，優(yōu)選地，成像區(qū)域包括多個有源型單位像素，并且驅(qū)動電路區(qū)域包括用于從多個有源型單位像素中選擇一個有源型單位像素的像素選擇電路和用于將選擇指令信號輸出到像素選擇電路的移位電阻器電路。
為了減少能耗，優(yōu)選地，成像區(qū)域包括用于基于從驅(qū)動電路區(qū)域接收的信號執(zhí)行轉(zhuǎn)換功能的晶體管，并且當晶體管導通時信號負載輸出到放大單元。
如果晶體管的柵極長度為0.6μm或更小，傳統(tǒng)CMOS處理技術可能引起在驅(qū)動操作期間光敏二極管單元中漏電流的增加和放大單元中噪聲的增加。這是因為隨著熱處理數(shù)目增加而加速了短溝道效應，并且當去除抗蝕劑時放大單元或光敏二極管單元遭受損害。
另一方面，當晶體管具有與本發(fā)明的固態(tài)成像裝置中同樣的溝道極性時，在驅(qū)動操作期間抑制了漏電流的增加，因為在本發(fā)明中減少了熱處理的數(shù)目和用于去除抗蝕劑的處理數(shù)目。因此，當其柵極長度等于或小于0.6μm(柵極長度值的設計規(guī)則限定為等于或小于0.6μm)的晶體管是MOS型時是有利的。
在傳統(tǒng)固態(tài)成像裝置中，晶體管的柵極形成在覆蓋半導體襯底的絕緣膜上。當柵絕緣體是厚度不超過20(nm)的薄膜時，在柵絕緣體膜與半導體襯底之間非常頻繁地出現(xiàn)漏電流。然而，如果晶體管具有與本發(fā)明的固態(tài)成像裝置中同樣的溝道極性，那么即使當固態(tài)成像裝置包括這種薄柵絕緣體時也會出現(xiàn)較少的漏電流。
而且，當其柵絕緣體的膜厚度在1nm至20nm之間的晶體管是MOS型時，可以減少漏電流。
這種固態(tài)成像裝置可以作為能夠獲得高質(zhì)量圖像的輸入圖像傳感器裝入照相機等。
本發(fā)明的固態(tài)成像裝置的制造方法包括如下步驟在半導體襯底上形成包括用于將輸入光轉(zhuǎn)換為信號負載的光敏二極管單元和用于放大信號負載的放大單元；以及在半導體襯底上形成用于驅(qū)動成像區(qū)域的驅(qū)動電路區(qū)域，其中在形成成像區(qū)域和驅(qū)動電路區(qū)域的兩個步驟中分別形成具有相同溝道極性的MOS型晶體管。
在這種制造方法中，包含在成像區(qū)域和驅(qū)動電路區(qū)域中的所有晶體管可以僅由一個工藝形成，該工藝是用于形成n溝道MOS型晶體管或是用于形成p溝道MOS型晶體管。這意味著包含在成像區(qū)域中的光敏二極管單元和放大單元等在制造過程期間遭受較少的損害。因此，由所述制造方法制造的固態(tài)成像裝置在制造過程期間在成像區(qū)域中遭受較少損害，并且可以減少由于光敏二極管單元中漏電流的噪聲和由損害引起的放大單元中的特性惡化。
換句話說，所述制造方法可以制造一種具有在驅(qū)動操作期間高質(zhì)量圖像和低噪聲的固態(tài)成像裝置，該裝置能夠減少導致光敏二極管單元中漏電流和放大單元中特性惡化的原因的光敏二極管單元和放大單元上的損害。
為了實現(xiàn)固態(tài)成像裝置的高速驅(qū)動，優(yōu)選地，在所述固態(tài)成像裝置的制造過程中，形成在兩個步驟中的MOS型晶體管是n溝道MOS型。
所述制造方法可以即使當各MOS型晶體管的柵極長度等于或小于0.6μm(柵極長度值的設計規(guī)則限定為等于或小于0.6μm)時，通過抑制出現(xiàn)在驅(qū)動操作期間的漏電流來減少噪聲。
同樣，所述制造方法尤其當各MOS型晶體管中柵絕緣體的膜厚度在1nm至20nm之間時是有利的，因為其可以通過形成MOS型晶體管以便具有相同的溝道極性來減少出現(xiàn)在驅(qū)動操作期間的漏電流。
而且，所述制造方法尤其當在各MOS型晶體管的柵極與半導體襯底之間形成具有膜厚度在1nm至20nm之間并且起電容作用的絕緣體時是有利的，因為其可以減少出現(xiàn)在驅(qū)動操作期間的漏電流。


圖1所示為按照本發(fā)明一實施例的MOS型成像裝置的平面圖；圖2所示為成像區(qū)域10中像素11的電路圖；圖3所示為水平移位電阻器23的電路圖；圖4所示為水平移位電阻器23操作的操作時序圖；圖5所示為水平移位電阻器23中晶體管的器件結(jié)構(gòu)的橫截面圖；圖6所示為n溝道MOS型晶體管的制造工序圖；圖7所示為n溝道MOS型晶體管的制造工序圖；圖8所示為光敏二極管中晶體管導電類型與漏電子數(shù)目之間的關系的比較特性圖；圖9所示為包含在像素中的放大器中晶體管導電類型與S/N比率之間的關系的比較特性圖；圖10所示為傳統(tǒng)水平移位電阻器的電路圖；以及圖11所示為包含在傳統(tǒng)水平移位電阻器中晶體管的器件結(jié)構(gòu)的橫截面圖。
具體實施例方式
下面參照圖1至圖3描述本發(fā)明一實施例的MOS型成像裝置。圖1所示為按照本實施例作為用于數(shù)碼相機的圖像輸入器件的MOS型成像裝置1整體結(jié)構(gòu)的平面圖(方框圖)；圖2所示為對應于MOS型成像裝置1有源型單元像素的區(qū)域中的電路11的電路圖(對應于有源型單元像素的區(qū)域中的電路以下簡稱為“像素”)。圖3所示為水平移位電阻器23的電路圖。
如圖1所示，MOS型成像裝置1包括形成在p型硅襯底(以下稱為“Si襯底”)31上的成像區(qū)域10和驅(qū)動電路區(qū)域20。包含在成像區(qū)域10和驅(qū)動電路區(qū)域20中的電路通過使用形成在Si襯底31上的布線圖互相電連接。
在圖1中，包含在區(qū)域10和20中的電路顯示為塊。然而實際上，包含在區(qū)域10和20中的功能器件單元密集地形成在Si襯底31上。
成像區(qū)域10包括以具有2行和3列的矩陣形式設置的6個像素11至16。驅(qū)動電路區(qū)域20包括時序產(chǎn)生電路21、垂直移位電阻器22、水平移位電阻器23和像素選擇電路24等。
其中，垂直移位電阻器22和水平移位電阻器23是動態(tài)電路。其按照從時序產(chǎn)生電路21接收的信號，順序?qū)Ⅱ?qū)動脈沖(轉(zhuǎn)換脈沖)輸出到像素11至16或像素選擇電路24。
而且，像素選擇電路24包括3個開關器件(圖中未示出)，即用于像素11和12的一個，用于像素13和14的一個以及用于15和16的一個。其通過從水平移位電阻器23接收脈沖順序?qū)ā?br> 成像區(qū)域10中的6個像素11至16是有源型單位像素，各自具有放大單元。從在由垂直移位電阻器22選擇的行與其像素選擇電路24導通的列交叉的位置的像素讀出通過光電轉(zhuǎn)換產(chǎn)生的信號負載。
時序產(chǎn)生器電路21是用于將電源電壓、時序脈沖等施加到上述垂直移位電阻器22和水平移位電阻器22的電路。
成像區(qū)域10中各像素的電路結(jié)構(gòu)6個像素11至16是有源型單元像素并具有相同的電路結(jié)構(gòu)。下面參照圖2以像素11為例描述像素的電路結(jié)構(gòu)。
如圖2所示，像素11包括形成在Si襯底31上的光敏二極管單元111和4個晶體管(傳送晶體管112、復位晶體管113、放大晶體管114和選擇晶體管115)等。其中，所有4個晶體管都是n溝道MOS型的。
如圖2所示，光敏二極管單元111是具有用于產(chǎn)生與輸入光的強度成比例的信號負載的光電轉(zhuǎn)換功能的器件單元。光敏二極管單元111的一端接地并且另一端與傳送晶體管112的源區(qū)連接。
傳送晶體管112是用于將由光敏二極管單元111產(chǎn)生的信號負載傳送到傳送晶體管112本身的漏區(qū)的器件單元。漏區(qū)起檢測單元的作用。放大晶體管114的柵極和復位晶體管113的源區(qū)與該漏區(qū)連接。
復位晶體管113是用于以預定周期復位在傳送晶體管112的漏區(qū)中積累的信號負載的器件單元。復位晶體管113的漏區(qū)與電源電壓VDD連接。
放大晶體管114是用于當選擇晶體管115按照從垂直移位電阻器22等接收的信號導通時，輸出在傳送晶體管112的漏區(qū)中積累的信號負載的器件單元。放大晶體管114的漏區(qū)與電源電壓VDD連接，并且放大晶體管114的源區(qū)與選擇晶體管115的漏區(qū)連接。
選擇晶體管115的源區(qū)與像素選擇電路24連接。
傳送晶體管112的柵極、復位晶體管113的柵極和選擇晶體管115的柵極分別與來自垂直移位電阻器113的三條信號線連接。
在4個晶體管112至115當中，放大晶體管114對像素11中信號負載執(zhí)行信號放大功能，并且其它晶體管112、113和115執(zhí)行轉(zhuǎn)換功能。
在具有上述電路結(jié)構(gòu)的像素11中，通過使用光電轉(zhuǎn)換由光敏二極管單元111產(chǎn)生的信號負載積累在光敏二極管單元111中。當傳送晶體管112基于從垂直移位電阻器22接收的指令信號導通時，光敏二極管單元111中積累的信號負載要傳送到傳送晶體管112的漏區(qū)(檢測單元)，并且要輸出到放大晶體管114的柵極。
接收到信號負載后，放大晶體管114放大接收的信號負載。
選擇晶體管115基于從垂直移位電阻器22接收的指令信號執(zhí)行導通/截止(ON/OFF)操作。
復位晶體管113以預定周期消除積累在檢測單元中的信號負載，以復位檢測單元中信號負載的積累狀態(tài)。
在MOS型成像裝置1的成像區(qū)域10中，各像素11至16積累由光電轉(zhuǎn)換產(chǎn)生的信號負載。在基于從垂直移位電阻器22和水平電阻器23接收的指令信號由各像素中的選擇晶體管和像素選擇電路23選擇的一個像素中，信號負載被放大并輸出。
水平移位電阻器23的電路結(jié)構(gòu)在包含在驅(qū)動電路區(qū)域20中的電路21至24當中，下面參照圖3描述水平移位電阻器23的電路結(jié)構(gòu)。
圖3所示的水平移位電阻器23與圖10所示的傳統(tǒng)水平移位電阻器(第1級)50的區(qū)別在于，所有晶體管都是n溝道MOS型。
如圖3所示，水平移位電阻器23包括3級，即第1級231、第2級232和第3級233，以便級的數(shù)目對應于成像區(qū)域中像素11至16的列數(shù)。第1級231、第2級232和第3級233具有相同的電路結(jié)構(gòu)。因此，下面僅描述第1級231的電路結(jié)構(gòu)作為例子。
如圖3所示，水平移位電阻器23的第1級231包括四個晶體管2311、2312、2316和2317以及用于自舉的自舉電容2313。其中，四個晶體管2311、2312、2316和2317都是n溝道MOS型晶體管，正如包含在上述成像區(qū)域10中的4個晶體管112至115一樣。
充電晶體管2311是給自舉電容2313充電的增強型模式n溝道MOS型器件單元。充電晶體管2311的柵極與起始脈沖VST的信號線連接。充電晶體管2311的漏區(qū)與電源電壓VDD連接，并且充電晶體管2311的源區(qū)與自舉電容2313的一端(正端)連接。在此，起始脈沖VST和電源電壓VDD由時序產(chǎn)生電路21提供。后面將描述的驅(qū)動脈沖V1也由時序產(chǎn)生電路21提供。
充電晶體管2311的源區(qū)與節(jié)點2315和放電晶體管2316的漏區(qū)連接。節(jié)點2315與輸出晶體管2312的柵極連接。
對于輸出晶體管2312，其柵極經(jīng)由上述節(jié)點2315與充電晶體管2311的源區(qū)連接，漏區(qū)與驅(qū)動脈沖V1的信號線連接，并且源區(qū)與自舉電容2313的另一端(負端)連接。輸出晶體管2312的源區(qū)與也是放電晶體管2317的漏區(qū)連接。
輸出節(jié)點2314設置在自舉電容2313的負端與輸出晶體管2312的源區(qū)之間，并且與成像區(qū)域10連接。
兩個放電晶體管2316和2317的源區(qū)分別接地，并且其柵極與第2級232的輸出節(jié)點2324連接。
包含在第2級232中輸出晶體管2322的漏區(qū)與驅(qū)動脈沖V2的信號線連接。
第2級232的電路結(jié)構(gòu)除了上述部件之外與第1級231相同。
同樣，除了輸出晶體管2332的漏區(qū)與驅(qū)動脈沖V1的信號線連接之外，第3級233的電路結(jié)構(gòu)與其它級的一樣。
如上所述，其晶體管僅用n溝道MOS型形成的移位電阻器23包括用于各級的四個晶體管和一個電容。圖11所示的具有傳統(tǒng)CMOS型結(jié)構(gòu)的上述傳統(tǒng)水平移位電阻器包括用于各級的16個晶體管。同時，水平移位電阻器23包括更少的功能器件單元(晶體管和電容)，即總共只有五個。
因此，水平移位電阻器23可以獲得與圖10所示CMOS型的水平移位電阻器的高驅(qū)動速度相比同樣或者甚至更高的驅(qū)動速度。這是通過以一種減少必需的功能器件數(shù)目的方式設計電路而實現(xiàn)的。
水平移位電阻器23的驅(qū)動操作下面參照圖4描述具有上述電路結(jié)構(gòu)的水平移位電阻器23的驅(qū)動操作。圖4所示為水平移位電阻器23的驅(qū)動順序圖。
如圖4所示，在水平電阻器23中，當在時間t0起始脈沖VST(電壓5(V))施加到充電晶體管2311的柵極時，充電晶體管2311導通。當充電晶體管2311導通時，一電壓開始施加到輸出晶體管2312的柵極，并且輸出晶體管2312也導通。在此，輸入到輸出晶體管2312的漏區(qū)的驅(qū)動脈沖V1是地電位，并且在自舉電容2313的兩端之間出現(xiàn)與電源電壓VDD一樣的電勢差。所以，自舉電容2313要被充電，直到其獲得與電源電壓VDD(3(V))一樣的電壓。
其次，當驅(qū)動脈沖V1在時間t1上升到3(V)并且輸入到輸出晶體管2312的漏區(qū)時，驅(qū)動脈沖V1的電壓3(V)與在自舉電容2313兩端處的電壓3(V)之和的高電壓HB1(6(V))作為脈沖VN11施加到輸出晶體管2312的柵極。因此，輸出節(jié)點2314將具有3(V)幅度的操作脈沖VN12作為輸出脈沖Out1輸出到對應于像素選擇電路24第1列中像素11和12的開關器件單元。
同樣，在高電壓HB1處的脈沖Vn11施加到包含在第2級232中的充電晶體管2321的柵極。所以，充電晶體管2321導通。然后，當?shù)?級232中的充電晶體管2321導通時，輸出晶體管2322也導通。驅(qū)動脈沖V2是地電位。因此，自舉電容2323被充電直到其獲得與電源電壓VDD(3(V))一樣的電壓。
當驅(qū)動脈沖V2在時間t2上升到3(V)并且輸入到輸出晶體管2322的漏區(qū)時，驅(qū)動脈沖V2的電壓3(V)與在自舉電容2323兩端處的電壓3(V)之和的高電壓HB2(6(V))作為脈沖VN21施加到輸出晶體管2322的柵極。因此，輸出節(jié)點2324將具有3(V)幅度的操作脈沖VN22作為輸出脈沖Out2輸出到對應于像素選擇電路24第2列中像素13和14的開關器件單元。
同樣，在高電壓HB2處的脈沖VN21施加到包含在用于執(zhí)行如上述同樣驅(qū)動操作的第3級233中的充電晶體管2331的柵極。在時間t3，輸出節(jié)點2334將具有3(V)幅度的操作脈沖VN32作為輸出脈沖Out3輸出到對應于像素選擇電路24第3列中像素15和16的開關器件單元。
同樣，來自第2級232中輸出節(jié)點2324的操作脈沖VN22同時導通放電晶體管2316和2317。然后，自舉電容2313中充電的內(nèi)容要被放電。
注意到，自舉電容2313的放電可以用驅(qū)動脈沖V2來執(zhí)行。
如上所述，其晶體管都是n溝道MOS型的水平移位電阻器23與圖11所示由傳統(tǒng)CMOS工序形成的水平移位電阻器50相比具有更少的晶體管，但是其可以產(chǎn)生并順序輸出沒有壓降的輸出脈沖Out1至Out3。
因此，水平移位電阻器23提供與水平移位電阻器50相同的包括驅(qū)動速度等的性能。
注意到，除了水平移位電阻器23之外，驅(qū)動電路區(qū)域20還包括時序產(chǎn)生電路21、垂直移位電阻器22和像素選擇電路24等，并且其可以與基于CMOS處理技術設計并制造的等同物提供同等性能。
MOS型成像裝置1中晶體管的器件結(jié)構(gòu)按照本發(fā)明實施例的MOS型成像裝置1的特性在于，包含在成像區(qū)域10和驅(qū)動電路區(qū)域20中的所有晶體管都是n溝道MOS型晶體管。下面參照圖5描述晶體管的器件結(jié)構(gòu)。
如圖5所示，由SiO2制成的絕緣的柵絕緣體32形成在Si襯底31的表面上。柵絕緣體32的膜厚度范圍在例如1(nm)至20(nm)之間。
該Si襯底具有p型特性。
源區(qū)33和漏區(qū)34以一定間隔內(nèi)置在Si襯底31與柵絕緣體32之間的邊界部分上。
由多晶硅制成的柵極35對應于源區(qū)33與漏區(qū)34之間的間隔，形成在柵絕緣體32的表面區(qū)域上。
如圖5所示，n溝道MOS型晶體管由3個電極，即柵極35、源區(qū)33和漏區(qū)34以及作為溝道的柵極35正下方的Si襯底的表面部分在Si襯底31上形成。
晶體管的形成方法下面參照圖6和圖7描述包含在MOS型成像裝置1中晶體管的形成方法。
通過在氧化氣體中處理圖6A所示的Si襯底，獲得了圖6B所示由SiO2制成的Si襯底，在其上形成作為絕緣體的柵絕緣體32。
如圖6所示，通過在柵絕緣體32表面上的預定區(qū)域中沉積多晶硅(多晶的硅)，形成柵極35。為了形成柵極35，可以使用例如LPCVD方法。
如圖6D所示，在柵絕緣體32上柵極35的兩側(cè)以期望的圖案按預定間隔形成抗蝕劑膜400。
如圖7A所示，源區(qū)33和漏區(qū)34通過砷(As)和磷(P)的離子注入從柵絕緣體32的表面形成在Si襯底31當中，并且通過熱處理來激活。當進行離子注入時，使用一種自動對準方法，其中柵極35也作為抗蝕劑，并因此可以準確確定源區(qū)33和漏區(qū)34的位置。
最后，如圖7B所示，通過在氧等離子體中進行灰化處理，去除抗蝕劑400，并且在Si襯底31上形成晶體管。
注意到，在晶體管中柵極35與Si襯底31之間的柵絕緣體32也具有電容的功能。
所有晶體管都是n溝道MOS型的優(yōu)點作為尋找驅(qū)動操作期間圖像質(zhì)量惡化的原因的研究結(jié)果，發(fā)明人發(fā)現(xiàn)使用上述CMOS處理技術的制造方法在處理中對形成或要形成放大單元或光敏二極管單元的區(qū)域產(chǎn)生損害，并且該損害影響在驅(qū)動操作期間的圖像質(zhì)量。
更具體地說，在上述制造方法中，去除抗蝕劑的兩個步驟，即步驟3和6，損害其上要形成成像區(qū)域中晶體管的Si襯底61的表面。這個損害有時引起包含在晶體管中的柵極67和70底部的缺陷。這些缺陷可能導致特性惡化，例如1/f噪聲的增加。
同樣，在柵極67和70形成在成像區(qū)域之后，去除抗蝕劑的兩個步驟，即步驟11和14，有時損害在成像區(qū)域中柵極67和70兩側(cè)的柵絕緣體64。當此情況發(fā)生時，在柵極67和70、源區(qū)65和68以及漏區(qū)66和69之間迅速出現(xiàn)漏電流，從而導致放大單元中噪聲的增加。特別地，當柵絕緣體32是厚度不超過20(nm)的薄膜時，放大單元中的漏電流增加。
而且，去除抗蝕劑的四個步驟，即步驟3、6、11和14損害其上要形成光敏二極管單元的Si襯底61的表面，并且這一損害成為驅(qū)動操作期間漏電流的原因。該漏電流要施加到由光電轉(zhuǎn)換產(chǎn)生的信號上，從而導致由像素缺陷增加引起的圖像質(zhì)量的惡化。
如上所述，在通過使用傳統(tǒng)制造方法的MOS型成像裝置中，成像區(qū)域在制造過程中遭受損害。該損害引起光敏二極管單元中的漏電流并增加放大單元中的噪聲，從而導致圖像質(zhì)量的惡化。
相反，在上述圖6和圖7所示的MOS型成像裝置1的制造方法中，抗蝕劑僅在晶體管制造過程中去除一次。與上述傳統(tǒng)制造方法相比，MOS型成像裝置的制造方法不包括去除涉及阱形成的抗蝕劑的步驟3和步驟6，因為使用了p型Si襯底31。MOS型成像裝置的制造方法僅包括去除涉及源區(qū)33和漏區(qū)34的形成的抗蝕劑的步驟11。
因此，按照本實施例的制造方法抑制了由柵極35底部的缺陷引起的放大單元中的1/f噪聲、由在柵極35兩側(cè)柵絕緣體32的損害引起的放大單元中的漏電流、以及由光敏二極管單元底部的Si襯底31的缺陷引起的光敏二極管單元中的漏電流。具體地說，當柵絕緣體32也是厚度不超過20(nm)的薄膜時，可以極大地抑制漏電流。這表明其中所有晶體管都是用n溝道MOS型晶體管形成的MOS型成像裝置1具有優(yōu)點。
總之，具有高圖像質(zhì)量的MOS型成像裝置1可以通過按照本實施例的制造方法制造，其中在成像區(qū)域10和驅(qū)動電路區(qū)域20中的所有晶體管都用n溝道MOS型晶體管形成。這是因為該制造方法可以抑制在制造過程中引起的成像區(qū)域10的損害。
對比試驗下面是其中成像區(qū)域10和驅(qū)動電路區(qū)域20中的所有晶體管都用n溝道MOS型晶體管形成的MOS型成像裝置1與用CMOS處理技術制造的傳統(tǒng)CMOS型成像裝置之間的性能比較。
對于出現(xiàn)在光敏二極管單元中的漏電子數(shù)目，在沒有輸入光的狀態(tài)下出現(xiàn)在光敏二極管單元中的漏電子被讀入放大晶體管的柵極(通過傳送晶體管)，以被檢測。圖8示出了該檢測結(jié)果。
如圖8所示，假設出現(xiàn)在傳統(tǒng)CMOS型成像裝置的光敏二極管單元中的漏電子數(shù)目是1，那么出現(xiàn)在n溝道MOS型成像裝置的光敏二極管單元中的漏電子數(shù)目就是0.82。即，漏電子數(shù)目減少了18％。
對于放大單元(放大晶體管)中的S/N比率，該S/N比率通過使用S/N測量儀在包括固態(tài)成像裝置的照相機中測量。圖9示出了該測量結(jié)果。
如圖9所示，在n溝道MOS型成像裝置中的放大單元中的S/N比率是57dB，然而在傳統(tǒng)CMOS型成像裝置中的S/N比率是54dB，這意味著n溝道MOS型成像裝置具有3dB的優(yōu)勢。
如上所述，其中Si襯底31上所有的晶體管都用n溝道MOS型晶體管形成的MOS型成像裝置1與傳統(tǒng)CMOS型成像裝置相比具有兩個特性優(yōu)點，即，出現(xiàn)在光敏二極管中的漏電子數(shù)目和放大單元中的S/N比率。這是因為光敏二極管單元和放大晶體管在制造過程中遭受較少損害。
總之，如上述比較結(jié)果所示，按照本實施例的MOS型成像裝置1具有實現(xiàn)高質(zhì)量圖像的特性，因為在成像區(qū)域10和驅(qū)動電路區(qū)域20中的所有晶體管都用n溝道MOS型晶體管形成，其中在驅(qū)動操作期間在光敏二極管單元中出現(xiàn)較少的漏電流，并且在放大晶體管中出現(xiàn)較少的噪聲。
補充解釋注意到，上述實施例是用于解釋本發(fā)明的特性和優(yōu)點的例子。因此，本發(fā)明除了裝置中所有晶體管都用n溝道MOS型晶體管形成的基本特性之外，不限于其它例子。
例如，對于成像區(qū)域中的像素數(shù)目和像素排列，像素結(jié)構(gòu)不限于上述具有2行×3列的結(jié)構(gòu)。同樣，除上述電路21至24之外的其它電路可以包含在驅(qū)動電路區(qū)域中。
同樣，圖2和圖3所示的電路圖也是例子。可以使用按照裝置特定用途的其它電路結(jié)構(gòu)。
而且，由色散氧化膜等制成的器件絕緣單元可以形成在相鄰的晶體管之間。然而應注意到，應當在器件絕緣單元的制造過程中保護光敏二極管、放大晶體管等不受損害，以防止出現(xiàn)在驅(qū)動操作期間的噪聲。
在上述實施例中，使用了具有p型特性的Si襯底。然而，可以使用具有按其要求的地方形成的p型阱的Si襯底。也可以使用SOI(絕緣體上硅)。這對改善功能部分之間和電路之間的絕緣是有效的。
工業(yè)適用性按照本發(fā)明的固態(tài)成像裝置及其制造方法對實現(xiàn)具有在驅(qū)動操作期間減少的漏電流和高質(zhì)量圖像的固態(tài)成像裝置是有效的。
權(quán)利要求
1.一種包括都形成在一個半導體襯底上的成像區(qū)域和驅(qū)動電路區(qū)域的固態(tài)成像裝置，其中所述成像區(qū)域包括在其中光敏二極管單元通過光電轉(zhuǎn)換產(chǎn)生信號負載并且放大單元放大該信號負載的有源型單位像素，所述驅(qū)動電路區(qū)域用于驅(qū)動所述光敏二極管單元和所述放大單元，所述成像區(qū)域和所述驅(qū)動電路區(qū)域分別包括一個或多個晶體管，其中，所述成像區(qū)域和所述驅(qū)動電路區(qū)域中的晶體管具有相同的溝道極性。
2.根據(jù)權(quán)利要求1所述的固態(tài)成像裝置，其特征在于，所述晶體管是n溝道金屬氧化物半導體型。
3.根據(jù)權(quán)利要求1所述的固態(tài)成像裝置，其特征在于，所述驅(qū)動電路區(qū)域包括包含用于積累電荷的電容和用于執(zhí)行轉(zhuǎn)換功能的晶體管的動態(tài)電路。
4.根據(jù)權(quán)利要求3所述的固態(tài)成像裝置，其特征在于，所述成像區(qū)域包括多個有源型單位像素，以及所述驅(qū)動電路區(qū)域包括用于從多個有源型單位像素中選擇一個有源型單位像素的像素選擇電路和用于將選擇指令信號輸出到所述像素選擇電路的移位電阻器電路。
5.根據(jù)權(quán)利要求1所述的固態(tài)成像裝置，其特征在于，所述成像區(qū)域包括用于基于從所述驅(qū)動電路區(qū)域接收的信號執(zhí)行轉(zhuǎn)換功能的晶體管，并且當執(zhí)行所述轉(zhuǎn)換功能的晶體管導通時信號負載輸出到所述放大單元。
6.根據(jù)權(quán)利要求1所述的固態(tài)成像裝置，其特征在于，所述晶體管是金屬氧化物半導體型，其柵極長度等于或小于0.6μm。
7.根據(jù)權(quán)利要求1所述的固態(tài)成像裝置，其特征在于，所述晶體管是金屬氧化物半導體型，其柵絕緣體的膜厚度在1nm至20nm之間。
8.根據(jù)權(quán)利要求1所述的固態(tài)成像裝置，其特征在于，所述晶體管是金屬氧化物半導體型，以及在所述晶體管的柵極與半導體襯底之間形成具有膜厚度在1nm至20nm之間并且起電容作用的絕緣體。
9.一種包括根據(jù)權(quán)利要求1所述的固態(tài)成像裝置的照相機。
10.一種固態(tài)成像裝置的制造方法，包括如下步驟在半導體襯底上形成包括用于將輸入光轉(zhuǎn)換為信號負載的光敏二極管單元和用于放大該信號負載的放大單元；以及在所述半導體襯底上形成用于驅(qū)動所述成像區(qū)域的驅(qū)動電路區(qū)域，其中在形成所述成像區(qū)域和所述驅(qū)動電路區(qū)域的兩個步驟中分別形成具有相同溝道極性的金屬氧化物半導體型晶體管。
11.根據(jù)權(quán)利要求10所述的固態(tài)成像裝置的制造方法，其特征在于，形成在兩個步驟中的所述金屬氧化物半導體型晶體管是n溝道金屬氧化物半導體型。
12.根據(jù)權(quán)利要求10所述的固態(tài)成像裝置的制造方法，其特征在于，所述各金屬氧化物半導體型晶體管的柵極長度等于或小于0.6μm。
13.根據(jù)權(quán)利要求10所述的固態(tài)成像裝置的制造方法，其特征在于，所述各金屬氧化物半導體型晶體管中柵絕緣體的膜厚度在1nm至20nm之間。
14.根據(jù)權(quán)利要求10所述的固態(tài)成像裝置的制造方法，其特征在于，在所述各金屬氧化物半導體型晶體管的柵極與所述半導體襯底之間形成具有膜厚度在1nm至20nm之間并且起電容作用的絕緣體。
全文摘要
本發(fā)明公開了一種在驅(qū)動操作期間實現(xiàn)較少漏電流、高圖像質(zhì)量和低噪聲的固態(tài)成像裝置及其制造方法。一種MOS型成像裝置1包括都形成在p型硅襯底(以下稱為“Si襯底”)31上的成像區(qū)域10和驅(qū)動區(qū)域20，成像區(qū)域10包括以具有2行×3列的矩陣形式設置的6個像素11至16。驅(qū)動區(qū)域20包括時序產(chǎn)生電路21、垂直移位電阻器22、水平移位電阻器23和像素選擇電路24等。包含在成像區(qū)域中像素11至16和驅(qū)動電路區(qū)域20中電路21至24中的所有晶體管都是n溝道MOS型。
文檔編號H04N5/359GK1650432SQ0282948
公開日2005年8月3日 申請日期2002年9月12日 優(yōu)先權(quán)日2002年9月12日
發(fā)明者山口琢己 申請人:松下電器產(chǎn)業(yè)株式會社