專利名稱:一種復(fù)接分接器的制造方法
【專利摘要】本實用新型涉及一種復(fù)接分接器，包括：第一處理器、第二處理器和雙口RAM，第一處理器和第二處理器分別連接至雙口RAM，其中，第一處理器分別與多個語音壓縮元件雙向通信連接，第一處理器分別與多個數(shù)據(jù)接口雙向通信連接；第二處理器分別與多個語音壓縮元件雙向通信連接，第二處理器分別與多個數(shù)據(jù)接口雙向通信連接。通過本實用新型的技術(shù)方案，采用雙CPU和雙口RAM的結(jié)構(gòu)，提高復(fù)接分接器的數(shù)據(jù)處理速度和數(shù)據(jù)傳輸速度，進而滿足電力系統(tǒng)大量信息傳輸?shù)男枰?br>【專利說明】一種復(fù)接分接器

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及通信電路【技術(shù)領(lǐng)域】，具體而言，涉及一種復(fù)接分接器。

【背景技術(shù)】
[0002]在數(shù)字通信網(wǎng)中，為了擴大傳輸容量和提高傳輸效率，常常需要把若干低速數(shù)字信號合并成一個高速數(shù)字信號，然后再通過高速信道傳輸，數(shù)字復(fù)接就是實現(xiàn)這種數(shù)字信號合并的專門技術(shù)。在數(shù)字通信網(wǎng)中，數(shù)字復(fù)接不僅僅是與信源編碼、數(shù)字傳輸、數(shù)字交換相并列的專門技術(shù)，而且它還是網(wǎng)同步中的幀調(diào)整、線路集中器中的線路復(fù)用及數(shù)字交換中的時分接續(xù)等技術(shù)相并列的一項基礎(chǔ)技術(shù)。數(shù)字復(fù)接系統(tǒng)包括數(shù)字復(fù)接器(digitalmultiplexer)和數(shù)字分接器(digital demultiplexer)兩部分，數(shù)字復(fù)接器是把兩個或兩個以上的支路數(shù)字信號按時分復(fù)用方式合并成為單一的合路數(shù)字信號的設(shè)備，數(shù)字分接器是把一個合路數(shù)字信號分解為原來的支路數(shù)字信號的設(shè)備。
[0003]在同步復(fù)接/分接設(shè)備中，能夠正確實施分接的前提是分接器的幀狀態(tài)必須與復(fù)接器的幀狀態(tài)保持正確的相位關(guān)系，即必須保持幀同步。幀定位指的就是把分接器的幀狀態(tài)調(diào)整到與復(fù)接器幀狀態(tài)具有正確相位關(guān)系，并且保持這種相位關(guān)系的過程，這種調(diào)整通常稱為同步搜索過程。
[0004]幀定位系統(tǒng)的原理如圖1所示，它是由時鐘源復(fù)接定時單元、分接定時單元和同步搜捕/保持單元組成的。復(fù)接定時單元向復(fù)接器提供各種定時信號，分接定時單元向分接器提供各種定時信號，二者產(chǎn)生的幀結(jié)構(gòu)是相似的，幀長是相等的，從原理上講二者產(chǎn)生的幀定位碼型也是一樣的，它們分別表示各自幀的開始或終止(或者其它特定部位)，即表示各自的幀。復(fù)接器要把時鐘(fh)和幀定位信號(Sf)傳送給分接器，通常分接器的定時單元也要由接收時鐘信號(fV )來推動，它也產(chǎn)生自己的幀定位信號(sf')。在同步搜捕單元中比較Sf和sr的相對位置，如果不符合正確相位關(guān)系，就采取某種控制措施，使得分接幀狀態(tài)相對于復(fù)接幀狀態(tài)發(fā)生相對延時，直到使得二者達到正確的相位關(guān)系，即達到同步，然后就保持這種同步狀態(tài)運行。
[0005]圖2示出了現(xiàn)有技術(shù)中最基礎(chǔ)的數(shù)字復(fù)接系統(tǒng)結(jié)構(gòu)圖，數(shù)字復(fù)接器是把兩個或兩個以上的支路數(shù)字信號按時分復(fù)用方式合并成為單一的合路數(shù)字信號的設(shè)備；數(shù)字分接器是把一個合路數(shù)字信號分解為原來的支路數(shù)字信號的設(shè)備，通常將數(shù)字復(fù)接器和數(shù)字分接器裝在一起做成一個設(shè)備，稱為復(fù)接分接器，簡稱為復(fù)接器。
[0006]電力線載波通信是電力系統(tǒng)的一種必不可少的通信手段，它在許多方面是其它通信手段無法替代的。隨著電力系統(tǒng)的長足發(fā)展，綜合自動化領(lǐng)域向弱電化、自動化、信息化、智能化、無人值守方向發(fā)展，變電站與集控站，調(diào)整端之間有大量的信息需要傳輸，單邊帶4KHZ帶寬摸似載波機只能傳一路話路和一路數(shù)據(jù)，速率低，已遠遠不能適應(yīng)電力系統(tǒng)的發(fā)展需求。
實用新型內(nèi)容
[0007]本實用新型所要解決的技術(shù)問題是，如何優(yōu)化復(fù)接分接器的電路結(jié)構(gòu)，提高其傳輸數(shù)據(jù)的速度，進而與電力線載波相結(jié)合，對電力通信網(wǎng)絡(luò)進行擴容。
[0008]為此目的，本實用新型提出了一種復(fù)接分接器，包括:第一處理器、第二處理器和雙口 RAM，所述第一處理器和第二處理器分別連接至所述雙口 RAM，其中，所述第一處理器分別與多個語音壓縮元件雙向通信連接，每個語音壓縮元件分別與PCM編解碼器雙向通信連接，每個PCM編解碼器分別接收或輸出模擬話路，且所述第一處理器分別與多個數(shù)據(jù)接口雙向通信連接，每個數(shù)據(jù)接口分別接收或輸出遠端數(shù)據(jù)；所述第二處理器分別與多個語音壓縮元件雙向通信連接，每個語音壓縮元件分別與PCM編解碼器雙向通信連接，每個PCM編解碼器分別接收或輸出模擬話路，且所述第二處理器分別與多個數(shù)據(jù)接口雙向通信連接，每個數(shù)據(jù)接口分別接收或輸出遠端數(shù)據(jù)。
[0009]優(yōu)選地，還包括:仲裁電路、第一緩沖器、第二緩沖器、第一譯碼器和第二譯碼器，其中，所述第一處理器分別連接至所述仲裁電路、第一譯碼器和第一緩沖器，所述第一譯碼器和第一緩沖器分別連接至所述仲裁電路，所述第一緩沖器還連接至所述雙口 RAM ;所述第二處理器分別連接至所述仲裁電路、第二譯碼器和第二緩沖器，所述第二譯碼器和第二緩沖器分別連接至所述仲裁電路，所述第二緩沖器還連接至所述雙口 RAM。
[0010]優(yōu)選地，所述第一譯碼器在接收到所述第一處理器的訪問請求時，產(chǎn)生片選信號并發(fā)送至所述仲裁電路，所述仲裁電路判斷所述第二處理器是否正在讀寫所述雙口 RAM，如并未在讀寫，則生成使能信號控制所述第一緩沖器開啟，使所述第一處理器讀寫所述雙口RAM，若正在讀寫，則生成降低信號并發(fā)送至所述第一處理器，使所述第一處理器的就緒信號降低，以進入等待狀態(tài)，并在所述第二處理器完成讀寫后，生成升高信號并發(fā)送至所述第一處理器，使所述第一處理器的就位信號升高，以讀寫所述雙口 RAM ;所述第二譯碼器在接收到所述第二處理器的訪問請求時，產(chǎn)生片選信號并發(fā)送至所述仲裁電路，所述仲裁電路判斷所述第一處理器是否正在讀寫所述雙口 RAM，如并未在讀寫，則生成使能信號控制所述第二緩沖器開啟，使所述第二處理器讀寫所述雙口 RAM，若正在讀寫，則生成就位信號并發(fā)送至所述第二處理器，使所述第二處理器進入等待狀態(tài)，并在所述第一處理器完成讀寫后，生成升高信號并發(fā)送至所述第二處理器，使所述第二處理器的就位信號升高，以讀寫所述雙口 RAM。
[0011]優(yōu)選地，所述第一處理器的地址線分別連接至所述第一譯碼器和所述第一緩沖器，所述第一處理器的控制線和數(shù)據(jù)線分別連接至所述第一緩沖器；所述第二處理器的地址線分別連接至所述第二譯碼器和所述第二緩沖器，所述第一處理器的控制線和數(shù)據(jù)線分別連接至所述第二緩沖器。
[0012]優(yōu)選地，還包括:時鐘信號元件，分別連接至每組語音壓縮元件和所述PCM編解碼器。
[0013]優(yōu)選地，還包括:管理元件，分別連接至所述第一處理器和所述第二處理器，用于對所述第一處理器和所述第二處理器進行管理和控制。
[0014]通過上述技術(shù)方案，能夠優(yōu)化復(fù)接分接器的電路結(jié)構(gòu)，提高其傳輸數(shù)據(jù)的速度，進而與電力線載波相結(jié)合，對電力通信網(wǎng)絡(luò)進行擴容。

【附圖說明】

[0015]通過參考附圖會更加清楚的理解本實用新型的特征和優(yōu)點，附圖是示意性的而不應(yīng)理解為對本實用新型進行任何限制，在附圖中:
[0016]圖1示出了現(xiàn)有技術(shù)中幀定位系統(tǒng)的原理示意圖；
[0017]圖2示出了現(xiàn)有技術(shù)中數(shù)字復(fù)接系統(tǒng)的結(jié)構(gòu)示意圖；
[0018]圖3示出了根據(jù)本實用新型一個實施例的復(fù)接分接器的結(jié)構(gòu)示意圖；
[0019]圖4示出了根據(jù)本實用新型另一個實施例的復(fù)接分接器的結(jié)構(gòu)示意圖。
[0020]附圖標號說明:
[0021]1-第一處理器；2_第二處理器；3_雙口 RAM ;4_語音壓縮元件；5_PCM編解碼器；6-數(shù)據(jù)接口 ；7_時鐘信號元件；8_管理元件；21_第一緩沖器；22_第二緩沖器；23_第一譯碼器；24_第二譯碼器；25_仲裁電路。

【具體實施方式】
[0022]為了能夠更清楚地理解本實用新型的上述目的、特征和優(yōu)點，下面結(jié)合附圖和【具體實施方式】對本實用新型進行進一步的詳細描述。需要說明的是，在不沖突的情況下，本申請的實施例及實施例中的特征可以相互組合。
[0023]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本實用新型，但是，本實用新型還可以采用其他不同于在此描述的其他方式來實施，因此，本實用新型的保護范圍并不受下面公開的具體實施例的限制。
[0024]如圖3所示，根據(jù)本實用新型一個實施例的復(fù)接分接器，包括:第一處理器1、第二處理器2和雙口 RAM3，第一處理器I和第二處理器2分別連接至雙口 RAM3，其中，第一處理器I分別與多個語音壓縮元件4雙向通信連接，每個語音壓縮元件4分別與PCM編解碼器5雙向通信連接，每個PCM編解碼器5分別接收或輸出模擬話路，且第一處理器I分別與多個數(shù)據(jù)接口 6雙向通信連接，每個數(shù)據(jù)接口 6分別接收或輸出遠端數(shù)據(jù)；第二處理器2分別與多個語音壓縮元件4雙向通信連接，每個語音壓縮元件4分別與PCM編解碼器5雙向通信連接，每個PCM編解碼器5分別接收或輸出模擬話路，且第二處理器2分別與多個數(shù)據(jù)接口 6雙向通信連接，每個數(shù)據(jù)接口 6分別接收或輸出遠端數(shù)據(jù)。
[0025]本實用新型提出的復(fù)接分接器對定時性要求也較高，信號在系統(tǒng)中的傳輸也是實時雙向的，調(diào)試過程可以采用分步的方法來進行:
[0026]第一步是調(diào)試單路話音的單向通信調(diào)試。在第一處理器處裝上仿真器，在PCM編解碼芯片輸入端接上電話機，摘機說話讓仿真器去讀語音處理芯片的數(shù)據(jù)，對采集到的34字節(jié)分析并找到了幀頭，同時把剛收到的字節(jié)又返回給語音處理芯片，在電話用戶部分能聽到自己說話的聲音，說明調(diào)試成功。用同樣的辦法調(diào)通其他語音處理芯片，將近端與遠端的復(fù)分接系統(tǒng)直接對連起來，一方摘機說話，在另一方能聽到則單路調(diào)試成功。
[0027]第二步是單路的雙向通信調(diào)試。在第一步的基礎(chǔ)上再修改程序，使得雙方摘機后能實時通話，這樣對單路的通話調(diào)試成功。
[0028]第三步是復(fù)接多路語音單向通信調(diào)試。在本端復(fù)接兩路話音，修改程序，在對端兩個話機中分別能聽到本端的兩路話音，單向的多路復(fù)接調(diào)試成功。
[0029]第四步是復(fù)接多路話音的雙向通信調(diào)試。修改程序，在本方復(fù)分接兩路話音，在雙端也復(fù)分接兩路話音，再在兩端分別用兩個話機進行雙向的實時通話，實驗結(jié)果雙方都能與對方通話，并且語音較為清晰。話路部分調(diào)試成功。
[0030]第五步是在話路部分調(diào)試成果后，在復(fù)分接幀中再加入數(shù)據(jù)部分再進行調(diào)試。
[0031]最后接上調(diào)制解調(diào)器后再進行通話調(diào)試。在未接入調(diào)制解調(diào)器前，搜索到幀頭并確認建立起同步的時間在ms級內(nèi)，接入調(diào)制解調(diào)器之后，由于雙方調(diào)制解調(diào)器之間的握手時間稍長，所以整個系統(tǒng)建立同步并正常工作的時間僅需10秒以內(nèi)。
[0032]可見，本實用新型提出復(fù)接分接器可以快速完成調(diào)試工作。而且通過采用雙口RAM，可以連接兩個處理器進行處理，每個處理器可以在復(fù)接器和分接器功能之間進行轉(zhuǎn)換，即每個處理器連接的語音壓縮元件、數(shù)據(jù)接口、PCM編解碼器等，均可進行雙向通信，其中一個處理器實現(xiàn)復(fù)接器功能，另一個處理器實現(xiàn)分接器功能，即一個處理器接收多路信號，進行碼速調(diào)整，那么另一個處理器就進行碼速恢復(fù)和數(shù)據(jù)輸出。兩個處理器之間的雙口RAM可以對合路之后的數(shù)據(jù)進行加速處理，從而實現(xiàn)數(shù)據(jù)在從一個處理器輸出到另一個處理器時，快速完成同步等操作，以便另一個處理器快速進行碼速恢復(fù)操作，從而提高整體的復(fù)接分接器數(shù)據(jù)處理和傳輸速度。
[0033]采用先進的數(shù)字處理技術(shù)對電網(wǎng)通信進行擴容，數(shù)字復(fù)接技術(shù)對電力通信網(wǎng)進行擴容，設(shè)計出符合電力通信的復(fù)用設(shè)備，與原電力線載波機結(jié)合，可使單信道模擬電路變成可同時傳輸多路數(shù)字信息的多信道數(shù)字傳輸系統(tǒng)。與原模擬載波通信相比，具有網(wǎng)管功能強、誤碼率低、可靠性高的明顯優(yōu)勢，從而為電力線載波通信升級、擴容、改造提供了投資省、見效快的理想途徑。
[0034]優(yōu)選地，還包括:仲裁電路25、第一緩沖器21、第二緩沖器22、第一譯碼器23和第二譯碼器24，其中，第一處理器I分別連接至仲裁電路25、第一譯碼器23和第一緩沖器21，第一譯碼器23和第一緩沖器21分別連接至仲裁電路25，第一緩沖器21還連接至雙口RAM3 ;第二處理器2分別連接至仲裁電路25、第二譯碼器24和第二緩沖器22，第二譯碼器24和第二緩沖器22分別連接至仲裁電路25，第二緩沖器25還連接至雙口 RAM3。
[0035]優(yōu)選地，第一譯碼器23在接收到第一處理器I的訪問請求時，產(chǎn)生片選信號并發(fā)送至仲裁電路25，仲裁電路25判斷第二處理器2是否正在讀寫雙口 RAM3，如并未在讀寫，則生成使能信號控制第一緩沖器21開啟，使第一處理器I讀寫雙口 RAM3，若正在讀寫，則生成降低信號并發(fā)送至第一處理器1，使第一處理器I的就緒信號降低，以進入等待狀態(tài)，并在第二處理器2完成讀寫后，生成升高信號并發(fā)送至第一處理器I，使第一處理器I的就位信號升高，以讀寫雙口 RAM3 ;第二譯碼器24在接收到第二處理器2的訪問請求時，產(chǎn)生片選信號并發(fā)送至仲裁電路25，仲裁電路25判斷第一處理器I是否正在讀寫雙口 RAM3，如并未在讀寫，則生成使能信號控制第二緩沖器22開啟，使第二處理器2讀寫雙口 RAM3，若正在讀寫，則生成就位信號并發(fā)送至第二處理器2，使第二處理器2進入等待狀態(tài)，并在第一處理器I完成讀寫后，生成升高信號并發(fā)送至第二處理器2，使第二處理器2的就位信號升高，以讀寫雙口 RAM3。
[0036]元件之間的信息交換可根據(jù)具體情況，采用串行或并行通信的方式，在并行通信方式中，又有通過并行接口及通過共享存儲器接口進行通信兩種方案。并行接口方案，CPU間每次僅能交換一個字節(jié)；共享存儲器方案，CPU間每次可以字節(jié)形式并行地交換大量數(shù)據(jù)。直接采用單片雙口 RAM的方法，用通用集成電路組成的雙口 RAM，標準雙口 RAM有左側(cè)和右側(cè)兩套地址線(AB)、數(shù)據(jù)線(DB)和控制(CB)(簡稱為ADC線)，分別供兩個CPU使用，而一般RAM只有一套ADC線，因此，必須對之進行特殊處理，加上一定的外圍芯片之后，才有可能由兩個CPU共享，處理思路是讓兩個CPU交替使用一般RAM的一套ADC線，而用緩沖器將兩個CPU的AB、DB和CB隔開，
[0037]當?shù)谝?CPU要訪問雙口 RAM時，其譯碼電路產(chǎn)生片選信號CSL，向雙口 RAM的仲裁電路發(fā)出請求，出使能信號ENL，將第一緩沖器打開，使第一 CPU的三總線與雙口 RAM的ADC線接通，第一 CPU可對之進行讀寫操作；若第一 CPU正在讀寫雙口 RAM時，第二 CPU發(fā)出CRR信號，則仲裁電路立即使第二 CPU的就緒信號RDY/變低，迫使第二 CPU進入等待狀態(tài)；當CPUk完成對雙口 RAM的讀寫操作后，CSL無效，仲裁電路立即使RDY /變高，ENR變低，打開第二緩沖器，第二 CPU退出保持狀態(tài)，繼續(xù)先前對雙口 RAM進行的訪問。
[0038]優(yōu)選地，第一處理器I的地址線分別連接至第一譯碼器23和第一緩沖器21，第一處理器I的控制線和數(shù)據(jù)線分別連接至第一緩沖器21 ;第二處理器2的地址線分別連接至第二譯碼器24和第二緩沖器22，第一處理器I的控制線和數(shù)據(jù)線分別連接至第二緩沖器22。
[0039]優(yōu)選地，還包括:時鐘信號元件7，分別連接至每組語音壓縮元件4和PCM編解碼器5o
[0040]優(yōu)選地，還包括:管理元件8，分別連接至第一處理器I和第二處理器2，用于對第一處理器I和第二處理器2進行管理和控制。便于用戶根據(jù)需要調(diào)整兩個處理器的功能設(shè)置。
[0041]以上結(jié)合附圖詳細說明了本實用新型的技術(shù)方案，考慮到相關(guān)技術(shù)中的復(fù)接分接器難以滿足電力系統(tǒng)的傳輸需要。通過本申請的技術(shù)方案，能夠采用雙CPU和雙口 RAM的結(jié)構(gòu)，提高復(fù)接分接器的數(shù)據(jù)處理速度和數(shù)據(jù)傳輸速度，進而滿足電力系統(tǒng)大量信息傳輸?shù)男枰?br> [0042]在本實用新型中，術(shù)語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性。術(shù)語“多個”指兩個或兩個以上，除非另有明確的限定。
[0043]以上所述僅為本實用新型的優(yōu)選實施例而已，并不用于限制本實用新型，對于本領(lǐng)域的技術(shù)人員來說，本實用新型可以有各種更改和變化。凡在本實用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種復(fù)接分接器，其特征在于，包括: 第一處理器、第二處理器和雙口 RAM，所述第一處理器和第二處理器分別連接至所述雙P RAM, 其中，所述第一處理器分別與多個語音壓縮元件雙向通信連接，每個語音壓縮元件分別與PCM編解碼器雙向通信連接，每個PCM編解碼器分別接收或輸出模擬話路，且所述第一處理器分別與多個數(shù)據(jù)接口雙向通信連接，每個數(shù)據(jù)接口分別接收或輸出遠端數(shù)據(jù)； 所述第二處理器分別與多個語音壓縮元件雙向通信連接，每個語音壓縮元件分別與PCM編解碼器雙向通信連接，每個PCM編解碼器分別接收或輸出模擬話路，且所述第二處理器分別與多個數(shù)據(jù)接口雙向通信連接，每個數(shù)據(jù)接口分別接收或輸出遠端數(shù)據(jù)。2.根據(jù)權(quán)利要求1所述的復(fù)接分接器，其特征在于，還包括: 仲裁電路、第一緩沖器、第二緩沖器、第一譯碼器和第二譯碼器， 其中，所述第一處理器分別連接至所述仲裁電路、第一譯碼器和第一緩沖器，所述第一譯碼器和第一緩沖器分別連接至所述仲裁電路，所述第一緩沖器還連接至所述雙口 RAM ; 所述第二處理器分別連接至所述仲裁電路、第二譯碼器和第二緩沖器，所述第二譯碼器和第二緩沖器分別連接至所述仲裁電路，所述第二緩沖器還連接至所述雙口 RAM。3.根據(jù)權(quán)利要求2所述的復(fù)接分接器，其特征在于，所述第一譯碼器在接收到所述第一處理器的訪問請求時，產(chǎn)生片選信號并發(fā)送至所述仲裁電路，所述仲裁電路判斷所述第二處理器是否正在讀寫所述雙口 RAM，如并未在讀寫，則生成使能信號控制所述第一緩沖器開啟，使所述第一處理器讀寫所述雙口 RAM，若正在讀寫，則生成降低信號并發(fā)送至所述第一處理器，使所述第一處理器的就緒信號降低，以進入等待狀態(tài)，并在所述第二處理器完成讀寫后，生成升高信號并發(fā)送至所述第一處理器，使所述第一處理器的就位信號升高，以讀寫所述雙口 RAM ； 所述第二譯碼器在接收到所述第二處理器的訪問請求時，產(chǎn)生片選信號并發(fā)送至所述仲裁電路，所述仲裁電路判斷所述第一處理器是否正在讀寫所述雙口 RAM，如并未在讀寫，則生成使能信號控制所述第二緩沖器開啟，使所述第二處理器讀寫所述雙口 RAM,若正在讀寫，則生成就位信號并發(fā)送至所述第二處理器，使所述第二處理器進入等待狀態(tài)，并在所述第一處理器完成讀寫后，生成升高信號并發(fā)送至所述第二處理器，使所述第二處理器的就位信號升高，以讀寫所述雙口 RAM。4.根據(jù)權(quán)利要求2所述的復(fù)接分接器，其特征在于，所述第一處理器的地址線分別連接至所述第一譯碼器和所述第一緩沖器，所述第一處理器的控制線和數(shù)據(jù)線分別連接至所述第一緩沖器； 所述第二處理器的地址線分別連接至所述第二譯碼器和所述第二緩沖器，所述第一處理器的控制線和數(shù)據(jù)線分別連接至所述第二緩沖器。5.根據(jù)權(quán)利要求1至4中任一項所述的復(fù)接分接器，其特征在于，還包括: 時鐘信號元件，分別連接至每組語音壓縮元件和所述PCM編解碼器。6.根據(jù)權(quán)利要求1至4中任一項所述的復(fù)接分接器，其特征在于，還包括: 管理元件，分別連接至所述第一處理器和所述第二處理器，用于對所述第一處理器和所述第二處理器進行管理和控制。
【文檔編號】H04B3-54GK204272110SQ201420784323
【發(fā)明者】劉斌 [申請人]河北大學(xué)