專利名稱：一種測(cè)試交換芯片及相關(guān)高速鏈路的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及交換芯片及相關(guān)高速鏈路的測(cè)試技術(shù)，更具體的說，是一種用來對(duì)交換芯片及電路板上相關(guān)高速鏈路進(jìn)行連續(xù)自動(dòng)測(cè)試的方法。
背景技術(shù)：
內(nèi)建自測(cè)試技術(shù)(Built-In Self-Test，BIST)是一種嵌入到芯片內(nèi)部并對(duì)芯片功能進(jìn)行自測(cè)的技術(shù)，目前已廣泛應(yīng)用于集成電路設(shè)計(jì)與生產(chǎn)。例如，VSC882是VITESSE公司的一種16×16的crossbar(縱橫式交換矩陣)芯片10，其內(nèi)部框圖如圖1所示，包括交換矩陣11、16個(gè)高速收發(fā)通道上的高速收發(fā)邏輯模塊12、CPU接口13、內(nèi)建自測(cè)試邏輯14及鎖相環(huán)15等模塊，高速收發(fā)邏輯模塊12之間相互交換數(shù)據(jù)和控制信號(hào)，完成自路由功能?？梢钥闯?，高速鏈路和交換矩陣對(duì)數(shù)據(jù)交換的性能是至關(guān)重要的，因此VSC882內(nèi)部集成了BIST邏輯模塊，用來測(cè)試高速鏈路和交換矩陣全速運(yùn)行狀態(tài)下的性能。
VSC882芯片10內(nèi)部自測(cè)試原理的示意圖如圖2所示，其中自測(cè)試模式(BIST MODE)由VSC882內(nèi)部偏移地址為2的寄存器的第4位控制，其它如使能(BSTEN)、復(fù)位(BSTRST)、通過(BSTPASS)、環(huán)回(BSTLPBK)、0通道接收(HSRx0)、0通道發(fā)送(HSTx0)、15通道接收(HSRx15)、15通道發(fā)送(HSTx15)等等都是VSC882芯片的引腳。
當(dāng)BSTEN腳為高電平并且BSTRST腳為低電平時(shí)，偽隨機(jī)碼發(fā)生及數(shù)據(jù)比較器(PRBS)模塊141輸出偽隨機(jī)碼到交換矩陣11的0號(hào)輸入端口(InputPort 0)，這時(shí)若BIST MODE設(shè)置為1，則偽隨機(jī)碼直接回到PRBS模塊141的接收端，對(duì)PRBS模塊141作自檢；若BIST MODE設(shè)置為0，偽隨機(jī)碼經(jīng)過交換矩陣11和高速鏈路回到PRBS模塊141的接收端，PRBS模塊141將接收到的碼與發(fā)送的碼作比較，相同則BSTPASS腳輸出高電平，表示BIST測(cè)試通過，不同則BSTPASS腳輸出低電平，表示出錯(cuò)。
BSTLPBK腳是用來選擇內(nèi)環(huán)測(cè)試還或外環(huán)測(cè)試的。當(dāng)BSTLPBK為1時(shí)為內(nèi)環(huán)測(cè)試，如圖2所示，若偽隨機(jī)碼從交換矩陣11的15號(hào)輸出端口發(fā)出，則會(huì)由15通道收發(fā)模塊12直接環(huán)回到交換矩陣11的15號(hào)輸入端口，其它如1到14通道都和15通道一樣，只有0通道是把從交換矩陣11的0號(hào)輸出端口發(fā)出的數(shù)據(jù)直接轉(zhuǎn)發(fā)到PRBS模塊141的接收端。這樣，在內(nèi)環(huán)測(cè)試模式下，偽隨機(jī)碼只經(jīng)過芯片內(nèi)部的交換矩陣11和高速鏈路回到PRBS模塊141的接收端，所以只能測(cè)試芯片內(nèi)部的交換矩陣和高速鏈路。
當(dāng)BSTLPBK為0時(shí)為外環(huán)測(cè)試，這種模式下各通道的收發(fā)模塊12都關(guān)閉了發(fā)送端直接回到芯片內(nèi)部的通道，數(shù)據(jù)只能從各個(gè)通道的發(fā)送端發(fā)到芯片外部的高速鏈路，如電路板上的高速線、同軸電纜等，數(shù)據(jù)只有通過各個(gè)通道的接收端回到芯片10內(nèi)部(0通道接收端將數(shù)據(jù)發(fā)回到PRBS模塊141的接收端，1到15通道接收端將數(shù)據(jù)發(fā)回到交換矩陣11的相應(yīng)的輸入端口)。這樣，在外環(huán)測(cè)試模式下，偽隨機(jī)碼經(jīng)過芯片內(nèi)部的交換矩陣11和高速鏈路以及芯片外部的高速鏈路最終回到PRBS模塊141的接收端，所以不但可以測(cè)試芯片內(nèi)部的交換矩陣11和高速鏈路，還可以測(cè)試電路板上的高速線的布線質(zhì)量。
交換矩陣11的輸入通道和輸出通道的連通關(guān)系可以通過VSC882芯片內(nèi)部的輸出配置(Output Configuration)寄存器(偏移地址為0x0c～0x13)來設(shè)置。例如0/8號(hào)輸出端口配置(Output 0/Output 8 Configuration)寄存器(偏移地址為0x0c)，其高4位表示與0號(hào)輸出端口連通的輸入端口號(hào)，低4位表示與8號(hào)輸出端口連通的輸入端口號(hào)。偏移地址為0x0d～0x13的寄存器的含義以此類推。通過配置這些寄存器可以使得偽隨機(jī)碼經(jīng)過希望測(cè)試的通道，例如可以使偽隨機(jī)碼經(jīng)過0號(hào)輸入端口到0號(hào)輸出端口再回到PRBS模塊的接收端，也可以配置這些寄存器使得偽隨機(jī)碼從0號(hào)輸入端口->3號(hào)輸出端口->3號(hào)輸入端口->8號(hào)輸出端口->8號(hào)輸入端口->0號(hào)輸出端口，再回到PRBS模塊的接收端。這樣就可以選擇不同的通道進(jìn)行測(cè)試。(有關(guān)內(nèi)容可參考VITESSE公司的《G52371-newdatasheet》)但是，僅僅依靠VSC882芯片提供的上述BIST測(cè)試功能并不能滿足實(shí)際測(cè)試的需要。因?yàn)榻粨Q矩陣和高速鏈路的測(cè)試是一種性能測(cè)試，需要在長(zhǎng)時(shí)間高速運(yùn)轉(zhuǎn)的情況下統(tǒng)計(jì)發(fā)生錯(cuò)誤的次數(shù)來評(píng)價(jià)其性能。而VSC882芯片的PRBS模塊一旦檢測(cè)到錯(cuò)誤就停下來，必須給BSTRST腳一個(gè)大于250μs的高電平脈沖信號(hào)使PRBS模塊復(fù)位后才重新開始BIST測(cè)試；而且VSC882內(nèi)部?jī)?nèi)建自測(cè)試錯(cuò)誤計(jì)數(shù)(BIST Error Count)寄存器(偏移地址0x03)的值在BSTRST復(fù)位后歸零不能累加。實(shí)際上，我們?cè)跍y(cè)試中發(fā)現(xiàn)BIST ErrorCount寄存器的值在BIST出錯(cuò)后仍為0，并非如其手冊(cè)描述的那樣等于出錯(cuò)的位數(shù)。
所以，象VSC882這種芯片，其內(nèi)部自測(cè)試功能比較簡(jiǎn)單，不能連續(xù)自動(dòng)測(cè)試，也不能累積統(tǒng)計(jì)錯(cuò)誤次數(shù)，因而不能滿足實(shí)際設(shè)計(jì)和生產(chǎn)中的測(cè)試需要。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種測(cè)試交換芯片及相關(guān)高速鏈路的方法，可以基于芯片內(nèi)部的自測(cè)試功能，連續(xù)自動(dòng)地對(duì)交換芯片及其相關(guān)高速鏈路進(jìn)行測(cè)試，并統(tǒng)計(jì)測(cè)試次數(shù)和出錯(cuò)次數(shù)。
為了解決上述技術(shù)問題，本發(fā)明提供了一種測(cè)試交換芯片及相關(guān)高速鏈路的方法，應(yīng)用于內(nèi)部的自測(cè)試模塊不能長(zhǎng)時(shí)間連續(xù)進(jìn)行自測(cè)試的交換芯片，包括以下步驟(a)啟動(dòng)交換芯片內(nèi)部的自測(cè)試模塊；(b)間隔所述交換芯片規(guī)定的測(cè)試時(shí)間，判斷本次自測(cè)試是否出錯(cuò)，如果出錯(cuò)，執(zhí)行下一步，否則，執(zhí)行步驟(d)；(c)錯(cuò)誤次數(shù)加1，并重新啟動(dòng)自測(cè)試；(d)測(cè)試次數(shù)加1；(e)返回步驟(b)。
需要及時(shí)報(bào)告測(cè)試信息時(shí)，可在所述步驟(d)和(e)之間增加步驟(d1)判斷測(cè)試次數(shù)是否已達(dá)到約定值，如果是，執(zhí)行下一步，否則執(zhí)行步驟(e)；(d2)測(cè)試輪數(shù)加1，測(cè)試次數(shù)復(fù)零，并輸出輪次數(shù)、測(cè)試次數(shù)和錯(cuò)誤次數(shù)。
所述步驟(d2)之后還可以進(jìn)一步包括步驟判斷測(cè)試輪數(shù)是否達(dá)到約定值，如果是，結(jié)束測(cè)試，否則，執(zhí)行步驟(e)。
上述方法可具有以下特點(diǎn)在所述步驟(a)之前，先設(shè)置測(cè)試次數(shù)計(jì)數(shù)器和錯(cuò)誤次數(shù)計(jì)數(shù)器并分配存儲(chǔ)單元，并將所述測(cè)試次數(shù)計(jì)數(shù)器和錯(cuò)誤次數(shù)計(jì)數(shù)器初始化為零。
上述方法可具有以下特點(diǎn)在所述步驟(a)之前，先將自測(cè)試模式設(shè)置為對(duì)所述交換芯片的自測(cè)試模塊作自檢的模式。
上述方法可具有以下特點(diǎn)在所述步驟(a)之前，先將自測(cè)試模式設(shè)置為對(duì)所述交換芯片的交換矩陣和高速鏈路作測(cè)試的模式，這時(shí)，還可以進(jìn)行測(cè)試通道和環(huán)回模式的設(shè)置。
上述方法可具有以下特點(diǎn)在所述步驟(a)和(c)中，啟動(dòng)自測(cè)試是通過向所述交換芯片上的偽隨機(jī)碼發(fā)生及數(shù)據(jù)比較器的使能引腳輸出一個(gè)高電平，并且向所述交換芯片上的偽隨機(jī)碼發(fā)生及數(shù)據(jù)比較器的復(fù)位引腳輸出一個(gè)規(guī)定寬度的高脈沖來實(shí)現(xiàn)的，所述步驟(b)中，判斷本次自測(cè)試是否出錯(cuò)是通過檢測(cè)所述交換芯片的相應(yīng)管腳電平來實(shí)現(xiàn)的。
由上可知，本發(fā)明方法不是由交換芯片內(nèi)部功能獨(dú)立完成，而是通過交換芯片所在的電路板上的電路和程序控制交換芯片內(nèi)部的自測(cè)試模塊來完成。具體在VSC882等芯片內(nèi)部BIST功能的基礎(chǔ)上作了如下改進(jìn)在BIST出錯(cuò)后重新啟動(dòng)BIST模塊的測(cè)試，使得BIST測(cè)試能夠連續(xù)自動(dòng)地進(jìn)行，同時(shí)統(tǒng)計(jì)了測(cè)試次數(shù)和錯(cuò)誤次數(shù)，并且可以實(shí)時(shí)輸出測(cè)試信息，克服了VSC882等芯片內(nèi)部BIST模塊不能連續(xù)自動(dòng)地測(cè)試和累積統(tǒng)計(jì)錯(cuò)誤次數(shù)的缺點(diǎn)，為評(píng)價(jià)VSC882等交換芯片及電路板上相關(guān)高速鏈路的性能提供了一種實(shí)用的測(cè)試手段。


圖1是VSC882芯片的內(nèi)部結(jié)構(gòu)示意圖；圖2是VSC882芯片的內(nèi)部自測(cè)試原理的示意圖；圖3是本發(fā)明實(shí)施例VSC882芯片測(cè)試裝置的硬件結(jié)構(gòu)圖；圖4是本發(fā)明實(shí)施例測(cè)試VSC882芯片及相關(guān)高速鏈路的處理流程圖。
具體實(shí)施例方式
下面仍以VSC882交換芯片為例，結(jié)合附圖對(duì)本發(fā)明實(shí)施例的測(cè)試方法進(jìn)行說明。
圖3是本發(fā)明實(shí)施例測(cè)試裝置的硬件結(jié)構(gòu)圖，VSC882芯片一般是用來設(shè)計(jì)和制作交換板的，如圖所示，其所在的電路板20上一般包括電源21、時(shí)鐘22、CPU 23、存儲(chǔ)器24、外圍邏輯電路25、VSC882芯片26及其高速鏈路等部分，CPU 23可以通過VSC882芯片26的CPU接口讀寫其內(nèi)部的寄存器，CPU 23還可以直接或通過外圍邏輯電路25讀寫VSC882芯片26的有關(guān)引腳的電平信號(hào)，如圖中的使能(BSTEN)、復(fù)位(BSTRST)、通過(BISTPASS)、環(huán)回(BSTLPBK)等引腳。在存儲(chǔ)器24或外圍邏輯電路25中可以分配存儲(chǔ)單元給有關(guān)的計(jì)數(shù)器，本實(shí)施例分別為測(cè)試次數(shù)計(jì)數(shù)器、錯(cuò)誤次數(shù)計(jì)數(shù)器和輪數(shù)計(jì)數(shù)器分配存儲(chǔ)單元，并將其數(shù)據(jù)類型設(shè)為32位整型。這樣，實(shí)施本實(shí)施例測(cè)試方法所需的硬件資源就已經(jīng)完備了。
軟件方面可以用匯編或C語言寫出相應(yīng)的測(cè)試程序，在測(cè)試時(shí)執(zhí)行該測(cè)試程序即可。具體的處理流程如圖4所示，包括以下步驟步驟100，將測(cè)試次數(shù)計(jì)數(shù)器、錯(cuò)誤次數(shù)計(jì)數(shù)器和測(cè)試輪數(shù)計(jì)數(shù)器初始化為0；步驟110，設(shè)置自測(cè)試模式(偏移地址為2的寄存器的第4位)，如果設(shè)為1，執(zhí)行步驟140，如果設(shè)為0，執(zhí)行下一步；步驟120，設(shè)置輸出配置寄存器(偏移地址為0x0c到0x13)，選擇希望測(cè)試的通道；步驟130，設(shè)置環(huán)回(BSTLPBK)引腳的電平，選擇測(cè)試的環(huán)回模式；步驟140，給復(fù)位(BSTRST)引腳一個(gè)250μs高脈沖，復(fù)位PRBS模塊，啟動(dòng)自測(cè)試模塊進(jìn)行測(cè)試，250μs是VSC882芯片要求的最小脈沖寬度；步驟150，等待規(guī)定的時(shí)間，VSC882芯片要求至少等待10μs，這里取10μs；步驟160，檢測(cè)通過(BSTPASS)引腳的電平，高電平表示測(cè)試通過，低電平表示出錯(cuò)，如果本次自測(cè)試出錯(cuò)，執(zhí)行下一步，否則執(zhí)行步驟190；步驟170，錯(cuò)誤次數(shù)計(jì)數(shù)器加1；步驟180，給復(fù)位(BSTRST)引腳一個(gè)250μs高脈沖，重新啟動(dòng)自測(cè)試模塊進(jìn)行測(cè)試；步驟190，測(cè)試次數(shù)計(jì)數(shù)器加1；
步驟200，判斷測(cè)試次數(shù)計(jì)數(shù)器的值是否小于約定值(如100000)，如果是，返回到步驟150，否則執(zhí)行下一步；步驟210，測(cè)試輪數(shù)計(jì)數(shù)器加1，將測(cè)試次數(shù)計(jì)數(shù)器的值復(fù)零，并輸出此時(shí)測(cè)試輪數(shù)計(jì)數(shù)器、測(cè)試次數(shù)計(jì)數(shù)器和錯(cuò)誤次數(shù)計(jì)數(shù)器的值，返回步驟150。
上述實(shí)施例的測(cè)試流程根據(jù)需要可以有多種的變換，例如，上述測(cè)試流程是通過外部來中斷的，但也可以預(yù)先設(shè)置一個(gè)測(cè)試輪數(shù)的約定值，在上述步驟210之后，再增加一個(gè)判斷測(cè)試輪數(shù)計(jì)數(shù)器的計(jì)數(shù)值是否達(dá)到該約定值的步驟，如果達(dá)到，停止測(cè)試，否則再執(zhí)行步驟150。這相當(dāng)于設(shè)定一個(gè)測(cè)試過程的總測(cè)試次數(shù)。
又如，測(cè)試輪數(shù)計(jì)數(shù)器是可選的，其功能也可以通過對(duì)測(cè)試次數(shù)計(jì)數(shù)器的值的判斷來實(shí)現(xiàn)，效果是等同的?；蛘咴谥恍枰偟臏y(cè)試次數(shù)和出錯(cuò)次數(shù)的統(tǒng)計(jì)結(jié)果的情況下，可以不設(shè)置測(cè)試輪數(shù)計(jì)數(shù)器，在測(cè)試次數(shù)達(dá)到約定次數(shù)后一次性輸出統(tǒng)計(jì)結(jié)果即可。
另外，本發(fā)明方法并不只限于對(duì)VSC882芯片的測(cè)試，對(duì)于本身具有自測(cè)試功能，但每次測(cè)試后必須復(fù)位，不能夠自動(dòng)連續(xù)測(cè)試和累積出錯(cuò)次數(shù)的其它交換芯片也適用。值得注意的是，這些芯片的自測(cè)試功能在引腳的設(shè)置和測(cè)試通道、自測(cè)試模式、環(huán)回模式的選擇上，與VSC882芯片可能并不完全相同。
綜上所述，本發(fā)明方法在VSC882等交換芯片內(nèi)部BIST功能的基礎(chǔ)上作了如下改進(jìn)在BIST出錯(cuò)后自動(dòng)復(fù)位BIST模塊，使得BIST測(cè)試能夠繼續(xù)進(jìn)行，同時(shí)統(tǒng)計(jì)了測(cè)試次數(shù)和錯(cuò)誤次數(shù)，并且可以實(shí)時(shí)輸出測(cè)試信息，從而可以滿足了實(shí)際測(cè)試的需要。
權(quán)利要求
1.一種測(cè)試交換芯片及相關(guān)高速鏈路的方法，包括以下步驟(a)啟動(dòng)交換芯片內(nèi)部的自測(cè)試模塊；(b)間隔所述交換芯片規(guī)定的測(cè)試時(shí)間，判斷本次自測(cè)試是否出錯(cuò)，如果出錯(cuò)，執(zhí)行下一步，否則，執(zhí)行步驟(d)；(c)錯(cuò)誤次數(shù)加1，并重新啟動(dòng)自測(cè)試；(d)測(cè)試次數(shù)加1；(e)返回步驟(b)。
2.如權(quán)利要求1所述的方法，其特征在于，所述步驟(d)和(e)之間還包括步驟(d1)判斷測(cè)試次數(shù)是否已達(dá)到約定值，如果是，執(zhí)行下一步，否則執(zhí)行步驟(e)；(d2)測(cè)試輪數(shù)加1，測(cè)試次數(shù)復(fù)零，并輸出輪次數(shù)、測(cè)試次數(shù)和錯(cuò)誤次數(shù)。
3.如權(quán)利要求2所述的方法，其特征在于，所述步驟(d2)之后還包括步驟判斷測(cè)試輪數(shù)是否達(dá)到約定值，如果是，結(jié)束測(cè)試，否則，執(zhí)行步驟(e)。
4.如權(quán)利要求1或2所述的方法，其特征在于，在所述步驟(a)之前，先設(shè)置測(cè)試次數(shù)計(jì)數(shù)器和錯(cuò)誤次數(shù)計(jì)數(shù)器并分配存儲(chǔ)單元，并將所述測(cè)試次數(shù)計(jì)數(shù)器和錯(cuò)誤次數(shù)計(jì)數(shù)器初始化為零。
5.如權(quán)利要求1或2所述的方法，其特征在于，在所述步驟(a)之前，先將自測(cè)試模式設(shè)置為對(duì)所述交換芯片的自測(cè)試模塊作自檢的模式。
6.如權(quán)利要求1或2所述的方法，其特征在于，在所述步驟(a)之前，先將自測(cè)試模式設(shè)置為對(duì)所述交換芯片的交換矩陣和高速鏈路作測(cè)試的模式。
7.如權(quán)利要求6所述的方法，其特征在于，在所述步驟(a)之前，先進(jìn)行測(cè)試通道的設(shè)置。
8.如權(quán)利要求6所述的方法，其特征在于，在所述步驟(a)之前，先將環(huán)回模式設(shè)置為內(nèi)環(huán)測(cè)試模式或者外環(huán)測(cè)試模式。
9.如權(quán)利要求1所述的方法，其特征在于，在所述步驟(a)和(c)中，啟動(dòng)自測(cè)試是通過向所述交換芯片上的偽隨機(jī)碼發(fā)生及數(shù)據(jù)比較器的使能引腳輸出一個(gè)高電平，并且向所述交換芯片上的偽隨機(jī)碼發(fā)生及數(shù)據(jù)比較器的復(fù)位引腳輸出一個(gè)規(guī)定寬度的高脈沖來實(shí)現(xiàn)的，所述步驟(b)中，判斷本次自測(cè)試是否出錯(cuò)是通過檢測(cè)所述交換芯片的相應(yīng)管腳電平來實(shí)現(xiàn)的。
全文摘要
本發(fā)明公開了一種測(cè)試交換芯片及相關(guān)高速鏈路的方法，應(yīng)用于內(nèi)部的自測(cè)試模塊不能長(zhǎng)時(shí)間連續(xù)進(jìn)行自測(cè)試的交換芯片，包括以下步驟啟動(dòng)交換芯片內(nèi)部的自測(cè)試模塊進(jìn)行自測(cè)試；間隔所述交換芯片規(guī)定的測(cè)試時(shí)間，判斷本次自測(cè)試是否出錯(cuò)，如果出錯(cuò)，將錯(cuò)誤次數(shù)和測(cè)試次數(shù)加1，并重新啟動(dòng)自測(cè)試，否則，只將測(cè)試次數(shù)加1，反復(fù)進(jìn)行以上步驟，并在測(cè)試達(dá)到預(yù)定次數(shù)時(shí)報(bào)告一次測(cè)試次數(shù)和錯(cuò)誤次數(shù)的統(tǒng)計(jì)信息。本發(fā)明方法在交換芯片原有的自測(cè)試功能的基礎(chǔ)上作了改進(jìn)，可以連續(xù)自動(dòng)地對(duì)VSC882等交換芯片及其所在電路板上的相關(guān)高速鏈路進(jìn)行測(cè)試，并且及時(shí)報(bào)告統(tǒng)計(jì)信息，從而滿足實(shí)際設(shè)計(jì)和生產(chǎn)中的測(cè)試需要。
文檔編號(hào)H04L12/26GK1564532SQ20041003088
公開日2005年1月12日 申請(qǐng)日期2004年4月9日 優(yōu)先權(quán)日2004年4月9日
發(fā)明者牧原 申請(qǐng)人:中興通訊股份有限公司